（微电子学与固体电子学专业论文）yak+soc芯片设计.pdf

本人声明所呈交的论文兰段兰品黑进行的研究- , 激l l l l ll五l lj8r j r 8 l 静l i l l r rl jli2rllrhj本人声明所呈交的论文是我个人在导师指导下进行的研究上作皮耿一订一 的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均 关于论文使用授权的说明 本人完全了解北京工业大学有关保留、使用学位论文的规定，即：学校有权 保留送交论文的复印件，允许论文被查阅和借阅；学校可以公布论文的全部或部 分内容，可以采用影印、缩印或其他复制手段保存论文。 ( 保密的论文在解密后应遵守此规定) 签名： 导师签名，羞型丝日期：塑! ! ：当 摘要 摘要 随着集成电路制造工艺的飞速发展，集成电路设计技术和制造技术之间的 差距越来越大，即设计技术远远落后于制造技术，因此努力提高集成电路的设 计能力是目前亟待解决的关键问题。作为2 l 世纪集成电路设计技术的代表，s o c 技术成为目前集成电路领域的研究重点和热点。集成电路制造能力的提高也对 s o c 技术的发展在设计、验证和测试等方面提出了新的要求。 本文以s y n o p s y ss a e d9 0 n m 工艺实现了y a ks o c 的芯片设计： 首先在传统的a s i c 设计流程和典型s o c 设计流程的基础上提出了y a k s o c 所采用的设计流程，并完成设计平台的搭建，为y a ks o c 的芯片设计工作 做好前提准备。 其次，对y a ks o c 设计中的关键技术进行研究，包括y a ks o ci p 核的挂 载机制，v e r i l o g 和v h d l 的混合设计、标准a m b a 接口i p 核的挂载以及非 a m b a 接口m 核挂载的技术等。 本文完成的核心内容包括以下四部分：y a ks o c 前端设计、验证、综合和 d f t 、以及y a ks o c 后端物理设计。验证方面又分为三个层面进行，即模块i p 核的验证、系统级验证和f p g a 原型验证，以保证对前端设计验证的充分性和 前端设计的正确性。 最后在y a ks o c 硬件设计的基础上完成了l i n u x 操作系统的移植和相关的 驱动程序的编写。设计后的分析结果表明，y a ks o c 芯片工作频率能够达到 2 0 0 m h z ，基于x i l i n xf p g ax c 3 s 1 5 0 0 原型验证平台的验证结果也表明y a k s o c 在5 0 m h z 的条件下能够正常工作，操作系统及驱动程序运行正常，并成功 应用于基于n r f 9 0 5 的嵌入式r f 通信系统当中。 本文从y a ks o c 的设计出发，提出了适合y a ks o c 的设计流程和设计平 台搭建方法，并对s o c 开发过程中的芯片设计、验证和可测性设计以及后端设 计实现等方面的技术进行了全面的研究，验证结果证明了设计的正确性。本文 的研究成果对于大规模的复杂s o c 设计具有一定的创新性意义和参考价值。 关键词：s o c ；芯片设计；l e o n ；系统验证；f p g a 原型验证；系统移植 a b s t r a c t a b s t r a c t a st h ed e v e l o p m e n to fi cd e s i g nt e c h n o l o g yh a sf a l l e nb e h i n dc o m p a r e dw i t h t h em a n u f a c t u r i n gt e c h n o l o g y , i ti su r g e n tt oi m p r o v et h ed e s i g nc a p a b i l i t yo fi c d e s i g n i n2 1s tc e n t u r y , a st h er e p r e s e n t a t i v eo ft h ei cd e s i g nf i e l d ，s o cb e c o m e st h e k e yp o i n ta n dh a sd r a w nal o to fa t t e n t i o n t h ei m p r o v e m e n to ft h em a n u f a c t u r i n g c a p a b i l i t ya l s oa s k sf o rn e wr e q u i r e m e n t si nt h ea s p e c to fd e s i g n ，v e r i f i c a t i o na n dt e s t a b i l i t yo ft h es o ct e c h n o l o g y t h i ss t u d yh a sf i n i s h e dt h ec h i pd e s i g no fy a ks o cb yu s i n gt h et e c h n o l o g yo f s y n o p s y ss a e d9 0 n m f i r s to fa l l ，t h ey a ks o cd e s i g nf l o wi sp r o p o s e db a s e d0 1 1t h ec o m p a r i s o n b e t w e e nt r a d i t i o n a la s i cf l o wa n dt y p i c a ls o cd e s i g nf l o w , a n dt h ey a ks o cd e s i g n p l a t f o r mi sd e s i g n e da st h ep r e p a r a t i o no f t h ec h i pd e s i g no f y a k s o c t h e n ，i n - d e p t hr e s e a r c ho nt h ek e yt e c h n o l o g yo ft h ey a ks o cd e s i g ni sc a r r i e d o u t ，w h i c hi n c l u d e st h ei n s t a n t i a t i o no ft h ey a k s o ci pc o r e s ，m e t h o do ft h ev e r i l o g a n dv h d lm i x e dd e s i g n ，t h ei n s t a n t i a t i o na n dw r a p p e rd e s i g no ft h ea m b ai pc o r e s a n dt h en o n - a m b ai n t e r f a c ei pc o r e se t c a g a i n , t h ee m p h a s i so ft h i st h e s i s ，t h ed e s i g no ft h ey a k s o cc h i pi sr e a l i z e d w h i c hc o n s i s t so ff o u rm a i np a r t s ：t h et e c h n o l o g yo ft h ef r o n t - e n dd e s i g n ，v e r i f i c a t i o n t e c h n o l o g y , s y n t h e s i sa n dd f tt e c h n o l o g y , a n db a c k e n dp h y s i c a ld e s i g n t h e v e r i f i c a t i o ni sd i v i d e di n t ot h r e ep a r t s ：m o d u l e i pc o r ev e r i f i c a t i o n ，s y s t e m - l e v e l v e r i f i c a t i o na n df p g ap r o t o t y p i n gv e r i f i c a t i o n , w h i c he n s u r e st h ec o m p l e t e n e s so f t h ev e r i f i c a t i o na n dt h ec o r r e c t n e s so ft h ef r o n t e n dd e s i g n a tl a s t ，b a s e do nt h ey a ks o cf p g ap r o t o t y p i n gb o a r dd e s i g n ，l i n u xs y s t e m m i g r a t i o no ft h ey a k s o ci si m p l e m e n t e da n ds o m er e l e v a n td r i v e r sa r ea d d e da n d c o m p i l e d t h ea n a l y s i sr e s u l ts h o w st h a tt h ef r e q u e n c yo ft h ey a ks o cc a nr e a c h 2 0 0 m h zu s i n gt h es a e d9 0 n mt e c h n o l o g y , a n dt h ey a ks o cw o r k sp r o p e r l yo n 5 0 m h zb a s e do nt h er e s u l to ft h ex i l i n xf p g ax c 3s15 0 0 p r o t o t y p i n gp l a t f o r m t h e o p e r a t i n gs y s t e ma n dd r i v e r sr u nn o r m a l l yi nt h ef p g ap r o t o t y p i n gb o a r da n da n e m b e d d e dr fc o m m u n i c a t i o ns y s t e mb a s e do nn r f 9 0 5w h i c hc o n t r o l sb yt h ey a k s o cs o f t w a r ea n dh a r d w a r ei sr e a l i z e d t h i st h e s i sp r o p o s e sa na p p r o p r i a t ey a ks o cd e s i g nf l o wa n dad e s i g n e d p l a t f o r mf o rt h ey a ks o cd e s i g n ，a n dh a sac o m p r e h e n s i v es t u d yo nt h ed e s i g no f y a ks o ci m p l e m e n t a t i o n ，v e r i f i c a t i o na n dt h eb a c k - e n dd e s i g nm e t h o de t c ，o fw h i c h a b s t r a c t t h et e s tr e s u l t sh a v ep r o v e dt h ec o r r e c t n e s so ft h ed e s i g n t h es t u d yr e s u l t so ft h i s t h e s i sh a v es o m ec r e a t i v es i g n i f i c a n c ea n dr e f e r e n c ev a l u ef o rt h el a r g e ，c o m p l i c a t e d s o cd e s i g n k e yw o r d s ：s o c ，c h i pd e s i g n ，l e o n ，s y s t e mv e r i f i c a t i o n , f p g ap r o t o t y p e ，s y s t e m m i g r a t i o n a b s t r a c t l v 日录 摘要 a b s t r a c t 。 目录。 目录 。i i i 第1 章绪论。 1 1 课题背景一1 1 2s o c 技术国内外发展情况及趋势5 1 3 课题研究内容7 1 4 课题研究意义7 第2 章y a ks o c 流程设计与设计平台搭建9 2 1y a ks o c 设计流程设计9 2 2 y a ks o c 设计平台搭建1 3 2 3 本章小结1 4 第3 章y a ks o c 系统级设计 3 1l e o n 3c p u 1 5 3 2a m b a 总线一1 8 3 2 ja h b 总线2 0 ，2 2 彳p 口怠豸旁2 口 3 3y a ks o c 的实现2 2 3 3 jy a k s o c 手i p 颧雠翥2 2 3 3 1 1 对于a h b 设备2 2 3 3 1 2 对于a p b 设备2 4 3 3 2 关于v e r i l o g 移v h d l 励留兮兹矿刀一 3 3 2 1 对于把v h d l 模块例化到v e r i l o g 模块的设计2 4 3 3 2 2 对于把v e r i l o g 模块例化到v h d l 模块的设计2 4 3 3 3 对于标准a m b a 接口i p 核的莛载2 6 ，3 4 尉于菲4 f l 绉4 嫠“俨孩的菇裁2 6 3 4 本章小结2 7 第4 章y a ks o c 的芯片设计。- 2 9 4 。1y a ks o c 芯片的前端设计2 9 4 j ，掰k 勋c 鑫j 蓖彩z p 煮露珙2 9 4 j 2y a k s o c p a d 与攮拗，p 迸挣j d 4 j 3y a ks o c 缯绁2 何分躬3 1 4 j 4 莎等钓硼i 操，姐一 4 2y a ks o c 芯片的验证3 3 4 2 ，g & 安已1 p 核崩瞪五一3 4 4 2 2 莠纺级殓征一3 4 4 2 2 1 系统级验证的工作内容3 4 4 2 2 2 基于c p u 程序的验证3 4 日录 ii i i 4 2 2 2 1 基于c p u 程序的验讪e 概述3 4 4 2 2 2 2g c c 编译器和m a k e f i l e 3 5 目录 攻读硕士学位期间所发表的学术论文 致谢 8 7 篼1 章绪论 第1 章绪论 随着集成电路的设计技术和深亚微米制造技术的迅速发展，集成电路已进 入片上系统时代。所谓片上系统，也称为系统级芯片( s o c ) ，是指在单一硅芯片 上实现一个完整的系统功能，包括：信号采集、转换、存储、处理和通讯等功 能。s o c 与普通a s i c 的最主要区别是有无c p u 。 s o c 是在a s i c 的基础上发展起来的，但是它和a s i c 完全不同，具有很多 独特的优点。s o c 实现了一个系统的功能，速度快、集成度高、功耗低。同时， 由于s o c 集成了多个功能，使整机成本和体积都大大降低，加快了整机系统更 新换代的速度。s o c 的这些优点正好顺应了通信、电脑、消费电子产品向轻、 薄、短和低功耗的发展方向的需要，对移动通信、掌上电脑和多媒体产品的生 产厂商也有非常大的吸引力，因此市场对s o c 产品有强烈的需求。 尽管s o c 设计方法只是近几年才发展起来的，但发展势头迅猛，目前s o c 是微电子业界最热门的话题之一。如果说v l s i 促进了p c 的广泛应用而带来了 信息产业的第一次革命，那么s o c 的发展正带来信息产业的第二次革命。美国、 日本和欧洲许多国家的各大半导体公司纷纷加大对s o c 生产线的投资力度、建 立新的s o c 生产线，e d a 厂商也不断推出新的设计工具和环境，提出新的s o c 设计方法，方便和加快s o c 的设计【l 】。 本论文设计了一款基于l e o n 3c p u 的s o c 芯片，并将其命名为y a ks o c 。 y a ks o c 是一款通用s o c 芯片，使用a m b a 总线，外设包含j t a g 、以太网、 v g a 、p s 2 、u a r t 、s p i 等。可以在y a ks o c 上移植目前主流的操作系统并 通过通讯接口完成一些控制类功能，如此次设计中实现了移植嵌入式l i n u x 操 作系统，并编写l i n u x 设备驱动和用户态程序来控制一款射频芯片n r f 9 0 5 。 1 1 课题背景 s o c 是2 0 世纪9 0 年代出现的概念。随着时间的不断推移和s o c 技术的不 断完善，s o c 的定义也在不断的发展和完善。d a t a q u e s t 定义s o c 为“a ni n t e g r a t e d c i r c u i tt h a tc o n t a i n sac o m p u t ee n g i n e ，m e m o r ya n dl o g i co n as i n g l ec h i p ”，即s o c 为包含处理器、存储器和片上逻辑的集成电路。这大致反映了s o c 设计的基本 组成。 s o c 能够实现模拟高、低频信号处理、信号采集、转换、存储器、数字信 号处理和i o 等系统所需的所有功能。s o c 不但集成度高，更重要的是具有应 用领域的行为和功能特征，并且使整机成本和体积以及功耗都大大降低，加快 了整机系统更新换代的速度。s o c 推动了通信、电子设备和消费电子产品朝体 积小、低功耗的方向发展，带动了电子信息产业的新变革。 北京- 1 1 q k 人学t 学硕十学何论文 图1 1 是一个通用s o c 的结构，具有了s o c 的基本模块： 一种 ，由 设计 制设 设计 不同 件协 人工 ，硬 逻辑 第1 章绪论 图1 2 基于内核的s o c 设计方法 s o c 设计的最大挑战之一是口模块的有效使用和重用。由于设计一种复杂 的系统芯片需要很长的时间，系统设计、i c 设计、软件设计研发人员必须组合 紧密合作的团队，以保证产品及时上市( t i m e t o m a r k e t ) 。近年来电子产品的 更新换代周期不断缩短，而系统芯片的设计时间却在增长，采用传统的设计方 法，这一矛盾必将进一步加剧。s o c 设计普遍采用新的基于m 核的设计方法， 能够缩短s o c 芯片的设计时间，降低设计和制造成本，提高可靠性，因此将会 给i c 产业和电子工业带来巨大的商业利益。可重用的口模块越多，设计过程 的效率就越高，由此可见i p 核设计、复用技术对s o c 设计的重要性。由于缺乏 i p 设计规范和标准，设计风格的差异导致i p 核交流、复用的困难和风险，阻碍 了s o c 设计的快速发展。所以s o c 设计中的关键环节是妒核复用技术，完成 一个片上系统设计必须要在很大程度上依赖对公司内部或其他公司的已成熟m 核的复用。统计表明，i p 核复用技术完成5 0 0 o - 9 0 的系统功能。 采用现有i p 核创建系统级芯片( s o c ) ，关键是在设计周期之初，在目标环 境中快速地配置和验证i p 核。在采用多个i p 模块和诸如a m b a 的芯片级总线 进行设计创建时，要求设计人员能够轻易地完成将多个i p 模块连接到总线上并 进行配置，从而将精力集中在设计中新的逻辑电路上。目前大的芯片公司一般 都有专门的组来设计i p 并对口进行更新和维护。在一些复杂功能i p 方面，比 北京_ 丁j i 匕大学丁学硕十学何论文 如u s b 、p c i e 、c p u 等，一般公司都是寻求专门做i p 的公司进行采购。比如 s y n o p s y s 公司提供的d e s i g n w a r ei p 可以通过s y n o p s y sc o r e t o o l si p 重用工具 很方便的完成p 的配置与集成。p 的创建者可以将自己的m 以某种格式进行 打包，这种格式将引导婵集成者完成i p 的配置、实现和验证。这样，i p 集成 者就可以用若干小时，而不是若干天的时间来创建复杂的i p 模式和子系统，并 开始对它们进行验证，从而大大缩短了整个设计周期。 s y n o p s y s 为单个i p 模块和基于i p 的子系统提供了一整套的i p 工具，使得 i p 的创建者和集成者能够轻易地创建和支持复杂的i p 。 c o r e b u i l d e r 将i p 核有效打包 c o r e c o n s u l t a n t 引导用户完成i p 核的配置和集成 c o r e a s s e m b l e r 一帮助用户创建和管理打包的基于i p 的子系统，包括装配、配 置和实现 s o c 设计集成了复杂的系统，这些系统包括各种软件和硬件，e d a 工具必 须提供能够设计和验证这种软硬件系统的开发工具。在传统的设计方法中，硬 件和软件的设计是分开进行的，最终的集成要在硬件投片完成后才能进行，在 软件中不能纠正的设计错误只能通过硬件的修改和重新投片来解决，严重影响 了投放市场的时间，增加了设计成本。因此在s o c 设计中，要求使用软硬件协 同设计的方法。它可以使软件设计者在硬件完成之前接触到硬件模块，从而更 好地设计硬件的驱动、应用程序以及操作系统，同时可以使硬件设计者尽早接 触软件，为软件设计者提供高性能的硬件平台，减少了设计中的盲目性【2 1 。 s o c 设计对测试也提出了新的挑战。系统芯片的结构和连接关系更为复杂， 而且芯片上有数字信号和模拟信号的混合测试，系统芯片的测试开销也占据了 芯片研制开销的一半以上，对s o c 系统不能采用单一的测试方法，必须根据系 统的特点以及系统中的各个模块选择合适的测试方案。目前可以使用的测试方 案包括b i s t 、i d d q 、j t a g e j t a g 等【3 】。s o c 是非常复杂的系统，测试这样复 杂的系统，需要使用结构化和系统化的可测性设计的方法( d e s i g nf o rt e s t ) ， 将测试方法融入到设计的过程中，研究测试规则、实现方法和综合的约束，使 设计和测试可以复用。 除了以上提到的i p 核可复用技术、软硬件系统设计技术、s o c 测试和可 测性设计，s o c 还有一些关键技术，如在超深亚微米下如何保证设计的成品率 以及如何保证特殊电路的工艺兼容和芯片电磁电气特性，芯片综合、时序分析、 一致性比对，s o c 验证，低功耗设计，嵌入式软件移植与开发，总线架构设计 等技术。 第1 章绪论 1 2s o c 技术国内外发展情况及趋势 近年来，国家对信息产业大力支持，国务院专门颁布1 8 号文对集成电路产 业予以扶持。科技部资助建设7 个国家级集成电路设计产业化基地、9 个i c 教 育基地。在国家政策正确引导和大力支持下，a s i c s o c 发展迅速，产业链日趋 完善，国内已具备了a s i c s o c 从设计、流片、封装到测试的完整产业链，目 前，芯片制造骨干企业已超过5 0 家，规模以上封装测试企业也达到1 0 0 余家， i c 设计企业总数更是超过4 5 0 家，主流工艺技术为9 0 纳米 o 1 8 微米，晶圆直 径为6 英寸、8 英寸和1 2 英寸。实际上，多条1 2 英寸生产线已经建成并投入 生产，i c 实际设计水平已经达到9 0 纳米。并出现了“方舟 、“龙芯 、“星 光 等高水平的设计成果。集成电路行业进一步分工，分工明确，技术进步， 使流片费用大大降低。 2 0 0 9 年1 月，国务院常务会议，通过集成电路产业振兴规划，会议认为， 集成电路产业是国民经济的重要支柱产业，涉及面广，关联度高，消费拉动大。 指定实施集成电路产业调整振兴计划，对于推进集成电路产业结构优化升级， 增强企业素质和国际竞争力，促进相关产业和国民经济平稳较快发展，具有重 要意义。电子信息产业为国家十大产业阵型产业之一，集成电路升级为电子信 息产业振兴规划重要内容，s o c 设计技术为集成电路升级的重中之重。 世纪之初的i t 技术对我们既是一个重大机遇，也是一个严峻挑战。如果我 们能够抓住这个机遇，立足创新，则有可能使我国r r 技术实现腾飞，在新一代 i t 技术中拥有自己的核心知识产权，促进我国i t 产业的蓬勃发展，为迎接二 十一世纪中叶将要到来的伟大的民族复兴奠定技术基础。 从应用开发的角度来看，s o c 的主要含义是在单芯片上集成微电子应用产 品所需的所有功能系统。s o c 技术研究内容包括：开发工具、口及其复用技术、 可编程系统芯片、信息产品核心芯片开发和应用、s o c 设计技术与方法、s o c 制造技术和工艺等。 随着s o c 应用的不断普及，市场需要更加广泛的s o c 设计。s o c 提供商不 仅必须拓展系统内部设计能力，而且要直接开发和交付s o c 设计套件和方法给 客户。因此，s o c 设计逐渐向可编程s o c 方向发展，这是最适应中国s o c 技术 应用开发的s o c 类型【引。 可编程s o c 是在一块现场可编程芯片上提供产品所需的系统级集成。多家 i c 提供商已经在可编程s o c 的实现方面迈出了可喜的步伐。这些新的器件所提 供的系统功能包括处理器、存储器和可编程逻辑，从而解决了与a s i c 相关的 n r e ( 非经常性工程) 费用高或制造周期太长的问题。可编程s o c 提供了a s i c 的高集成度( 低功率、小尺寸、低成本) 及f p g a 的低风险、灵活性和上市快 的特性。这也是s o c 技术在微电子行业受欢迎的最根本的原因。 北京t 业大学t 学硕十学位论文 目前已有几家i c 提供商提供这种类型的可编程s o c ( s o p c ) 。其中比较 著名的三个公司是：a l t e r a 、x i l i n x 和a t m e l 。目前a l t e r a 公司的n i o si i ( 早 起产品为n i o s ) 、x i l i n x 公司的m i c r o b l a z e ( 早期版本为p i c o b l a z e ) 都能以低 廉的成本在较低端的f p g a 上实现，而对于高端应用x i l i n x 公司集成了 p o w e r p c ，a l t e r a 和a t m e l 公司也有集成a r m 的产品，使得s o c 的设计更加方 便、快捷，并且降低了设计成本。 当前s o c 芯片设计呈现出两种发展趋势：一种是结合白顶向下与自底向上 的系统设计方式，另一种是基于设计平台的设计方式。前一种设计方式在芯片 性能、产品成本方面有较大的优势，但设计时间较长，设计成本与风险也都较 高，在系统设计中还需用少量的全定制模块，因此在高性能、低功耗领域有较 大的优势；后一种基于平台的设计方式最大限度的利用了i p 核的特点，芯片设 计时间较短，风险也低，但可能无法达到最佳的芯片设计技术，因而这种设计 方式在芯片上市时间紧迫的情况下非常合适。近年来，s o c 芯片的这两种设计 方式还将同时并存，而且将在相应的应用领域内取得进展。 总线结构是s o c 的主要特征，由于可以提供高性能的互联而被广泛应用。 然而随着半导体工艺技术的持续发展，出现了一些与总线相关的问题，主要表 现在以下几方面：( 1 ) 可扩展性差；( 2 ) 平均通信效率低；( 3 ) 单一时钟同 步问题。 n e t w o r ko nac h i p ( n o c ) 的概念最初由瑞典皇家技术学院提出的，因其在 总线结构方面的优势成为s o c 通信架构方面的研究热点之一。n o c 是由处理器 核和现场可编程逻辑块形式的计算资源、分布式存储资源、可编程i o 和所有 这些通过开关结构相互联结的资源组成的。允许一个片上资源与其他的片上资 源进行通信，即n o c 可定义为在单一芯片上实现的基于网络通信的多处理器系 统。n o c 通过交换开关的通信模式集成i p 模块，让一个规模庞大的s o c 设计 具有更宽的应用领域、更长的寿命和更短的面世时间，降低综合成本，迎合未 来数码消费品领域对可重构技术的要求。 n o c 技术从体系结构上彻底解决s o c 总线结构所固有的三大问题：由于地 址空间有限而引起的扩展性问题；由于分时通信而引起的通信效率问题；由于 全局同步而引起的功耗和面积问题。关于n o c 与传统总线结构性能对比分析结 果表明，复杂系统中采用n o c 比传统总线结构在各个指标上都具备优势，尤其 是系统的数据传输能力。随着s o c 复杂度和性能的增加，n o c 很明显是未来高 端s o c 设计最佳的通信架构。 将可重构技术引入s o c 就是要为片上系统增加灵活性，这样一个规模庞大 的s o c 设计就有更宽的应用领域、更长的寿命和更短的面世时间，降低综合成 第1 章绪论 本。由于n o c 可以通过交换开关的通信模式集成i p 模块，因此比较适合可重 构技术，是一个值得重视的研究方向。 当前芯片设计业正面临着一系列的挑战，随着时间的推移，s o c 性能越来 越强，规模也越来越大。超深亚微米工艺带来的设计困难等使得s o c 设计的复 杂度大大提高。当前，s o c 设计要考虑许多新的技术问题，其中时钟同步、信 号完整性、设计复用技术、端口标准化、加工工艺、功耗控制，以及系统测试 技术等，都给s o c 的设计带来了巨大的挑战。 1 3 课题研究内容 本论文，在g a i s l e r 公司提供的开源i p 核的基础上设计了一款基于l e o n 3 处理器的s o c 芯片，并将其命名为y a ks o c 。完成了芯片设计、验证到版图设 计的全部流程并进行了操作系统移植，板级开发和驱动开发工作。下面章节将 对相关工作进行介绍： 第一部分介绍了课题的研究背景，国内外进展，并给出了课题的研究内容 和研究意义； 第二部分介绍了y a ks o c 芯片设计流程的设计及设计平台的搭建； 第三部分是y a ks o c 系统设计，介绍了y a ks o c 中c p u 、总线的选择以 及y a ks o c 系统设计中的重点技术； 第四部分是y a ks o c 芯片设计，详细介绍了y a ks o c 芯片前端设计及芯 片验证、芯片综合、d f t 、后端设计等以及在y a ks o c 上操作系统与驱动的全 流程； 最后是结论部分，在总结本论文完成情况的基础上，对该课题下一步的研 究方向进行了展望。 1 4 课题研究意义 随着集成电路的高速发展，s o c 设计已经逐步成为集成电路设计的主流， 成为了目前业界研究的热点和重点。s o c 设计不仅涉及到硬件设计，同时还包 括大量的软件，操作系统设计，系统复杂，技术要求高。 本文的主要工作包括设计了完善的s o c 设计流程，并采用服务器搭建了完 整的仿真、验证、测试等开发环境；研究了s o c 设计中的一些关键技术，诸如 系统集成，系统总线研究等；实现了系统验证，可测性设计以及后端设计；最 终完成了f p g a 原型验证，并移植操作系统，实现了软硬件f p g a 实现。 通过该课题研究，笔者完成了从流程设计到软硬件环境搭建；从芯片前端 设计到后端设计的流程，不仅完整的实现了s o c 项目，解决了很多关键技术， 更使笔者加深了对s o c 芯片设计方法的理解，并积累了大量的实际开发经验。 北京t 业大学t 学硕十学位论文 该课题研究作为s o c 设计的有益而成功的尝试，也为实验室后续s o c 相关项 目开发打下了坚实的基础。 第2 章y a ks o c 流程设计j 设计甲台搭建 第2 章y a ks o c 流程设计与设计平台搭建 i 制定设计规范l t 一3 系统建模 l 系统级建模 l 丛毋殛i 鐾j 寄存器传输级 司i 车 综合 壹 环口 l 。旦查划 物理设计 童 l 绘制版粤i 北京t 业大学t 学硕十学何论文 局、布线设计。最终芯片制成后进行测试。原型芯片完成后再送到软件开发团 队那里，进行软件的调试和开发【5 1 。但这种方法已不适用于短周期高性能s o c 芯片的设计。当前s o c 设计多采用软件和硬件的开发并行、验证和综合的过程 并行、规划和布局、布线包含在综合过程中、整个过程中有多次迭代的螺旋式 s o c 设计流程，如图2 2 所示。 物 物理综合、最终布局布线、流片 t，。一一。_j 图2 2 螺旋式设计流程 s o c 的螺旋式设计流程与传统a s i c 流程相比较主要软硬件协同设计和以 i p 核为单位的设计方法。软硬件协同设计的方法极大缩短了项目设计周期，并 使得错误反馈并修改成为可能。而以i p 为单位的设计方法使得设计者可以更为 集中地关注设计的功能实现，使得用户得到更好的使用体验。这也正是s o c 设 计成为当前设计热点方法的原因之一【6 1 。 本课题吸收了软硬件交互设计的螺旋式开发流程中的主要优点，并针对团 队与课题特点对流程进行了改进。最终设计出针对本课题_ y a ks o c 设计流 程。此流程细化到设计的每个环节，对参与设计的人员了解系统设计与分工协 作有很大的帮助。流程图2 3 所示。 第2 章y a ks o c 流程设计与设计甲台搭建 i i i 系辈设计ll 觥竿嫩ll f p g a 设计i l 芯片测试方案l 上 lj f 壹匦 i i 翮 准备1 _ j 二兰= _ 验证通过后 芯片验证 f p g a 二竺 ( 前仿) 环境准备 巨 一仿 皤 j 过 序违培 j i 后仿验证 f p g a 验证 厂、 验证迸 ，过= _ 图2 3 y a k s o c 设计流程 在设计流程中，本课题所采用的工具包括g a i s l e rr e s e a r c h 推出的l e o n 3i p 核、开发平台以及设计工具链、s y n o p s y s 的全套e d a 设计工具、c a d e n c e 的仿 真工具以及m e n t o r 的d f t 设计工具等，具体包括： ( 1 ) 在i p 验证、芯片验证、后仿验证阶段，本平台使用c a d e n c e 公司的 i u s8 2 s p 5 工具集中的n c v e r i l o g 和n c v h d ls i m u l a t o r 进行仿真验证。n c s i m u l a t o r 是一款基于事件驱动的高性能本地代码仿真工具。它能将v e r i l o g 与 v h d l 代码所描述的硬件电路在外加激励源条件下的逻辑输出以图形化或文本 的形式反馈给设计者。本设计使用该软件对芯片各设计阶段的设计结果进行时 序及功能验证以检查设计纰漏以及设计是否与设计规范相符合。 ( 2 ) 在验证后的综合阶段，本平台使用s y n o p s y s 公司的s y n 2 0 0 9 6 s p 4 工具包中的d e s i g nc o m p i l e ru l t r a 结合其中的f l o o r p l a nm a n a g e r 、h d l c o m p i l e r 、p o w e rc o m p i l e r 工具进行综合、预布线、d f t 设计与功耗分析。d e s i g n c o m p i l e ru l t r a 是s y n o p s y s 公司综合软件中的核心产品。其具有快速的数据通 路优化技术，能快速建立关键路径时序。并且凭借其具有的后布局和优化布线 技术，易于较快达到时序收敛。能够针对给定功能的设计进行最小面积、最快 耋 北京t 业大学丁学硕十学位论文 速度的电路优化。d e s i g nc o m p i l e r u l t r a 可以针对电路实现算法、延迟算法、状 态机进行优化，可实现关键路径再综合、寄存器重定时、高级单元模型等高级 功能。p o w e rc o m p i l e r 嵌入d e s i g nc o m p i l e r 之中，是业界唯一可以同时优 化时序、功耗和面积的综合工具。其用来提供简便的功耗优化能力，能够 自动将设计的功耗最小化，提供综合前的功耗预估能力，让设计者可以更 好的规划功耗分布，在短时间内完成低功耗设计【j 7 1 。 ( 3 ) 在完成综合过程中，使用s y n o p s y s 公司的d f tc o m p i l e r 工具对综合 后的设计进行全局可测性设计。d f tc o m p i l e r 工具提供了综合中的可测性电路 设计解决方案，可对设计进行扫描链插入以及优化。其可以使设计者在设计流 程的前期，快速方便的实现高质量的测试分析，确保时序要求和测试覆盖率要 求同时得到满足。d f tc o m p i l e r 同时支持r t l 级、门级的扫描测试设计规则的 检查，以及给予约束的扫描链插入和优化，同时进行失效覆盖的分析。 ( 4 ) 对于存储器测试的设计，本平台采用m e n t o r 公司的m b i s t a r c h i t e c t 工具进行存储器内建自测试( m b i s t ) 设计。m b i s t a r c h i t e c t 工具可基于给定 设计独立生成寄存器传输级的存储器自测试逻辑。其可针对需求存储器的类型 进行配置，并且不受存储器大小的限制。 ( 5 ) 在完成可测性设计后，本平台使用s y n o p s y s 公司的t e t r a m a x 工具 进行自动测试向量生成。t e t r a m a xa t p g 是业界功能最强、最易于使用的自动 测试向量生成工具。针对不同的设计，t e t r a m a x 可以在最短的时间内，生成 具有最小的，具有最高故障覆盖率的测试向量集。t e t r a m a x 支持全扫描、或 部分扫描设计，同时提供故障仿真和分析能力。 ( 6 ) 在完成r t l 代码到电路的综合过程后，本平台使用s y n o p s y s 公司的 i cc o m p i l e r 进行设计电路的布局布线与版图自动生成工作。i cc o m p i l e r 是针对 超深亚微米i c 设计进行设计优化、布局、布线的设计环境，为基于标准单元的 物理层设计提供了先进的自动布局布线工具，可以满足5 千万门、时钟频率 g h z 、在0 1 0 n m 及以下工艺线生产的s o c 设计的工程和技术需求。它可以根 据芯片底层实际的物理信息在标准单元放置和布线，完成后通过自动调整单元 的大小，插入缓冲器，逻辑单元重构等方法来达到时序的优化。 ( 7 ) 在设计综合后与物理设计结束时，本平台使用s y n o p s y s 公司的 f o r m a l i t y 进行形式验证。f o r m a