（电磁场与微波技术专业论文）ofdm基带调制系统在fpga上的实现.pdf

摘要 摘要 在低压电力线上实现高速i n t e r n e t 的互联，解决在电力线上进行可靠、高速的信息传递是一 项具有巨大发展前景的课题。但是电力线是给用电设备输送电能的，而不是用来传送数据的，因此 在电力线上实现数据传送有许多问题需要解决。 o f d m ( 正交频分复用) 技术是实现电力线通信的项热门技术。o f d m 的子信道频谱正交重叠， 其频谱利用率很高，适合高速数据传输。o f d m 采用d f t i d f t 实现调制解调，可以方便的使用f p g a ( 现场可编程门阵列) 来实现。o f d m 采用添加循环前缀的技术，能有效地降低i c i ( 信道间干扰) 和i s i ( 码间干扰) 。 f p g a 是一种可编程逻辑器件，厂家将可配置的逻辑块以阵列状排列芯片内部，通过可编程连线， 用户可以方便的实现各种组合逻辑和时序逻辑。具有设计时间短、投资少、风险小的特点，而且可 以反复修改，反复编程，直到完全满足需要，具有其他方式无可比拟的方便性和灵活性。本文着重 研究了o f d m 调制解调技术在f p g a 上的实现。 本论文内容安排如下：第一章介绍了p l d ( 可编程逻辑器件) 和o f d m ( 正交频分复用) 技术的 发展历史。第二章介绍了p l d 的分类、工艺和结构特点，以及f p g a 的开发环境、开发流程和v e r i l o g 语言的特点。第三章就o f i ) m 系统中的基本概念进行了详细的阐述。第四、五章是o f d m 算法的在f p g a 上的实现，首先对要实现的算法进行分析，给出了需要实现的指标。然后给出了f p g a 的实现方案， 最后对系统的进行仿真，给出了仿真波形图和系统性能分析。最后，在第六章总结了全文的工作， 对o f d m 技术的实现需要进一步完善的方面进行了探讨。 关键词：o f d mf p g af f t i f f tq 埘帧同步 垒堕竺型一 a b s t r a c t i nr e c e n ty e a r s , t h e r eh a v eb e e ng r e a ti n t e r e s ti nt r a n s m i t i n gd a t ei nh i g hr a t eo nl o w - v o l t a g ep o w e r l i l l e b u tt h et r a n s m i s s i o nc h a r a c t e r i s t i co fp o w e rl i n ei sv e r yh o s t i l e m a n yk i n d so fl o a d sc o n n e c t e dt ot h e d o w e rl i n em a ya c ta sn o i s es o u r c e s ，t h u sah i g hl e v e la n df l u c t u a t i n gi m p e d a n c ea n dt r a n s m i s s i o nl o s si n t h ep o w e rl i n ec a nb ec o n s i d e r a b l ep r o b l e m s s ot h e r eh a v eb e e nm a n yp r o b l e mt ob er e s o l v e d t o f d m ( o r t h o g o n a lf r e q u e n c yd i v i s i o nm u l t i p l e x ) t e c i m o l o g y i sah o tt e c h n o l o g ya p p l i n gi np d w e r l i n ec o m m u n i c a t i o n o f d mb a s e dd i g i t a lc o m m u n i c a t i o ns y s t e m s a r er o b u s ti nm u l t i p a t hc h a n n e l i n a d d i t i o n o f d mc a na c h i e v eh i g hb a n d w i d t he f f i c i e n c ya n db ei m p l e m e n t e dw i t hf n t h ep u r p o s eo ft h i sp a p e ri ss t a d i n gt h eh a r d w a r ei m p l e m e n t a t i o nm e t h o do fo f d mu s i n gf i e l d p r o g r a m m a b l eg a t ea r r a y ( f p g a ) t h e r ei si m p o r t a n tt h e o r e t i c a la n dp r a c t i c a ls i g n i f i c a n c ei nd e v e l o p i n g i n t e l l e c t u a lp r o p e r t y ( i p ) o no u ro w nb a s i so f r e a lt i m eo f d ms i g n a lp r o c e s s i n g - f i r s t ，t h i sp a p e rg e n e r a l l yi n t r o d u c e st h ed e v e l o p m e n to fp r o g r a m m a b l el o g i cd e v i c e ( p l d ) a n dt h e c h a r a c t e d s t i co f f p g a s e c o n d ，t h i sp a p e re x p o u n d st h i ep r i n c i p l e o ft h eo f d ma n dt h es c h e m eo ft h ep o w e rl i n e c o m m u n i c a t i o n s y s t e m t h i r d ，t h i sp a p e re m p h a s i z e so nh o w t od e s i g na n di m p l e m e n tt h eo f d mc o d i n ga n dm o d u l a t i o nw i t h f p g a b e i n gs t a r t e dw i t ha n a l y z i n ga n dd e s i g nt h es y s t e mp a r a m e t e r , t h ew h o l es c h e m ew a sd e s i g nw i t h u n i t e dc l o c kb yw a yo fm a k i n gt h ev a l i dd a t es ot h a tt h es t a b i l i t yo fd e s i g ni si m p r o v e d a l lt h ec i r c u i t m o d u l ea r ei m p l e m e n t e dw i t hf p g ai n c l u d i n gf f t ，i f f t 、1 6 q a mm o d u l a t i o na n dd e m o d u l a t i o n 、 s y n c h r o n i z a t i o n a tt h es a i n et i m ec o r r e s p o n d i n g t e s ts t e pt o o l sa n dr e s u l t sa r eg i v e n f i n a l l y , t h ep e r f o r m a n c es i m u l a t i o ni s m a d eo no f d m a tt h es a m et i m e ，w eg i v et h ea n a l y z eo f s y s t e mp e r f o r m a n c e k e yw o r d ：f f l y i f f t f p g a q a ms y n c h r o n i z a t i o n i i y9 4 2 8 5 0 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得 的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含 其他人已经发表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构 的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均 已在论文中作了明确的说明并表示了谢意。 研究生签名：胡篮日期：! 竺坐4 r 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位 论文的复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人 电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论 文被查阅和借阅，可以公布( 包括刊登) 论文的全部或部分内容。论文的公布( 包 括刊登) 授权东南大学研究生院办理。 研究生签名娟垫导师签名： 驰生怯咱 第一章绪论 第一章绪论 1 1 电力线载波通讯的课题背景 电力线通讯技术就是使电力线可以像电话线一样可以传送数据信号的技术。其历史可以追溯到 上个世纪，那时主要集中在高压电力线上传输语音、继电保护、远动控制信号。5 0 年代后至9 0 年 代早期的3 0 多年，电力线通信开始应用在中压和低压电网上，其开发工作主要集中在电力线自动抄 表、电网负载控制和供电管理等领域，但并没有导致电力线通信大量的产品及服务的出现。 近年来，随着i n t e r n e t 技术的飞速发展，利用2 2 0 v 低压电力线传输高速数据的价值越来越为 人们所重视，因为它具有不用布线、覆盖范围广、连接方便的显著特点，被认为是提供“最后一公 里”解决方案最具竞争力的技术之一。英国n o r 盹b 公司( 由n o r t e l 和u n i t e du t i l i t y 合资组建) 于1 9 9 2 年、1 9 9 3 年在配电网电力线载波技术上取得了突破，完成了世界上第1 次配电网上2 5 个终 端用户的电话与数据通信试验，在此后则致力于配电网高速数据通信技术的研究，已经有在2 m h z 带 宽内达到速率为1 f o i t s s 的报道。a b b 公司于1 9 9 9 年开发成功中低压配电网电力载波通信系统d a r t n e t ，该系统在中压配电网上采用的信号调制方式是多载波方式，数据传输速率为7 2 k h i t s s ，低压 配电网的信号调制方式是跳频方式，数据传输速率为1 2 k b i t s s 。继n o r w e b ，a b b 公司之后，世界 上1 3 家著名芯片与网络公司，如a m d ，3 c 咖，c i s c o ，t i ，m o t o r o l a ，i n t e l ，c o m p a q ，i n t e l l o n 等 公司组成家庭插座电力线联盟( t h eh o m ep l u gp o w e rl i n ea l l i a n c e ) ，旨在推动以电力线为传输 媒介的数字化家庭( d i g i t a lh o m e ) 。 但电力线是给用电设备传送电能的，而不是用来传送数据的，所以电力线对数据传输存在许多 问题。其中，最主要的阎题在于噪音和信号衰减。电力线通信的噪音在电力信道中，最严重的干扰 源几乎没有与简单的高斯白噪声相同的地方，他们既可以是脉冲的或者是频率选择性的，或者两者 兼有的。他们主要来自于低压电网相连的负载，以及无线电广播的干扰：而信号的衰减是与遂信信 道的物理长度和低压电网的阻抗匹配相关的。由于负载的开关会g f 起电力线上供电电流的波动，从 而导致在电力线的周围产生电磁辐射，所以，沿电力线传送数据时，会出现许多意想不到的闻题。 在这样的噪声环境下，很难保证数据传输的质量。而且，电力线通信的噪音和信号衰减建随时间变 化的，很难找到规律。因此，电力线通信的环境极为恶劣。o f d m ( 正交频分复用) 调制技术，是近 几年迅速发展起来的数字通信技术，最早应用于无线通信系统。由于这种技术具有一定的抗干扰和 抗多径效应能力，因此被认为是电力线通信中比较理想的调制方式，国外许多厂家宣称采用这种技 术研制高速电力线通信产品，而在国内还没有厂家和研究机构进行较为深入的研究开发。 1 2 可编程逻辑器件的发展 可编程逻辑器件( p l d ，p r o g a m m a b l el o g i cd e v i c e ) 是在2 0 世纪7 0 年代发展起来的一种新型 器件，它的应用和发展不仅简化了电路设计，降低了成本，提高了系统的可靠性，而且给数字系统 的设计方式带来了革命性的变化。p l d 的工艺和结构经历了一个不断发展变革的过程。 p l d 的雏形是2 0 世纪7 0 年代中期出现的可编程逻辑阵列( p l a ，p r o g a m m a b l el o g i ca r r a y ) ， p l a 在结构上由可编程的与阵列和可编程的或阵列构成，阵列规模较小，编程也较繁琐。后来出现 可编程阵列逻辑( p a l p r o g a m m a b l e a r r a yl o g i c ) ，p a l 由可编程的与阵列 和固定的或阵列构成，采用熔丝编程方式，它的设计灵活，器件速度快，因而成为第一个得到普遍 东南大学硕士学位论文 应用的p l d 器件。 2 0 世纪8 0 年代初，美国的l a t t i c e 公司发明了通用阵列逻辑( g a l ，g e n e r i c a r r a y l o g i c ) ，g a l 器件采用输出逻辑宏单元( 0 l m c ) 的结构和e 2 p r o m 工艺，具有可编程，可擦除，可长期保存数 据的优点，使用灵活，所以得到广泛的应用。之后p l d 器件进入了一个快速发展时期，不断地向大 规模、高速度、低功耗的方向发展。 2 0 世纪中期，a l t e r a 公司推出一种新型的可擦除、可编程的的逻辑器件( e p l d ，e r a s a b l e p r o g r a m m a b l el o g i cd e v i c e ) 。e p l d 采用c m o s 和u v e p r o m 工艺制作，集成度更高，设计也更灵活， 但它的内部连线功能弱一些。 1 9 8 5 美国x i l i n x 公司推出现场可编程门阵列( f p g af i e l dp r o g a m m a b l eg a t ea r r a y ) ，这是 一种采用单元型结构的新型p l d 器件。它采用c m o s ，s r a m 工艺制作，在结构上他由许多独立的可编 程逻辑单元构成，各逻辑单元之间可以灵活的相互连接，具有密度高，速度快，编程灵活和可重新 配置的诸多优点。f p g a 己成为当前主流的p l d 器件之一。 c p l d ( c o m p l e xp r o g r a b l el o g i cd e v i c e ) 即复杂可编程逻辑器件，是从e p l d 改进而来的， 采用e 2 p r o m 工艺制作。同e p l d 相比，c p l d 增加了内部连线，对逻辑宏单元和i o 单元也有重 大改进，它的性能更好，使用也更方便。c p l d 是当前另一主流的p l d 器件。 p l d 在近2 0 年的时间里已经得到了巨大的发展，其性能水平不断提高，在未来的发展中将呈现以下 几方面的趋势： 1 ) 向大规模，高集成度方向进一步发展 当前，p l d 的规模已经达到百万门级，在工艺上，芯片的最小线宽达到0 1 5 # o n ，并且，还会继 续向着大规模，高集成度方向进一步发展。 2 ) 向低电压，低功耗方向发展 p l d 的内核电压在不断的降低，经历了5 v - - - 3 3 v 一一2 5 v 一1 8 v 的演变，未来将会更低。工 作电压的降低使得芯片的功耗也大大的减少，这样就适应了一些低功耗的场合，比如移动通讯设备、 个人数字助理。 3 ) 向高速可预测延时的方向发展 时间特性也是p l d 一个重要的指标。由于在一些高速处理的系统中，数据处理量的激增要求数 字系统有较大的数据吞吐速率，这样就对p l d 的速度指标提出了更高的要求；另外，为了保证高速 系统的稳定性，p l d 延时的可预测性也十分重要。用户在进行系统重构的同时，担心的是延时特性 会不会因重新布线的改变而改变。如果改变，将会导致系统的不稳定性，这对庞大而高速的系统而 言将是不可想象的，带来的损失也将是巨大的。因此，为了适应未来复杂高速电子系统的要求，p l d 的高速可预测延时也是一个发展的趋势。 4 ) 在p l d 内嵌入多种功能模块 现在，p l d 中已经广泛嵌入r a m r o m ，f i f o 等存储模块，有的p l d 内还嵌入d s p 模块，将来的 p l d 还将嵌入多种功能模块，可实现各种复杂的操作和运算。 5 ) 向数模混合可编程方向发展 至今为止，p l d 的开发和应用的大部分工作都集中在数字逻辑电路上。在未来的几年里，这一 局面将会有所改变，模拟电路及数模混合电路的可编程技术将会得到发展。 由此可见，可编程逻辑器件( p l d ) 是- - f 7 正在发展着的技术，其未来的发展动力仍来源于实际 应用的要求和芯片制造商之间的竞争。p l d 在结构、密度、功能、速度和灵活性方面将得到进一步 的发展，各制造商受商业利益的驱动必会陆续推出一些新的技术来提高器件的性能以提高竞争力。 随着工艺和结构的改进，p l d 的集成将进一步的提高，性能进一步的完善，成本将逐渐f 降，在现 2 第一章绪论 代电子系统设计中将起到越来越重要的作用。 1 3o f d m 调制解调方式的发展 o f d y ( 正交频分复用- - o r t h o g o n a lf r e q u e n c yd i v i d e dm u l t i p l e x ) 技术作为一种高频谱利用 率的调制技术是于本世纪5 0 6 0 年代提出来的，其基本思想就是通过采用容许子信道频谱重叠，但 又相互间不影响的频分复用( f d m ) 的方法来并行传送数据。不仅可以不使用高速均衡器、有较高的 频谱利用率，而且有较强的抗脉冲噪声及多经衰落能力。 但是在早期的o f d m 系统中，发射机和相关接收机所需的副载波阵列是由正弦信号发生器产生， 且在相关接收时各副载波需要准时的同步，因此当子信道数很大时，系统就显得非常复杂和昂贵。 s b w e i n s t e i n 和p m ，e b e r r 在1 9 7 1 年发表的论文中指出多路正交载波的调制解调可以利用 d f t i d v r 来快速实现，为o f d m 技术的广泛应用迈出了坚实的第一步。他们的工作解决了如何快速 有效地实现o f d m 调制解调的问题，避免了使用一组子载波振荡器来产生子载波信号，这样简化了系 统的硬件规模，为实现o f d m 的全数字化方案作了理论上的准备。但是他们并没有解决如何在多径信 道中消除信道间干扰( i c i ) 和符号间干扰( i s i ) 。 1 9 8 0 年，a p e l e d 和a r u i z 开创性地将循环前缀( c y c l i cp r e f i x ，c p ) 技术引入o f d m ，解决了 这一问题。他们不是在符号问插入另外设计的保护间隔，而是插入o f d m 符号的周期扩展，有效地将 信道与发送信号之间的线性卷积近似成循环卷积对应为频域的乘积，成功地解决了载波间正交 性难以维持的问题。当c p 的长度大于信道脉冲响应时能很好的保证子信道之间的正交性。同时这种 技术也带来了正比于c p 长度的能量损失，但是只要o f d m 系统实现良好的同步，付出这些代价是非 常有价值的。 要实现一个实用意义上的o f d i 系统，首先要解决同步问题。o 邱m 的同步包括时间同步( 帧同 步和符号同步) 和频率同步。帧同步和符号同步要估计出帧和符号的起始时刻：频率同步要估计出 频偏的大小。w o r s e 第一个提出基于最大似然的载波频偏估计算法，但是没有给出时间同步解决方 案。v a nd eb e e k 设计出基于最大似然和循环前缀( c p ) 的联合符号与频率同步算法，但是没有解 决帧同步的问题。c l a s s e n 提出了利用自相关函数进行时间频率的联合同步，但是计算量很大。 s c h m i d l 改进了c l a s s e n 的算法，不降低精度的同时提高了算法的速度。较好的解决了o f d m 系统的 同步问题。 当上述的这些最主要的技术难题得到解决后，o f d m 技术的应用潜力立即凸现出来。o f d m 适合于 从有线通信到无线通信的广泛应用领域，各种基于o f d m 技术的通信标准相继出现：欧洲的数字视频 广播( d v b ) 和数字音频广播( d a b ) 的物理层标准就采用了o f d m 调制解调技术。无线局域网( w l a n ： w i r e l e s sl o c a la r e an e t w o r k s ) 和无线城域网( 删：w i r e l e s sm e t r o p o l i t a na r e an e t w o r k s ) 是o f d m 的另一个应用热点。e t s i 和i e e e 的新一代w l a n 物理层标准h i p e r l a n 2 和8 0 2 1 l a 都使用 了o f d m 作为物理层标准，来达到最高5 4 m b p s 的数据速率。e t s i 和i e e e 也正在制定采用o f d m 技术 的无线城域网标准。2 0 0 1 年1 2 月，d s r c ( 专用短距离通信) 标准化小组正式批准了采用o f d m 物理 层的8 0 2 1 l a r a 标准，用于智能公路系统安全与交通管理。移动通信中的b 3 g 标准也将o f d m 作为 候选技术之一。有线通信中的a d s l 和v d s l 也都采用o f d m 技术作为物理层标准。 1 4 论文研究的主要内容 本文主要研究基于课题组人员前期的研究结果，包括选定o f d m 调制解调技术，确定好参数的前 提下，完成o f d m 调制方式在f p g a 上的实现。文章内容安排如下： 第一章是绪论，介绍了可编程逻辑器件和o f d m 调制解调方式的发展历程和应用现状。第二章详 3 查堕查兰堡主兰垡笙奎 细介绍了可编程逻辑器件f p g a c p l d 的结构特点，配置方式。介绍了硬件描述语言v e r i i o g v i i d l 在 开发数字电路中的应用，以及x i l i n x 公司的p l d 开发软件。第三章详细介绍了o f d m 的调制解调过 程，包括o f d m 信号、用i d f t d f t 实现调制解调、共轭扩展和虚载波、循环前缀。第四、五章分别 详细介绍了调制器和解调器设计实现框架结构及仿真结果。 4 第二章可编程逻辑器件 第二章可编程逻辑器件 微电子技术和计算机技术的飞速发展，使得现代电子系统的设计和应用进入了一个全新的时代。 芯片制作工艺己达到了深亚微米级，系统芯片s o c ( s y s t e mo nc h i p ) 也从一个概念变成现实。电子 设计自动化( e d a ) 技术已经成为支撑电子设计的通用平台，并逐步向支持系统级的设计发展。 i p ( i n t e l l e c t u a lp r o p e r t y ) 复用技术、基于平台的设计技术也越来越引起人们的关注。可编程逻辑 器件( p l d ) 的发展也是惊人的，以a l t e r a 和x i l i n x 公司为代表的p l d 生产商不断推出新一代的 c p l d f p g a ，其集成度早己突破百万门，使在片上集成一个系统成为可能。 2 1 可编程逻辑器件 2 1 1 可编程逻辑器件的分类 可编程逻辑器件有很多类型，不同的公司生产的p l d ，其结构和特点也有所不同，按照不同的标 准，p l d 器件可以分为许多类型。 1 ) 按集成度分类 集成度是可编程逻辑器件的一项重要指标。如果从集成密度上分，p l d 可分为低密度可编程逻辑 器件( l d p l d ) 和高密度可编程逻辑器件( h i ) p l d ) 。历史上，g a l 2 2 v i o 是低密度p l d 和高密度p l d 的分水岭。g a l 2 2 v 1 0 的集成度大致在5 0 0 一7 5 0 门之问。按这个标准，p l d 的分类见表2 1 。 2 ) 按结构特点分类 目前常用p l d 都是从与或阵列和门阵列两类基本结构发展起来的，所以从结构上可以将其分为两 大类： 阵列型的p l d 器件基本结构为与或阵列 单元型的p l d 器件基本结构为逻辑单元 简单的p l d 器件( 包括p r o m 、p l a 、p a l 和g a l ) 、e p l d 和绝大多数的c p l d 都属于阵列型的p l d 器件。这类器件的基本结构由与阵列和或阵列组成。 f p g a 则属于单元型的p e d 器件，它的基本结构为可编程逻辑块，由许多这样的逻辑块排成阵列 状，逻辑块之间有水平连线和垂直连线都过编程连通。 3 ) 按编程特点分类 p l d 的编程特性是通过器件的可编程元件来实现的，按照不同的编程元件和编程工艺划分，p l d 又可分为4 类： 采用熔丝或反熔丝编程的器件，如p r o m ； 采用紫外线擦除、电可编程方式的器件，如e p r o m ： 采用电可擦除、电可编程方式的器件，如大多数的c p l d ； 采用静态存储器( s r a h i ) 结构的器件，如大多数的f p g a ； 东南大学硕士学位论文 2 1 2f p g a 的结构特点 与c p l d 相比，f p g a 具有更高的集成度、更强的逻辑功能和更大的灵活性。f p g a 属于阵列型p l d 这里以x i h n x 公司的f p g a 为例来了解它的内部结构。图2 - i 是f p g a 的基本结构图。 图2 - 1f p g a 的基本结构 该结构主要有3 部分组成：可配置逻辑块( c l b ，c o n f i g u r a b l el o g i cb l o c k ) 、输9 , 输出模块 ( 1 0 b ，i ob l o c k ) 和可编成连线( p i ，p r o g r a m m a b l ei n t e r c o n n e c t ) 。大量的c l b 在器件内排列为 阵列状，c l b 之间为互连线，分布在器件周围的是1 0 b 。 1 ) 配置逻辑块( c l b ) c l b 是f p g a 的基本结构单元，它的功能很强，不仅能够实现逻辑函数，还可以配置成r a i 等形 式。图2 - 2 是x i l i n x 公司的f p g a 器件系列s p a r t a n x l 的c l b 结构图，从图中可以看出，c l b 是由 函数发生器、数据选择器、触发器和信号变换电路等部分组成。 函数发生器与查找表结构 函数发生器 c l b 有3 个函数发生器g 、f 和h ，g 和f 都是4 输入函数发生器，h 为3 输入函数发生器。这3 个函数发生器结合起来，可以实现多达9 个变量的逻辑函数。g 、f 和h 函数发生器都是基于查找表 结构。查找表( l u t ，l o o k - u pt a b l e ) 的原理类似于r o m ，其物理结构是静态存储器( s r a m ) 。n 个输 入项的逻辑函数可以由一个2 “位容量的s r a m 来实现，函数值存放在s r a m 中，s r n 的地址线起输 入线的作用，地址即输入变量的值，s r g l 的输出为逻辑函数值，由连线开关实现于其他功能块的连 接。 6 第二章可编程逻辑器件 y q y x q x 图2 2x i l i n x 的s p a r t a n x l 的c l b 结构 查找表结构的功能非常强。n 个输入的查找表可以实现任意一个n 个输入项的组合逻辑。从理 论上讲，只要能够增加输入信号线和扩大存储器容量，用查找表就可以实现任意多输入变量的逻辑 函数。但在实际中，查找表的规模会受技术和成本因素的限制。每增加一个输入项，查找表s r a m 的 容量就要扩大一倍。s r a m 的容量与输入项数目n 的关系是2 “倍。8 个输入项的查找表需要2 5 6 b 容 量的s r a m 。而1 6 个输入项的查找表则需要6 4 k b 容量的s r a m ，这个规模已经要超过限度了。实际中 f p g a 器件的查找表的输入项不能超过5 个，多于5 个输入项的逻辑函数就要由多个查找表逻辑块组 合或级联实现。 触发器与数据选择器 c l b 有2 个边沿触发的d 触发器。他们具有异步置位和复位端，并有公共的时钟输入端。d 触发 器主要用来实现寄存器逻辑。c l b 还有一些数据选择器( 4 选1 、2 选i 等) ，这些数据选择器可以被 编程，以用来选择触发器的输入信号、时钟有效边沿和输出信号等。 2 ) 输入输出模块( 1 0 b ) i o b 分布于器件的四周，提供内部逻辑与外围引脚间的连接。每个l o b 控制一个引脚，可以把 引脚配置为输入、输出或者双向i o 功能，也可以配置为组合逻辑、寄存器逻辑或三态逻辑。图2 - 3 是s p a r t a n x l 器件的i o b 结构。 7 东南大学硕士学位论文 图2 - 3s p a r t a n x l 器件的i o b 结构 3 ) 可编程互连线( p i ) p i 由许多金属线段构成，用来提供高速可靠的内部连线它将c l b 之间、c l b 和i o b 之间连接起 来构成复杂的逻辑。图2 - 4 所示为y i r t e xi i 器件内部的互连线结构。从图中可以看出，v i r t e xi i 器件的互连线主要有5 种类型，分别称为快速互连线、单长线、双长线、h e x 线和长线。 湫h 啪勰h 徽h m s 埘蜊撕t c h 悯 滁卜 l1lii1 一m a t r i xh 啪 粼h 。滁h 。增 溅i _ 一 s w w 。hl + lll1l眦l 黼h 啪 s v , d t a h ll c a m 粼h e 旧 涨卜主s w h m a t r 曲i x l | ll i 秀 。i 一m a t r i x h 。es m 蝴a t t e 。h c 。e 湫h 。担 绷m nl 旦 量 s l m a l ”l ll m 雠呶l 勰h 啪 8 m 剖a t r i x 十e蝴m a t 。出x u c 嵋 sw i 抽l s t c n l ， jj 鞘曲懦i晡摭i 图2 4v i r t e xi i 的连线资源图 快速互连线 快速互连线是c l b 内部的互连线，从一个l u t ( l o o k - u pt a b l e ) 的输出连到另外一个l u t 的输入。 单长线 单跃线( s i n g l e l e n g t hl i n e s ) 是贯穿于c l b 之间的1 6 条，其长度分别等于相邻c l b 的行距 和列距。c l b 的输入和输出端与相邻的单长线相连，通过可编程开关矩阵( s w i t hm a t r i x ) 相互连 接。 双长线 8 第二章可编程逻辑器件 双长线( d o u b l e l e n g t hl i n e s ) 可以将2 个不相邻的c l b 连接起来，长度是单长线的2 倍。它 要经过2 个c l b 之后才能与开关矩阵相连。 h e x 线 h e x 线将不相邻的每3 个或6 个c l b 连接起来。 单长线、双长线和h e x 线提供了c l b 之间快速而灵活的互连，但信号每经过一个可编程开关矩阵 ( p s m ) ，就会增加一次延时。因此，f p g a 器件内部的延时与器件的结构和布线有关，它的延时是不 确定的，也是不可预测的。 长线 长线是垂直或水平的贯穿于整个芯片的金属线。它不经过开关矩阵，信号延时小，适用于传输 距离长、偏移要求小的控制信号或时钟信号。 4 ) 片内r a m 在进行数字信号处理、数字加密或数据压缩等复杂数字系统设计时，不可避免地要用到存储器。 如果将存储模块( r a m 或f i f o ) 集成进p l d 芯片，则不仅可以简化系统的设计，提高系统的工作速 度，而且可以减少数据存储的成本，使得芯片内外数据的交换更可靠。 目前新一代的f p g a 都提供片内r a m 。这种片内r a m 速度非常快，读操作的时间可达到3 - 4 n s ，写操 作的时间大约为5 n s ，比任何芯片外解决方案都要快很多倍。f p g a 的片内r a m 分为两类：一类是块 r a y ，一类是分布式r a m 。 x i li n x 的s p a r t a n x l 、x c 4 0 0 0 器件中的r a m 是一种分布式r a m ，它主要由排列成分布式阵列的 各个可配置逻辑块c l b 组成，c l b 中的函数发生器可以被定义为r a m 使用。根据需要，可以将c l b 配置成1 6 2 位或是3 2 1 位的读写存储器，这是，函数发生器的f 卜f 4 和g 1 - g 4 将作为存储器的地 址线，c l b 的其它控制脚将被重新定义。 分布式片内r a m 可以用来实现很多功能，如累加器、状态寄存器、变址寄存器、d m a 计数器、 l i f o 堆栈和f i f o 缓冲器等。 块r a m 相对来说，存储容量更大，v i r t e xi i 系列的f p g a 内部每一个块r a m 大小为1 8 k b ，是真 正的双端口r a m ，可以通过编程配置为不同的深度和不同的位宽。每个块r a m 的旁边相应的都有一 个1 8 1 8 比特的乘法器，这种结构对于实现读乘累加操作以及数字信号处理中的滤波器结构是十 分有效的。 x i l i n x 新一代的f p g a 器件v i r t e x 、v i r t e x - e 、v i r t e x i i 芯片内，既集成了许多分布式r a m ，又 有大量的块式r a m ，以满足d s p 、视频处理等设计中对r a m 的需要。以视频处理为例，对按字节存的 视频行数据，可以存储在块r a m 中；对按位存储的像素和系数等数据则可 存储在分布式r 埘中，以实现快速而灵活的数据存取。 l l 钏m a t ”r i x i li i e = w l ”m h e1 日一k b i ti o i o c k至 il s e l e o t r a m i 就激e 一 il l 8 m w i t c x h l ir 一 o s 噼j 图2 - 5 块r a m 和乘法器结构 9 东南大学硕士学位论文 5 ) 全局时钟 通过采用功能强大的d c m 和全局时钟多路选择器，v i r t e xi i 系列的f p g a 可以设计实现高速的 时钟方案。v i r t e xi i 内部共有1 2 个d c m ，可以对外部时钟进行整形、同步、移相、分频或者倍频； 有1 6 个全局时钟多路选择器，通过灵活的设置，每一个象限最多可以分配8 个全局时钟。具体结构 如图2 - 6 所示。 图2 - 6 全局时钟分布图 根据上面介绍的c p l d 和f p g a 的结构和原理可以知道，c p l d 分解组合逻辑的功能很强，一个宏 单元就可以分解十几个甚至2 0 3 0 多个组合逻辑输入。而f p g a 的一个l u t 只能处理4 输入的组合逻 辑，因此，c p l d 适合用于设计译码等复杂组合逻辑。但f p g a 的制造工艺确定了f p g a 芯片中包含l o t 和触发器的数量非常多，往往都是几千上万，c p l d 一般只能做到5 1 2 个逻辑单元，而且如果用芯片 价格除以逻辑单元数量，f p g a 的平均逻辑单元成本大大低于c p l d 。所以设计中使用到大量触发器， 例如设计一个复杂时序逻辑，那么使用f p g a 就是一个很好的选择。 2 1 4 在系统编程技术 所谓在系统编程( i s p ，i ns y s t e mp r o g r a m m a b l e ) ，指的是对器件、电路板或整个电子系统的逻 辑功能可随时进行修改或重构的能力。这种重构或修改可以在产品设计、制造过程的任一环节、甚 至在交付用户以后进行。 在系统编程技术使得p l d 器件的编程变得非常容易，而且容许用户先制版、装配，后编程，然后 进行系统调试。如果在调试中发现问题，可以在基本不改到硬件电路的情况下，只修改p l d 芯片内 的设计，然后重新对器件进行在线编程，就可以实现改动，非常方便。具备在系统编程的条件是编 程软件、编程电缆和编程接口。当然，所用的p l d 期间必须具各i s p 功能。 1 ) i s p 编程原理 1 0 第二章可编程逻辑器件 据输入 几叫 低位移位寄存器 ( s d l ) 卜| 高位移位寄存器 图2 7i s p l s i 器件的编程结构 器件的编程信息存储在e 2 c m o s 阵列中。e 2 c m o s 存储单元排列成阵列状，当存储单元上 置0 时，表示该单元已被编程，相当于连接：当单元置1 时，表示该单元被擦除，相当于开路。编 程时，寻址和移位操作由地址移位寄存器和数据移位寄存器来完成。地址移位寄存器决定行地址， 数据移位寄存器决定单元地址和单元数据内容。这两种寄存器都按照先进先出( f i f o ) 的方式工作。 编程过程分为3 步： 1 按地址和命令将用于编程的j e d 文件中的数据白串行输入端( s d i ) 输入到数据移位寄存器 当中。 2 将编程数据从数据移位寄存器写入到e 2 c m o s 逻辑单元。 3 将写入的数据自串行输出端( s d o ) 输出进行校验。 2 ) i s p 编程接口 要实现在系统编程，除了相应的编程软件外，还需要一根编程电缆。编程电缆一端接p c 机并口 ( 或串口) ，另一端接i s p 器件编程接口。 i s p 编程接口是标准的、通用的，全部编程操作通过编程接口的5 根信号线来进行。这5 根信号 线分别是：s d i ( 串行数据输入) 、s d o ( 串行数据输出) 、s c l k ( 串行时钟线) 、i s p e n ( 编程使能信号) 和m o d e ( 模式控制线) 。 i s p e n 决定器件所处的状态：i s p e n = 1 时，器件为正常工作状态。一旦i s p e n 被拉低，器件即进 入编程状态。此时，器件的所有i 0 引脚( 编程管脚除外) 全被置为高阻状态，这样就割断了芯片 与外围电路的联系。其余4 根信号线的作用如下：s d i 为数据输入线，同时与m o d e 一起构成编程状 态机的控制线，控制着编程状态的转换；s d 0 为数据输出线；s c l k 则为串行时钟。 s d i 具有双重功能。首先，它可作为器件的串行移位数据寄存器的数据输入端：其次。它是两个 编程状态机控制管脚之一。s d i 的功能受m o d e 控制：当m o d e 管脚为低电平时，s d i 为移位寄存器的 串行输入；当m o d e 管脚为高电平时，s d i 变成可编程状态机的控制信号。s d i 信号在器件的命令和 数据移位寄存器之问切换，并由状态机的移位指令决定哪一个移位寄存器从s d i 中接受输入数据。 s c l k 为串行移位寄存器提供时钟。在不同的状态下，s c l k 分别为串行移位寄存器或i s p 状态机 的的定时。状态转换和输入数据锁存操作在时钟的上升沿发生，当m o d e 为高电平时，s c l k 为编程 状态机提供时钟；当m o d e 为低电平时，s c l k 将作为移位寄存器时钟。当移位数据输出时，s d 0 上的 数据在s c l k 的下一个下降沿来临之后才有效。 s d o 接在串行移位寄存器的输出端。至于s d o 的信号从哪一个移位寄存器输出，则由i s f 状态机 的移位指令决定。当m o d e 为高电平时，s l y ? 直接连接到s d i ，旁路掉器件内部的移位寄存器。 3 ) 器件i s p 编程 每个i s p 器件可以通过独立的i s p 接口分别进行编程，也可以多个器件通过一个编程接口进行 编程，这时就需要配置成串行菊花链方式，如图2 - 8 所示。 l d 咖l i | 一地址移位寄存器一 东南大学硕士学位论文 图2 - 8 菊花链配置方式 菊花链配置方式是一种串行的结构，它的优点是硬件连接简单。在菊花链配置方式下，器件的 m o d e 、s c l k 和i s p e n 信号线并联，s d i 和s d o 信号线按菊花链形式连接。i s p 编程接口的s d i 线接 到第一个器件的s d i 端，第一个器件的s d o 线接到下一个器件的s d i 端，最后一个器件的s d o 线接 回到i s p 接口的s d 0 端。用菊花链配置方式编程时，在一条线上最多可以有8 个i s p 器件，这8 个 i s p 器件可以按任意的次序排列。 在系统编程技术( i s p ) 为p l d 的开发应用带来了巨大的优越性