（电路与系统专业论文）jpeg2000中算术编码的vlsi设计与实现.pdf

东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究 成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发 表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书而使用 过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明 并表示了谢意。 。 研究生签名：欧酗盏! 墓。日 期：丝丝之2 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的 复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内 容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被查阅和借阅，可 以公布( 包括刊登) 论文的全部或部分内容。论文的公布( 包括刊登) 授权东南大学研 究生院办理。 研究生签名：醴湖色i 延 导师 期： 能的正确性。 接着，在此基础上，立足于硬件高速实现，充分考虑硬件并行执行的优势，对算法 流程进行改进，主要包括概率估计过程的优化、编解码区间更新过程的化简、重归一化 的加速、字节输出的优化。根据改进后的算法，本文实现了算术编码器的电路设计，编 写了v e r i l o gh d l 代码，并用m o d e l s i m 软件对代码进行功能仿真。 最后，选用a l t e m 的d e 2 开发板作为f p g a 验证平台对算术编码器进行验证，在 a l t e r ac y c l o n ei i 系列的e p 2 c 3 5 器件上，得到综合后所用的逻辑单元( l e ) 总数为4 7 3 ( 核 心编码模块) ，最高时钟频率为1 0 6 2 6 m h z ( 核心编码模块) ，并且仿真的结果与c 语言 结果一致；同时，基于s m i c0 1 8 h mc m o s 标准单元库，完成了编码器芯片的逻辑综 合。综合后的仿真结果表明本编码器能满足设计要求。 关键词：口e g 2 0 0 0 ；自适应算术编码；硬件并行性；v e r i l o gh d l ；f p g a 验证； 逻辑综合。 第1 页 h u f f i m a nc o d i n g b u ta d a p t i v ea r i t h m e t i cc o d e ci sa l s ot h eb o t t l en e c ko ft h ei m p l e m e n t a t i o n o fj p e g 2 0 0 0d u et 0i t sh i 曲c o m p l e x i 够s ot h er e s e a r c ho fa d a p t i v ea r i m 脚e t i cc o d e ca n di t s e m c i e n tv l s ii m p l e m e n t a t i o ni si m p o r t a n t 卸dv a l u a b l e f i r s t ，b a s i ct h e o 巧o fa r i t h m e t i cc o d i n gi ss t u d i e d t h ec r i t i c a lt e c h n o l o g yi sa j l a l y z e d i n c l u d i n ga d a p t i v ee s t i m a t eo fp r o b a b i l i t y t 量l ei m p l e m e n to ff i n i t ep r e c i s i o na n dt h eo p e r a t i o n w i t h o u t m u l t i p l i c a t i o n a l s o ，b a s i c t h es t a j l d a r dn o wo fj p e g 2 0 0 0 ，t h ea r i t h m e t i ci s i m p l e m e n t e db yp r o g 姗c ，t h er e s u l t ss h o w s f h n c t i o no fa r i t h m e t i cc o d i n gi sc o r r e c t s e c o n d ，b a s e d0 nt h e 锄a l y s i so fa d 印t i v e 撕t h m e t i cc o d e co fj p e g 2 0 0 0a n dt a k i n g a c c o u n to ft h ep a r a l l e lp r o c e s s i n go fh a r d w a r e ，s o m eo p t i m i z a t i o n sa r ep r e s e n t e di nt h i st h e s i s a n dl i s t e da sf o l l o w s ：t h eo p t i m i z a t i o no ft h ep r o c e s so fp r o b a b i l i 妙e s t i m a t i o n ，t h e o p t i m i z a t i o n o fi n t e r v a l u p d a t e o f e n c o d i n g a n d d e c o d i n g ，t h e a c c e l e r a t i o no f r e n o m a l i z a t i o n ，t h eo p t i m i z a t i o no fb y t e o u tm o d u l eo fe n c o d e r b a s e d0 nt h ei m p r o v e d a l g o r i t h m ，t h ec i r c u i td e s i g no f a r i t h m e t i cc o d e ri sc o m p l e t e d ，a n di ti sd e s c r i b e dw i t hv e r i l o g h d l ，a n ds i m u l a t e dt 0v e r i 匆t h ef u n c t i o n a lc o r r e c t i o nw i t hm o d e l s i m f i n a l l y ，t h ea l t e md e 2d e v e l o p m e n ta n de d u c a t i o nb o a r di su s e dt 0v e r i 母t h es y s t e m m n c t i o n e x p e r i m e n t a lr e s u l ts h o w st 1 1 a tt h ee n c o d e rc a nw o r ku pt o l0 6 2 6 m h zo nt h e a l t e r a se p 2 c 3 5a n dc o n s u m e d4 7 3l e ( 1 0 9 i ce l e m e n t ) t | h er e s u i ts h o w s 如n c a t i o ns i m u l a t i o n i ss a m ea st i m i s i n gs i m u l a t i o n a n db a s e do ns m i co 18 p mc m o ss t a n d a r dc e l l s l b m r y ，l o g i cs y n t h e s i so fc o d e ri sa l s of i n i s h e d ，t h er e s u i t so fs y n t h e s i sd e m o n s t r a t et h a tt h e c o d e rc a nm e e tt h en e e do fd e s i g n k e y w o r d s ：j p e g 2 0 0 0 ；a d a p t i v ea r i t h e m e t i cc o d i n g ；p a r a l l e lo fh a r d w a r e ；v e r i l o gh d l ；f p g a v e r i f i c a t i o n ；l o g i cs ) ，n t h e s i s 第1 i i 页 图片索引一v l i 表格索引i x 第l 章绪论l 1 1 课题背景及意义。l 1 2 研究现状4 1 3 数字a s i c 设计方法5 1 3 1 系统开发阶段5 1 3 2r t l 设计阶段5 1 3 - 3 门级验证阶段6 1 3 4 深亚微米数字a s i c 设计方法7 1 4 论文的主要内容与结构安排。8 1 4 1 主要内容8 1 4 2 论文结构安排8 第2 章图像压缩算法基础一l1 2 1 图像压缩算法概述1 1 2 1 1 信息量与熵1 1 2 1 2 互信息量与熵1 l 2 。1 3 率失真函数1 2 2 1 4 图像编码的分类1 3 2 2h u f h 锄编码1 3 2 2 1 编码步骤l3 2 2 2h u f 劬卸编码的优点l3 2 2 3h u f 劬锄编码的局限1 4 2 3 游程编码1 4 2 4 算术编码l5 2 4 1 基本算术编码的原理1 5 2 4 2 基本算术编码方法。l5 2 4 3 基本算术编码算法的局限1 7 2 4 4 算术编码的发展1 7 2 5 本章小结1 8 第3 章j p e g 2 0 0 0 中的算术编码及c 语言仿真1 9 3 1j p e g 2 0 0 0 中的算术编码1 9 3 1 1j p e g 2 0 0 0 算术编码原理1 9 3 1 2j p e g 2 0 0 0 算术编码解决的问题2 0 3 2j p e g 2 0 0 0 中算术编码的标准流程及c 语言仿真2 1 3 2 1j p e g 中算术编码的流程2 l 3 2 2 算术编码的c 语言仿真2 7 3 3 本章小结2 8 第v 页 东南大学硕士学位论文 第4 章m q 算术编码器流程的优化与硬件实现。2 9 4 1m q 算术编码器流程的改进与优化2 9 4 1 1 概率区间更新的化简2 9 4 1 2 重归一化过程的化简和优化3 0 4 1 3 字节输出的优化3l 4 2m q 算术编码器的v l s i 架构3 3 4 2 1m q 算术编码器的、嘶l o g 程序结构3 3 4 2 2 状态机模块3 3 4 2 3 概率估计模块的电路设计。3 4 4 2 4 区间间隔更新的电路设计3 6 4 2 5 重归一化与字节输出的电路设计3 6 4 2 6m q 算术编码器的v l s i 架构3 7 4 3 本章小结3 9 第5 章f p g a 验证与逻辑综合4 l 5 1 基于f p g a 的验证41 5 1 1f p g a 设计技术4 l 5 1 2a h e r ad e 2f p g a 验证平台4 3 5 1 3f p g a 验证方案和结果4 4 5 1 4 核心编码模块验证结果4 4 5 1 5 完整编码器验证结果4 5 5 2 逻辑综合4 7 5 2 1 逻辑综合方案设计4 7 5 2 2 初次综合4 8 5 2 3 详细逻辑综合4 9 5 2 4 形式验证5 3 5 2 5 低功耗综合5 3 5 2 6 综合后静态时序分析5 3 5 3 本章小结5 5 第6 章总结与展望5 7 6 1 总结5 7 6 2 展望5 7 致 谢。5 9 参考文献6 l 附 录6 3 攻读研究生期间发表的学术论文6 5 第页 图表索弓 图片索引 图i 1j p e g 2 0 0 0 系统框图3 图1 2深亚微米工艺下半定制a s i c 优化设计流程8 图2 11 0 1 0 编码对应图解1 7 图3 1区间分割示意图。1 9 图3 2算术编码器流程。2 2 图3 3符号0 和l 判决流程2 2 图3 4c o d e l 编码流程2 3 图3 5c o d e o 编码流程2 3 图3 6l p s 编码流程。2 4 图3 7m p s 编码流程2 4 图3 8 重归一化流程2 5 图3 9 字节输出流程2 6 图3 1 0 终结模块流。2 6 图3 1 l 置位模块流程2 7 图3 1 2c 语言实例仿真2 8 图4 1 优化后的概率区间更新流程2 9 图4 2 概率区间交换条件3 0 图4 3 改进后的重归一化流程3 l 图4 4 优化后的字节输出流程3 2 图4 5m q 编码器v e r i l o g 程序结构3 3 图4 6 状态机转换3 4 图4 7 概率索引存贮器3 5 图4 8 概率估计存贮器3 5 图4 9 概率估计仿真波形3 5 图4 1 0 区间间隔更新硬件结构。3 6 图4 1l区间间隔更新仿真波形。3 6 图4 1 2 重归一化和字节输出硬件结构3 7 图4 1 3 重归一化和字节输出仿真波形3 7 图4 1 4m q 算术编码器硬件结构3 8 图4 1 5m q 算术编码器功能仿真波形3 8 图4 1 6 仿真结果放大图。3 9 图4 17电路结构d e b u s 可观测图3 9 图5 1完整的f p g a 流程4 2 图5 2 a l t e r ad e 2f p g a 开发板4 4 图5 3核心编码模块资源使用情况4 5 图5 4 核心编码模块典型时序分析4 5 图5 5 核心编码模块综合后r 1 、l 网表4 6 图5 6 完整编码模器典型时序分析4 6 图5 7 完整编码器资源使用情况4 6 图5 8 完整编码器综合后r t l 网表4 7 图5 9f p g a 仿真结果4 7 第i 页 东南大学硕士学位论文 图5 1 0 逻辑综合方案4 8 图5 1 l 完整编码器综合后形式验证图。5 3 第v i u 页 表格索弓 表格索引 表2 11 0 l o 编码相关数据表1 6 表3 1算术编码中的寄存器2 l 表3 2实例系数2 7 表4 1重归一化的移位。3 l 表4 2概率索引表3 4 表5 1e p 2 c 3 5 特性4 4 表5 2编码处理器参数的比较4 5 表5 3f f t 处理器初步综合约束4 8 表5 4详细综合的约束4 9 表5 5 时序、面积、功耗的详细综合报告( 核心编码模块) 4 9 表5 6 时序、面积、功耗的详细综合报告( 完整编码器) 5 2 表5 7 保持时间的静态时序分析5 4 表5 8 建立时问的静态时序分析5 4 第1 x 页 东南大学硕士学位论文 第x 页 p h o t o g r a p h i ce x p e n sg r o u p ) 1 2 】标准已无法满足人们对于多媒体图像资料压缩率和品质的 要求。四e g 存在的主要缺陷有：( 1 ) 图片马赛克现象严重；( 2 ) 有损和无损压缩两种 不同的编码方式，不共存于同一个文件中，所进行的是有损压缩就不能将图像无损还原： ( 3 ) 同一个文件不能同时提供多级分辨率；( 4 ) 在图像低比特率的情况下，压缩效果 很差。基于上述口e g 的缺点，人们迫切需要一种压缩效果更加优越的图像压缩格式， 由此，诞生了新一代静止图像压缩标准j p e g 2 0 0 0 。 j p e g 2 0 0 0 正式名称为i s o l 5 4 4 4 。该标准于1 9 9 7 年开始征集提案，作为口e g 标 准的更新换代标准。相对于j p e g 来说，它把j p e g 的四种模式一顺序模式、渐进模式、 无损模式和分层模式集成在一个标准之中【】。在编码端以最佳的压缩质量( 包括无失 真压缩) 和最大的图像分辨率压缩图像，在解码端可以从码流中以任意的图像质量和分 辨率解压图像；它进一步改进了目前压缩算法的性能以适应窄带宽、高噪声的环境。因 此可以满足各类应用需求，包括国际互联网、彩色传真、印刷、扫描、数字摄影、遥感、 移动通讯应用、医用影像、数字图书库和电子商务等。 与j p e g 相比，j p e g 2 0 0 0 采用了一系列新技术，如采用离散小波变换d w t ( d i s c r e t e w a v e l e tt r a n s f o n n a t i o n ) 代替了离散余弦d c t ( d i s c r e t ec o s i n et r 柚s f o n n ) 变换，因此能够 获得更好的信噪比，如引进了优化截断嵌入式块编码方法e b c o t ( e m b e d d e db l o c k c o d i n gw i t ho p t i m i z e dt - m n c a t o n ) 对图像数据进行压缩和码流组织，这种算法建立的概 率统计模型将位平面划分为多个通道，图像质量的可度量性得到了很大的提高。下面对 j p e g 2 0 0 0 所采用的这些新技术进行简要介绍。 1 ) 量化 经过小波变换后，大量的图像信息会趋于集中在少量低频子带系数上。j p e g 2 0 0 0 采用在原点具有死区( d e a d z o n e ) 的均匀标量量化，来减少小幅度系数包含的信息内容。 般来说，这个过程是有损的，如果采用5 3 滤波器，同时量化阶为1 ，才是无损的。 由小波变换分解出的不同子带必然具有不同的动态范围，同时各个子带的重要性级别也 有差别，因而应具有不同的量化阶。j p e g 2 0 0 0 中的每个子带有且只有一个量化阶。 2 ) 系数位平面建模 量化后的小波变换系数在每个子带中被分割为矩形的编码块( c o d eb 1 0 c k ) ，编码 第l 页 东南大学硕士学位论文 块按位平面进行编码，编码从第一个有非零比特的位平面开始，到最低位的位平面结束。 对于编码块中的每个位平面，共有三个编码通道，分别为重要性传输通道 ( s i g n i f i c a n c ep r o p a g a t i o nc o d i n gp a l s s ) 、量值改进通道( m a g n 弛d er e f i n e m e n tc o d i n gp a s s ) 和清除通道( c l e a nu pc o d i n gp a s s ) ，每个编码通道都有其特定的扫描方式，位平面中的 每个比特只能进行一种通道编码。通常，那些经过预测最有可能变为重要的系数比特采 用重要性传输通道编码，而己经重要的系数比特采用量值改进通道编码，最后位平面中 余下的比特全部进行清除通道编码。 为了便于下一步的算术编码，必须根据不同的编码操作为每个系数比特建立起上下 文( c o n t e x t ，c x ) 模型。所谓上下文信息即该系数周围8 个相邻系数提供的信息，包 括其重要性状态及符号，其目的是充分利用相邻系数之间的相关性对当前系数比特进行 预测并编码。同时由于各编码块单独编码，因此对于边界系数，只考虑其在编码块内相 邻系数的重要性，而在本编码块外的相邻系数则一律视为不重要的。 系数比特通过什么通道编码就要根据这些上下文信息确定。由于每编码一个比特， 其系数重要性状态可能会改变，而这将改变其周围系数的上下文信息，因此每次编码后 需更改周围系数的上下文信息。 3 ) 自适应算术编码 j p e g 2 0 0 0 对系数位平面建模所得的符号d 根据其上下文信息c x 进行自适应二进 制算术编码，以进一步压缩数据量。自适应算术编码的目的是为了消除或减少图像的信 息熵冗余，提高压缩率，其详细介绍将在以后的章节中进行。 由于j p e g 2 0 0 0 采用了这些新技术，因此，它有如下优点： 1 ) 更高压缩率。这是口e g 2 0 0 0 的最主要特征，其压缩率比j p e g 高约3 0 左右， 也就是说，在同样的图像质量下，j p e g 2 0 0 0 可以使图像文件的大小比卵e g 图 像文件小3 0 左右，而且压缩后的图像显得更为平滑，因此更适于在互联网和 遥感等领域的应用。 2 ) j p e g 2 0 0 0 同时支持有损和无损压缩，而j p e g 只能支持有损压缩。因此它适合 保存重要图片。 3 ) 多种渐进传输模式。也就是我们对g i f 格式图像常说的“渐现”特性。它先传输 图像的轮廓，然后逐步传输数据，不断提高图像质量，让图象由朦胧到清晰显 示，而不必是像现在的j p e g 一样，由上到下慢慢显示。并且口e g 2 0 0 0 支持 多种渐进传输( p r o g r e s s i v e1 h n s m i s s i o n ) 模式，如按图像质量的传输模式，按 图像分辨率的传输模式，按图像分量的传输模式等。 4 ) 感兴趣区域编码。j p e g 2 0 0 0 可提供感兴趣区域编码r o i ( r e g i o no f i n t e r e s t ) 的功 能，我们可以任意指定图像上你感兴趣区域的压缩质量，还可以选择指定的部 份先解压缩。这样我们就可以很方便的突出重点，它结合接收方对压缩的主观 需求，实现交互式压缩。 5 ) 良好的容错性。j p e g 压缩易于产生误码扩散，而导致抗误码能力不强， j p e g 2 0 0 0 将图像分块进行编码，使块内的错误不会扩展到其它块中，具有更好 的鲁棒性。 第2 页 第1 苹绪论 6 ) 码流的随机访问和处理。j p e g 2 0 0 0 允许用户对压缩码流进行随机处理，如图像 的旋转、移动、滤波和特征提取等。 7 ) 开放的框架结构。j p e g 2 0 0 0 采用开放的框架结构，以便于针对不同的图像类型 和应用领域优化编码系统。编码器只实现核心的处理算法和码流解析。 j p e g 2 0 0 0 编码系统的基本架构【5 】如图l 所示。编码部分可分为小波变换及量化、 e b c o t 编码、m q 算术编码等几个部分，解码部分是编码的逆过程。其中，d w t 在 相同的图像压缩率下，对静止图像，能够获得比d c t 编码高约l d b 的峰值信噪比。 j p e g 2 0 0 0 中位平面编码引入全新的e b c o t 算法，该编码方案可以获得较好的压缩效 率并且可以实现分辨率和信噪比的渐进传输。同时，j p e g 2 0 0 0 采用无损的自适应算术 编码进行进一步的数据压缩，j p e g 成员对多幅图像的测试结果表明，其实际压缩效果 罗 图1 1j p e g 2 0 0 0 系统框图 优于h u 胁a n 编码5 1 0 。算术编码后的压缩数据通过码流的优化组织完成编码过 程。因此，算术编码的研究与应用日益受到广泛的关注，并大量应用于图像、视频压缩 中。在二值图像压缩标准皿i g 2 和最新的j p e g 2 0 0 0 标准中，算术编码成为首选推荐算 法：此外，在视频压缩标准h 2 6 3 中，采用了基于语法的算术编码；在m p e g 4 标准中， 采角了基于邻近信息的算术编码来编码其形状信息；最新的视频压缩标准h 2 “中也采 用了内容自适应的算术编码c a b a c ( c o n t e x ta d a p t i v eb i n a 叫a r i t b j n e t i cc o d i n g ) 作为其 编码算法之一。 j p e g 2 0 0 0 标准采用m q ( m u l t i p l eq u a n t i z a t i o n ) 算术编码器对量化后的小波系数进行 自适应算术编码。与j p e g 标准采用的h u 仃m a n 编码相比，算术编码效率更高，且无需 传输h u a n 码表，但其复杂度也大幅增加。此外，其流程是串行的，适合于软件实现， 执行速度慢，效率低下。在整个j p e g 2 0 0 0 编解码系统中，算术编解码已经成为系统运 算速度的瓶颈。而硬件实现的最大优势在于其并行性，可以大大提高执行效率。因此，如 何立足于硬件实现，在不改变算法实质的前提下，将标准的m q 算术编码流程进行相应 的改进和优化，提高算术编码效率成为j p e g 2 0 0 0 编码系统硬件高速实现需要解决的关 键问题之一。 因此在本课题中，需要对自适应算术编码算法的优化和改进，降低算法复杂度，并 使其更适合于硬件实现；同时基于改进的算法，设法提高编解码效率和降低硬件规模， 使其达到高速编码及节省硬件资源的要求，满足整个j p e g 2 0 0 0 编解码系统的实时性需 求。 第3 页 东南大学硕士学位论文 1 2 研究现状 在四e g 2 0 0 0 编解码系统的实现上，有基于软件的实现方案和基于硬件的实现方案。 其中，j a s p e r ，k a k a d u ，o p e n j p e g 等都是比较流行的j p e g 2 0 0 0 编解码软件。与基于软 件的解决方案相比，基于v l s i 的硬件解决方案在编解码效率上更高，更适合实时编解 码的要求，但其开发的复杂度也更高，调试更困难。 由于j p e g 2 0 0 0 编解码算法的复杂性，直到目前为止，其v l s i ( v c 叮l a r g es c a l e i n t e 铲a t i o n ) 实现的大规模市场应用尚未展开，因此，研究j p e g 2 0 0 0 编解码系统的高性 能低资源占用的v l s i 实现仍然是当前的一个研究热点，而其中对于作为系统速度瓶颈 的自适应算术编解码v l s i 实现的研究尤其具有重要意义。 目前，美国半导体厂商模拟器件公司( a d i ) 推出世界第一款j p e g 2 0 0 0 编解码芯片 p 7 j ，t i 和飞利浦半导体公司也在进行j p e g 2 0 0 0 芯片的开发工作。国内外一些知名公司 和大学电子研究所也掀起了腰e g 2 0 0 0 的研究热潮，在实现方案和硬件设计方面取得了 许多阶段性成果i s 。1 。2 0 0 5 年由清华大学电子工程系和微电子学研究所共同研制的 卵e g 2 0 0 0 编解码芯片在北京通过了技术成果鉴定，这也是国内第一款j p e g 2 0 0 0 编解 码芯片。其他院校和研究机构也取得了许多有意义的成果f 蛤1 9 】，主要有以下方面。 1 ) 采用流水线结构提高了编码效率 采用流水线结构【2 0 1 有两种方法。第一种是基于三级流水线技术的加速方法【1 8 2 2 】：第 一级实现概率映射，包括根据输入的上下文数据查找相应的概率查找表索引值，以及根 据索引值读取概率值信息等操作，第二级流水线实现概率区间寄存a 和编码寄存器c 的更新，以及重整，第三级流水线负责输出控制。由于寄存器c 的更新计算需要2 8 位 的加法实现，对硬件速度会有所限制，关键路径延时较长，时钟频率会很低【2 3 1 ；第二种 是基于四级流水线结构的加速方【2 4 】：将上法中概率区间寄存器a 和编码寄存器c 的更 新计算以及重整操作，分为两级流水实现，并增加第四级流水作为输出控制，大大减少 了关键路径延时，工作频率有所提高，缺点是控制复杂，但操作粒度较小，运算复杂度 提高。 2 ) 对编码区间的各种判断条件进行归纳和化简【2 5 】 3 ) 对重归一化进行优化【1 7 1 9 】 引入了零检测和整体移位的方法，通过专门的硬件，检测a 寄存器的高位中0 的数 目，然后通过移位寄存器一次移到位。 4 ) 基于多位并行编码的加速方法o j 由于m q 算术编码器固有的串行性特点，前后数据相关性较强，使用反向分支预测 算法将m q 算术编码器的两位编码中的数据相关部分( 概率区间寄存器a 和编码寄存 器c 的更新) 列举所有可能情况，用多路选择的方式选出最终结果，很好地解决了相关 性问题，线性倍数提高了m q 编码器的数据吞吐率。缺点：需要前端也是多位并行位平 面编码，硬件结构复杂，面积开销太大。 5 ) 两符号并行编码的v l s i 结构【2 7 j 每次可同时输入两对符号上下文串进行编码。但由于编码算法的串行性，此类构的 第4 页 一 一 。ll|1l 第l 章绪论 编码速度提升不是特别显著，同时大大增加了硬件资源的消耗。 案。 1 3 数字a s i c 设计方法 主流a s l c ( a p p l i c a t o ns p e c i f i ci c ) 设计大体可分为四个 r t l ( r e g i s t e rt r a n s p o r tl e v e l ) 设计阶段、门级验证阶段和版图设 实际上来源于自顶向下( t o p d o w n ) 的设计方法【2 8 1 。按照传统意义，将r t l 设计阶段和 门级验证阶段归为前端设计，而版图设计阶段属于后端设计。 1 3 1 系统开发阶段 系统开发阶段主要完成设计目标分析、功能模块划分、确定关键路径时序和模块间 接口时序。 设计目标分析的目的是确定芯片应当完成哪些功能。将设计目标分若干步骤来实 现：基本目标( 确定应完成的基本功能) ，阶段目标( 确定分多少阶段来逐步实现这些 目标) ，可能目标( 分析未来可能要增加的功能) 。在确定目标时，必须充分考虑各目标 的实现难度和可行性。 冀 功能模块划分主要目的是让设计层次分明，条理清晰。另外，在确定功能模块划分 越程中，能使设计者在总体上考虑芯片的各个问题，发现一些比较深层次的问题，这对 拨计能否实现是非常重要的。 罐关键路径和模块间接口时序在功能模块划分或确定设计目标时，就必须考虑。设计 电路，尤其是数字电路，最关键的一环是：设计各模块间的接口时序，确定关键电路的 时序。这个工作必须在具体电路设计之前确定下来。时序是事先设计出来的，而不是事 后测出来的。 因此，我们在做总体方案时，应该深入到模块间的时序划分，关键电路的时序确定。 这项工作的实质就是确定各模块设计需求。在设计之前，若选择的设计策略出现问题， 则会极大增加设计实现的难度，影响产品开发的进程。 1 3 2r t l 设计阶段 l h l 设计阶段即源码设计阶段，主要是基于v e r i l o g 的行为综合。行为综合是将系 统的行为、各个组成部分的功能以及输入输出用硬件描述语言加以描述，然后进行行为 级综合与验证【2 8 】，包括算法描述、r t l 级设计与功能仿真。在这个综合过程中硬件描述 语言是关键。 本文的设计描述采用v e r i l o gh d l 语言，v e r i l o gh d l 是目前应用最广的硬件描述语 言之一，可用于从算法级、门级、寄存器级到开关机级的多层次数字电路系统建模，也 可用于时序建模，用v e r i l o g 编写的模型可用v e r i l o g 仿真器进行验证。v e r i l o g 从c 语言 第5 页 东南大学硕士学位论文 中继承了多种操作符和结构，并提供了扩展的建模能力。 在进行r t l 级功能仿真时，在可能的情况下，最好是对每个子模块进行仿真，确 保9 0 以上的错误在设计前期就得到解决，至少，需要设计的关键部分进行充分的r t l 级验证。 当设计代码全部完成之后，可以进行整个设计的r t l 级仿真。在进行芯片i 汀l 级 仿真之前，应制定完善的仿真测试方案，尽可能覆盖所有情况。不过，根据经验，要想 1 0 0 的覆盖，完全靠r t l 级仿真是很困难的，必须借助其他手段才有可能。但是，i 汀l 级仿真是所有验证环节中最重要的一环，有时是决定设计成败的关键。在进行r 吼级 功能仿真时，我们的目标是解决所有的功能方面的问题。因此，l 玎l 级功能仿真可称之 为功能仿真。 1 3 3 门级验证阶段 主要完成逻辑综合、静态时序分析、时序仿真以及形式验证。 1 ) 逻辑综合。 逻辑综合将逻辑级行为描述转换成门级单元的结构描述，同时还要进行门级逻辑仿 真和测试综合【2 引。半定制a s i c 设计中，逻辑综合就是根据编写的r r l 级代码、系统逻 辑功能的要求和性能约束，在一个包含众多结构且功能、性能均已知的链接库的支持下， 寻找一个最佳或较佳的逻辑网络实现方案门级网表。这一过程通常由逻辑综合工具 来完成，目前最流行的综合工具是s y n o p s y s 公司的d e s i g nc o m p i l e r ( d c ) ，它已成为业 界事实上的标准。 d c 的综合过程1 2 9 j 可以分为三个步骤： 翻译( t r a n s la t i o n ) ：读入电路的r r l 级描述，将语言转译成每条语句所对应的功 能块及它们之间的拓扑结构，这一过程的结果是在综合器内部产生电路的布尔函数表达 式，不考虑约束条件，不做任何逻辑重组和优化。 逻辑优化( l o g i co p t i m i z a t i o n ) ：基于所施加的时序和面积的约束条件，使用多种 与工艺无关的数字逻辑运算技术，去除冗余逻辑，产生优化的内部结果。 映射和优化( m a p p i n g & o p t i m i z a t i o n ) ：综合器从目标工艺库中搜索符合条件的单元 来代替前面的中间描述，设计被映射到特定的工艺库。 2 ) 静态时序分析。 静态时序分析( s t a t i ct i m i n g a n a l y z e ) 有两个作用：分析设计是否满足时序要求， 分析设计容限。传统的动态时序分析( 指带延时参数的时序仿真) 受条件限制，无法完 成1 0 0 的时序电路分析。而静态时序分析所采用的方法与动态时序分析不同，它根据 电路的拓扑结构和工艺参数，来分析电路的时序关系。在进行静态时序分析时，分析工 具需要设计者给出相应的“合法路径”，因为分析工具自动地完成时序分析，如路径延 时等信息。 在进行静态时序分析时，要求设计者针对所有路径提出具体时序要求，如i o 管脚 之间时序要求，内部“合法路径”时序要求等，这样就能保证时序分析的全面性，避免 第6 页 笙! 童堡堡 给设计者以错误的信息。静态时序分析是检测综合结果是否满足时序约束的一个手段。 主要验证寄存器的建立和保持时间的异常，它具有较高的计算效率。 3 ) 时序仿真。 时序仿真既有动态时序分析功能，又有功能验证之功能。由于时序仿真带有延时信 息，因此软件在仿真来完成的话，极为费时，严重影响设计进度。因此，设计的功能验 证应主要由r 1 1 l 级仿真来保证，时序验证主要由静态时序分析