（电路与系统专业论文）低功耗二分频器和鉴频鉴相器设计.pdf

摘要 摘要 近年来，无线通信的快速发展为射频集成电路带来了巨大的市场需求，尤其是低功耗、低成本 的射频集成电路越来越受到市场的青睐。随着c m o s 工艺的发展，半导体器件尺寸不断缩小，已逐 渐满足了低功耗、低成本和高集成度的要求，所以采用c m o s 技术来进行射频集成电路的设计已成 为业界的首选。设计低功耗高性能的射频集成电路成为近年来的热点课题。本文的研究内容基于o 1 8 岬c m o s 工艺，设计了低功耗分频器及鉴频鉴相器。 本文首先介绍了频率综合器的结构和原理，分析了锁相环频率综合器的结构，然后详细介绍了 3 种不同种类分频器的结构和原理，其中讨论了d 触发器( d f f ) 的分类和优缺点。接着，给出了 低功耗高速分频器的设计过程并重点讨论了本设计在传统分频器结构上的改进，给出了版图设计和 后仿真结果。后仿真结果表明，在电源电压为0 5 v 时，分频器最高工作频率可达1 0 g h z 。作为频率 综合器的一部分，文中还设计了采用基本脉冲结构的鉴频鉴相器，后仿结果表明在工作频率1 g h z 时死区小于l p s 。 【关键词】频率综合；低功耗；动态负载；分频器；鉴频鉴相器； a b s t r a c t t h er a p i dp r o g r e s si nm o d e r nw i r e l e s sc o m m u n i c a t i o nh a si n d u c e dal a r g ed e m a n df o rt h er a d i o f r e q u e n c yi n t e g r a t e dc i r c u i t s ( r f i c ) l o wc o s t ，l o wp o w e ra n ds m a l lf o r mf a c t a l et h ee s s e n t i a l r e q u i r e m e n t sf o rm o d e mr ft r a n s - r e c e i v e r s w i t ht h ed e v e l o p m e n to fc m o st e c h n o l o g y , s e m i c o n d u c t o r d e v i c es i z es h i i l l k $ a n df i t st h ed e m a n do fl o w - p o w e r , l o w - c o s ta n dh i 【g hi n t e r g a t i o n t h e r e f o r ei ti st h et o p 面o r i t yt ou s ec m o st e c h n o l o g yf o rr fi n t e g r a t e dc i r c u i td e s i g ni ni n d u s l 巧t h ed e s i g no fl o w - p o w e r , l o w - c o s ta n dh i g hp e r f o r m a n c er f i ch a sb e e nah i g h l i 曲tp o 缸i nr e c e n ty e a r s b a s e do n0 18 u r nc m o s t e c h n o l o g y , t h er e s e a r c hf i e l di nt h i sp a p e ri n c l u d e st h ed e s i g no fl o w - p o w e rf r e q u e n c yd i v i d e ra n d p h a s e - f r e q u e n c yd e t e c t o r t h es t r u c t u r ea n dp r i n c i p l eo ff r e q u e n c ys y n t h e s i z e ra r ep r e s e n t e da tf i r s t ，t h es t r u c t u r eo fp l l f r e q u e n c ys y n t h e s i z e ri sd i s c u s s e da f t e r w a r d s t h e n ，t h e3b a s i cs t r u c t u r e sa n dp r i n c i p l eo ff r e q u e n c y d i v i d e r sa r ep r e s e n t e d , t h ea d v a n t a g e sa n dd i s a d v a n t a g eo fdf l i p - f l o pw i t hd i f f e r e n ts t r u c t u r e sa l e d i s c u s s e d t h ei m p r o v e m e n to ft h i sl o w - p o w e rf r e q u e n c yd i v i d e ru p o nt r a d i t i o ns t r u c t u r ei sp r e s e n t e d t h e f o l l o w i n ga r el a y o u ta n ds i m u l a t i o nr e s u l t s t h es i m u l a t i o nr e s u l t ss h o wt h a tt h ef r e q u e n c yd i v i d e rc o u l d w o r kw e l la t1 0 g h zw i m0 5 vs u p p l yv o l t a g e 1 f l l i sp a p e ra l s od e s i g nb a s e - p u l s ep h a s e - f r e q u e n c yd e t e c t o r w h i c hi sa n o t h e rp a r to ff r e q u e n c ys y n t h e s i z e r t h es i m u l a t i o nr e s u l t ss h o wt h a tt h ed e a dz o n ei sl e s st h a n l p s 诵mt h ei n p u tf r e q u e n c yi s1g h z k e yw o r d s f r e q u e n c ys y n t h e s i z e ；l o w - p o w e r ；d y n a m i cl o a d ；f r e q u e n c yd i v i d e r ；p h a s e - f r e q u e n c y d e t e c t o r ；, 1 i i 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成 果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表 或撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书而使用过 的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并 表示了谢意。 研究生签名： 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的 复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内 容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被查阅和借阅，可 以公布( 包括刊登) 论文的全部或部分内容。论文的公布( 包括刊登) 授权东南大学研 究生院办理。 e l 期：”7 第1 章绪论 1 1 本文的研究背景 第1 章绪论 无线通信是目前通信领域最热门的通信方式，它使人们真正有可能实现随时随地获取信息、保 持数据和语音的通信。从蜂窝电话、无线互联网接入到g p s 和r f i d 等，这些都影响到人们的日常 生活和工作方式。无线通信的迅速发展，为射频集成电路带来了巨大的市场需求。 由于硅双极性工艺( b i p o l a rj u n c t i o nt r a n s i s t o r ，b j t ) 、砷化镓( g a a s ) 工艺和锗硅( s i g e ) 工艺在射频集成电路设计方面具有较大的优势，早期的射频集成电路( r a d i of r e q u e n c yi n t e r g r a t e d c i r c u i t ，r f i c ) 大多采用这些工艺来实现。以往，人们认为c m o s 工艺速度低、噪声大，不适合用 于射频电路设计。但是近几年来，随着c m o si 艺的迅速发展，m o s 场效应管的截止频率已经达 到了超过1 0 0 g h z ，这就使得采用c m o s 工艺实现射频集成电路成为了可能。同时，随着c m o s 工 艺产能的迅速提高，其成本不断的降低，且还拥有高集成度、低功耗等诸多优势，吸引了越来越多 的射频设计师和集成电路设计公司选用c m o s 工艺来实现可应用于无线通信的射频集成电路。 人们对高性能通信系统的需求使得低功耗高性能的集成电路芯片成为工程师努力的方 向，只有在硬件电路性能提高的基础上，通信质量才能大幅度的改善，使之得到更广泛的应 用。所以硬件电路设计成为了通信系统发展的瓶颈。工艺的改进带来了更多的高阶效应和设 计的不确定性，设计成本也急剧增加。 频率综合不仅在无线通信中有很重要的作用，在光纤通信等其他通信系统中，也对系统的 整体性能有很大的影响。频率综合器为系统提供精准的本振频率，为收发信机提供混频器的 本振输入信号。系统的噪声特性等指标都需要频率综合输出稳定的频率，而且具有较好的隔 离度。在超宽带通信系统中，还要求频率综合输出几组不同频率的振荡信号。 为了提高频谱效率，现代无线通信系统大都利用了频分复用技术，无线收发机进行通信时所用 信道，会根据信道占用情况、信道质量等进行实时切换。信道的切换，是通过改变频率合成器的输 出频率来实现的。频率合成器给收发机中的变频电路提供频率可编程的本地载波信号，是无线收发 机中的一个核心模块，它的性能会极大地影响通信系统的通信质量。从这都可以看出，频率综合 在通信系统中的重要作用。 频率综合器可以看做是一个闭环系统，分频器和鉴频鉴相器是频率综合的重要组成部分。高 频的本振信号需要分频器- t 作在电路的最高频率，需要高的电源电压，是功耗最高的部件。鉴频鉴 相器则需要能鉴别出细微的相位差，从而使频率综合器输出高精度的本振信号。研究和开发低功耗、 高速的分频器以及高精度的鉴频鉴相器对高精度频率综合器的实现有着重要的意义和价值。 近年来，对二分频器的主要工作集中在改进分频器的高速度和低功耗两个方面。针对传统的二 分频器进行了改进。目前二分频器的主要类型包括米勒分频器、注入锁定分频器和静态分频器。这 三种分频器各有特点，根据通信系统的要求选取。米勒分频器结构简单，但是存在严重的相位噪声， 注入锁定分频器带宽很窄，静态分频器具有工作频带宽等优点，但是工作频率较低。随着c m o s 工 艺的改进，静态分频器已经可以达到较高的工作频率。所以对静态分频器进行改进，降低功耗提高 速度，成为目前二分频器研究的主要工作。 鉴频鉴相器比较参考信号与输出信号的相位差，控制电荷泵输出与相位差成正比的直流电压， 东南大学硕士学位论文 使压控振荡器输出稳定的信号。死区问题是鉴频鉴相器的重要指标。存在死区会使频率综合出现较 严重的相位噪声问题。有效的解决死区问题，对频率综合整体的性能提高有很重要的影响。 本论文正是在这个背景下完成的。本课题采用s m i c0 1 8 1 j mc m o s 工艺，完成了频率 综合器中的两个重要组成部分：分频器及鉴频鉴相器。通过对传统结构进行改进，设计了采 用动态负载和全共栅时钟开关的低功耗分频器，仿真结果表明，本设计可以在电源电压低于 0 5 v 时工作频率上限在1 0 g h z ，工作频率下限在1 g h z ，具有很宽的工作频带。在电源电压 提高到0 6 v 时，工作频率上限也提高到1 2 g h z 。本文设计的另一个部分，基于基本脉冲的 鉴频鉴相器在工作频率1 g h z 时死区小于l p s ，在保持了较高的工作速率的同时，避免了死区问题。 从本文的工作可以看出，随着工艺的改进，静态分频器保持了工作频带宽的优点，同时降低了 电源电压和芯片面积，降低了成本，可以实现可编程分频器与二分频器的结构整体优化，应用前景 越来越j “阔。基于基本脉冲思想的鉴频鉴相器消除了死区，且基本脉冲宽度可控，可以根据整体的 性能要求进行调整。 1 2 论文组织 本论文总共分六章： 第1 章简要介绍了本文的研究背景等内容。 第2 章概要介绍了频率综合的原理及电路结构。 第3 章介绍了3 种主要分频器的类型，并分析了d 触发器的设计。 第4 章介绍了低功耗分频器的设计。 第5 章介绍了鉴频鉴相器的设计，并讨论了c l v l 0 s 数字逻辑电路的一些基本要点和元素。 第6 章对本文的工作做了一个简单的总结。 2 第2 章频率综合 第2 章频率综合 为了提高频谱效率，现代无线通信系统大都利用了频分复用技术，无线收发机进行通信时所用 信道，会根据信道占用情况、信道质量等进行实时切换。信道的切换，是通过改变频率合成器的输 出频率来实现的。频率合成器给收发机中的变频电路提供频率可编程的本地载波信号，是无线收发 机中的一个核心模块，它的性能会极大地影响通信系统的通信质量。由于频率合成器必须要满足非 常严格的要求，所以它的设计仍然是射频系统中的最具挑战性的任务之j 。 分频器和鉴频鉴相器是频率综合的重要组成部分。高频的本振信号需要分频器工作在电路的最 高频率，需要高的电源电压，是功耗最高的部件。鉴频鉴相器则需要能鉴别出细微的相位差，从而 使频率综合器输出高精度的本振信号。研究和开发低功耗、高速的分频器以及高精度的鉴频鉴相器 对高精度频率综合器的实现有着重要的意义和价值。 2 1 频率综合概述 z l 射频接收发送器中的振荡器的频率必须有很高的绝对精度。而且在许多情况下，这个频率还要 以精确的小步长进行变化。为了改变接收或者发射的信道，本机振荡器的频率可能需要仅仅改变几 十k h z 。同时，每个信道的下界和上界频率是精确定义的，只能容许不超过几百h z 的误差。因此输 出频率的误差必须小于百万分之儿。图2 1 所示的通用接收发送器中给出了频率合成器的作用。 低噪声放大器 图2 1 通用接收发送器结构 道选择 频率合成器除了可用在无线通信系统中产生本地载波信号外，在其它系统中也有多种应用。应 用背景不同，对它的要求也不完全相同。大体说来，衡量频率合成器性能的主要指标包括以下几项： 输出频率范围、频率精度、频率稳定度和准确度、频谱纯度( 输出杂散或者相位噪声性能) 、频率 切换时间等。另外，频率合成器的功耗和成本也是设计时要考虑的重要因素。下面我们对频率合成 器的主要性能指标进行分别说明。 2 1 1 频率范围 这是指频率合成器的工作频率范围，视通信系统而定，可能存在各种频段。通信系统标准通常 3 东南大学硕上学位论文 规定了通信所占用的频带范围和信道划分方法，如i e e e8 0 2 1 l a 标准规定无线局域网所占用的频带 范围分为上下两个频带，下频带的频率范围为5 1 5 5 3 5 g h z ，2 0 0 m h z 的频带带宽共分为8 个信道， 每一个信道的带宽为2 0 m h z ，两相邻信道可能存在一些重叠，如图2 2 所示。 、l h z _ l - 2 0 m l _ k 2 潍l 2 0 m h z 扣制 图2 2i e e e8 0 2 1 l a 无线局域网的频带 上频带的频率范围为5 7 2 5 5 8 2 5 g h z ，i o o m h z 的频带带宽共分为四个信道，每个信道的带宽 仍为2 0 m h z ，如图2 2 ( b ) 所示。因此，在利用下频带进行通信的i e e e8 0 2 1 l a 无线局域网通信系 统中，频率合成器必须具有2 0 0 m h z 的输出频率范围，而在利用上频带进行通信的局域网通信系统 中，频率合成器必须具有1 0 0 m h z 的输出频率范围。 2 1 2 频率精度 频率合成器的输出频率是不连续的。相邻两个输出频率之间的最小间隔( 即e h ) ，就是频率合 成器的频率精度。对频率合成器输出频率精度的要求，也是由通信系统标准规定的。在绝大多数通 信系统中，频率合成器的频率精度必须等于信道之间的频率间隔，如用于g s m 收发机的频率合成器 的频率精度必须为2 0 0 k h z ，用于i e e e8 0 2 1 l a 无线局域网收发机的频率合成器的频率精度必须为 2 0 m h z 。 2 1 3 频率切换时间 这是指频率合成器的输出信号从一个频率切换到另一个频率时，频率合成器的输出重新达到稳 定所需要的时间，它与所用频率合成器的类型有直接关系。一般无线通信系统标准也对频率切换时 问作出了规定，如用于g s m 收发机中的频率合成器的频率切换时间必须小于2 5 0 0 s 。 2 1 4 频率稳定度与准确度 频率合成器的频率稳定性是极度重要的技术指标，因为通信系统的频率稳定度，取决于这些设 备中的频率合成器的频率稳定度。而通信系统的频率不稳，会极大恶化通信系统性能。因此维持频 4 第2 章频率综合 率合成器输出频率的稳定性是极度重要的。 衡量频率合成器频率稳定性的主要指标有两个：准确度和稳定度。 频率合成器的实际输出频率f 与标称输出频率翁之间的偏差，称为频率合成器的频率准确度， 也称为频率误差。通常分为绝对频率准确度与相对频率准确度两种：af - = f - f o 称为绝对准确度； f f o = ( f - f o ) f o 称为相对准确度。 频率合成器的频率稳定度是指在一定时间间隔内，频率准确度的变化，因此实际上是“频率不 稳定度”。 在准确度和稳定度两个指标中，稳定度是准确度的前提，只有频率稳定，才谈得上频率准确。 通常认为频率误差已包括在频率不稳定的偏差之内，因此，一般只提频率稳定度。 根据所指定的时间间隔的不同，频率稳定度可分为长期频率稳定度、短期频率稳定度和瞬间频 率稳定度三种。长期频率稳定度，一般是指一天以上乃至几个月的相对频率变化的最大值，它主要 用来评价天文台或者计量单位的高精度频率标准和计时设备的稳定指标；短期频率稳定度，一般指 一天之内频率的相对变化最大值。外界因素引起的频率变化人都属于这一类，通常称为频率漂移。 短期频率稳定度一般多用来评价测量仪器或者通信系统中本地载波信号的频率稳定指标；瞬间频率 稳定度，指秒或者毫秒内随机频率变化，即频率的瞬间无规则变化，当用频域来描述瞬间频率稳定 度时，它表现为频率合成器的输出频谱不纯，如引入了相位噪声或者杂散，下面我们还会对此进行 讨论。 以上这种划分法不是绝对的，没有统一的标准，但以上的划分还是有一定实际意义的。短期频 率稳定度主要是与温度变化、电压变化和电路参数不稳定性等因素有关。长期频率稳定度主要取决 于有源器件、无源元件和石英晶体等的老化特性，而与频率的瞬间变化无关。至于瞬间频率稳定度 主要是由于频率合成器内部噪声而引起的频率起伏，它与外界条件和长期频率漂移无关。 2 1 5 频谱纯度 如前所述，频率合成器的瞬间频率不稳定在频域上表现为频谱不纯。频率合成器的理想输出频 谱应是在输出频率o 处的单一谱线，但由于噪声或者干扰的影响，频率合成器输出信号的瞬时幅 度和瞬时相位会受到扰动，出现寄生调幅或者寄生调相效应。同振荡器一样，频率合成器输出信号 的瞬时幅度扰动会受到抑制，而瞬时相位扰动则转化为载波周同的两个边带，形成相位噪声( 或者 时钟抖动) 。因此相位噪声性能( 或者时钟抖动) 也是描述频率合成器性能的重要指标。与振荡器不 同的是，当偏离载波频率的频率值小于某一特定值( 该特定值与频率合成器的实现有关) 时，相位 噪声是一个不随偏移频率变化的常数，称为带内相位噪声，而偏离载波频率的频率值人于该特定值 时，相位噪声将随着偏移频率的增加而下降，称为带外相位噪卢。 2 2 直接数字频率合成器 直接数字频率合成( d s s ) 是实现频率合成器的一个很重要技术，特别是在频率精度要求很小、 频率切换时间要求很快的通信系统( 如快速跳频通信) 中，这种合成技术得到了广泛地应用。 图2 3 给出了直接数字频率合成器的原理性框图。它的基本思想是在数字域产生想要的信号， 然后经数模转换和滤波后重建模拟信号波形。 5 东南大学硕士学位论文 图2 3 直接数字频率合成器的原理性框图 直接数字频率合成技术具有以下的优点：它避免了使用模拟压控振荡器，因此可以达到很高 的相位噪声性能( 近似等于时钟的相位噪声性能) 。既然时钟频率是同定的，因此可以采用晶体振荡 器来产生时钟，时钟的相位噪声性能可以做得很低；直接数字频率合成可以提供精细的频率精度， 通过增加相位累加器的运算位数就可以减小合成频率的精度，但代价是电路复杂度和功耗都会增加， 电路速度( 最高合成频率) 会降低；由于直接数字频率合成器中不包含模拟反馈环路，因此它的 频率切换速度是很快的，这一点对快速跳频应用非常重要；直接数字频率合成器可以实现连续相 位频率切换，这对某些调制方案米说是很重要的；它可以很容易地实现各种调制方案。 但直接数字频率合成器也存在一些很大的问题，正是因为这些问题，阻碍了它在射频领域的应 用。首要问题是速度问题，为了满足n y q u i s t 采样定理并降低滤波器的实现难度，时钟频率应该是合 成频率的三倍到四倍，如果要合成的频率很高( 如大于i g h z ) ，时钟产生电路就会存在很大的问题， 而且使相位累加器、r o m 和数模变换器工作在这么高的时钟频率下会面临实现难题，功耗也是及其 巨大的。正是因为这个原因，在射频领域，直接数字频率合成技术很少使朋。直接数字频率合成器 存在的其它问题包括相对较大的功耗、芯片面积( 主要是r o m ) 以及较差的杂散性能。 虽然直接数字频率合成技术不能直接应用于射频领域，但它可以和锁相环技术结合，组成双环 频率合成技术，如图2 4 所示。 图2 4 直接数字频率合成技术和锁相环技术结合组成双环结构 6 第2 章频率综合 直接数字频率合成器工作于较低的频率下，它的输出经上变频后转换到锁相环中的射频带内， 利用锁相环特性得到稳定的输出频率。这种双环结构可以提供精细的频率调节步长和快速的频率切 换时间，在高频高速跳频系统中得到广泛应用。在实现这种双环结构时，需要注意直接数字频率合 成器中的数字模块通过衬底耦合和电源电压耦合对锁相环的干扰，必要的隔离和仔细的版图设计是 保证双环结构能正常工作的前提。 2 3 锁相环 锁相环是很重要的一类反馈系统，在调制、解调、频率合成、载波同步、重定时等很多方面具 有广泛的应用。这与通常那些关心电压和电流的幅度或者它们的变化率的反馈电路是截然不同的。 2 3 1 基本的锁相环 锁相环工作在通常是周期信号的过量相位。它是将由振荡器产生的输出信号与一个输入参考信 号在相位和频率上实现同步的电路。在同步状态时，振荡器的输出信号和输入参考信号之间的相位 差为0 或者为某一个固定的常数。如果两者之间的相位差发生变化，锁相环中存在一个反馈控制机 制来调节振荡器的输出，使得相位差减小，并最终达到锁定状态。在这个控制系统中，输出信号的 相位实际上锁定到输入参考信号的相位上。 慧 锁相环的基本模块包括压控制振荡器、鉴相器和低通滤波器。图2 5 给出了锁相环的基本方框 图【3 1 。 参考频率输出频率 图2 5 锁相环的基本方框图 一个理想的鉴相器产生一个直流信号，其值正比于两个周期输入信号的相位差 v o u t = k e o ( 1 1 ) 这里l ( p d 是鉴相器的“增益”( 单位是v r a d ) 而a 巾是输入信号的相位差。图2 6 所示是理想鉴相 器特性【3 1 ，在实际情况中，鉴相器的特性可能不是线形的，对于较大的a 巾甚至不是单调的。 v i ( t ) v 2 i t ) v 赫j l 一 ao 图2 6 理想鉴相器特性 7 东南大学硕士学位论文 根据鉴相器输入输出逻辑关系，图2 7 给出了用异或门简单实现的鉴相器。 v i ( t ) ：巧_ ( t ) 令趔 。 ” v 2 ( t ) 图2 7 用异或门实现的鉴相器 在大多数的应用中，锁相环的性能中有两个方面十分重要。第一个是“跟踪”行为，也就环路 可以跟随输入信号频率变化的程度。第二点就是“获取”特性，也就是环路如何从未锁定状态进入 到完全的相位锁定。 在锁定的条件下，回路中的所有信号都达到了一个稳定的状态，而锁相环就像后面所描述的那 样工作。处于锁定状态下的锁相环波形如图2 8 所示。鉴相器产生一个正比于由的直流输出信号。 低通滤波器抑制了鉴相器输出信号中的高频部分，而只允许直流分量来控制压控振荡器的频率。于 是压控振荡器以与输入信号相同的频率进行振荡，两者之间存在一个相位差巾。因此，低通滤波 器为压控振荡器产生了一个合适的控制电压。 参考频率 输出频率 鉴相器输出 低通滤波器输出k k 二一，一 t 图2 8 处于锁定状态下的锁相环波形图 当锁相环处于获取阶段时，波形图如图2 9 所示，假设t u b 或者a = b 但是a 超前于b 的时候，正的电荷在电容c p 上不 断地积累起来，从而对p f d 产生了一个无限大的直流增益。类似地，如果脉冲出现在q b 中，在每 次相位比较时1 2 从电容c p 上放走电荷，使得v 咖向o o 变化。在第三种状态中q a = q b = 0 ，v 咖保持 为常数。p f d 电荷泵的组合增益在稳态的时候为无穷大，而在一个比较瞬间为i t ( 2 兀c p ) 。 a 厂 n 几厂 l b 厂 厂 厂 i q 几几r 厂 q f l10n 电荷泵输出 厂 厂一 厂一 ， - t 图2 1 3p f d 与电荷泵组合的波形图 l o 第2 章频率综合 2 4 锁相环频率综合器 锁相环型频率合成器是射频电路中最常使用的一种频率合成器结构，它能在有限的功耗限制下 合成高性能的载波信号。现代商性能的无线通信系统都使用这种类型的频率合成器。锁相环频率综 合器如图2 1 4 所示，包含鉴频鉴相器( p f d ) 、电荷泵( c p ) 、环路滤波器( l f ) 、压控振荡器( v c o ) 和分频器( f d ) 。 图2 1 4 电荷泵锁相环频率综合器 一个射频系统不但需要精确的本振频率，还需要精确的步长来改变信道，这就需要频率合成器 产生的输出信号具有f o u l = f o + k f c h 的特性，这里岛是频率范围的下限，k 是从0 到最大信道数之间变 化的整数而氐是频率步长( 也就是信道宽度) 。例如，在i s - 5 4 的接收频带中，f o = 8 6 9 m h z ，k = 0 ， 8 3 3 ，h = 3 0 1 d - i z 。k 由一个数字输入信号来选择。在一个移动单元中，这个选择发生在当基站指定 某一频率通道来接收或者发送信号的时候。 岛和h 的高精确性要求需要分频器是一个包含可编程部分的功能，才能实现精确可变的步长。 通常可编程分频器由数字信号控制，可工作的频率较低。而压控振荡器输出频率较高，不能直接反 馈给可编程分频器使用，所以需要二分频器做为预分频器，将频率降低到小步长可编程分频器能够 工作的范围内。带有可编程分频器及二分频器的分频反馈回路如图2 1 5 所示。 参 图2 1 5 分频反馈回路由可编程分频器及二分频器构成的频率综合器 号 下面简要介绍一下可编程分频器，在下一章我们将详细讨论二分频器。可编程分频器有整数分 频及小数分频两种，各自针对不同的信道要求。 2 4 1 整数频率合成 脉冲吞咽分频器可以完成整数分频的作用，t - ( 闷p + s ) 。脉冲吞咽分频器结构如图2 1 6 所示。 预分频器根据模数控制线的逻辑状态来将输入信号进行n l 卜l 或者n 分频。程序计数器总是将预分频 器的输出信号进行p 倍分频。而脉冲吞咽分频器将预分频器的输出信号进行s 倍分频，这里s 是由 东南大学硕上学位论文 数字输入控制，可以从l 到最大信道数变化的整数。这个计数器还有一个重置输入。 预分频器 程序计数器 信道选择 图2 1 6 脉冲吞咽分频器 当电路从重置态开始的时候，预分频器进行n + 1 分频。预分频器的输出分别用程序计数器和脉 冲吞咽计数器进行分频，直到后者的计数器已经计数了s 个脉冲。在这时候，即经过了主输入信号 的( n + 1 ) s 个周期之后，脉冲吞咽计数器改变模数控制信号的状态，使得预分频器装置对进行n 分频。程序计数器一共已经计了s 个数。在模数改变以后，预分频器和程序计数器继续分频，直到 后者计数满了。因为程序计数器已经记录了s 个脉冲，所以它还需要记录它的输入信号的p s 个周 期，因此也就是主输入信号的( p s ) n 个周期才会溢出。因此输出信号经过输入信号的( n + 1 ) s + ( p s ) n = p n + s 个周期完成了一个周期。当脉冲吞咽计数器重置之后，系统重复整个操作过程。 整数分频器的结构很简单，这使得它在过去的几十年中非常流行【4 】。但是，整数n 分频器也受 到了参考信号窜扰、环路带宽窄的困扰。 2 4 2 小数频率合成 在整数分频结构中，由于输入的参考频率必须等于信道宽度，所以环路增益受到了限制。而这 又是因为输出频率只能改变输入频率的整数倍这个特性。另一方面，在分数频率合成器中，输出信 号的频率可以为输入信号频率的分数倍，使得后者可以远远高于信道宽度5 1 。小数频率合成的框图 如图2 1 7 所示。 参考 模板控制 图2 1 7 带小数分频的频率综合器 一个双模的分频器可以完成小数分频的功能。如果小数分频器频器将a 个输出脉冲( 来自于压 控振荡器) 进行n 分频，b 个脉冲进行n + 1 分频，那么等效的分频比率为( a + b ) a n + b ( n + i ) 。 1 2 第2 章频率综合 这个值可以通过选择合适的a 和b 来在n 和n + l 之间以非常小的步长变化。 小数分频的主要问题是分数毛刺，主要原因是反馈信号不是一个严格的周期函数，而是包含有 不可忽略的旁波信号，因此p f d 的混频作用会将旁波信号变换到零频附近，所以需要在电路结构上 改进以抑制毛刺。 1 3 第3 章分频器原理与电路结构 第3 章分频器原理与电路结构 集成电路设计中，电路的性能、功耗、稳定性及芯片面积是衡量电路的四个主要指标，电路优 化的目标就是提高电路性能、降低功耗、提高稳定性，减小芯片面积。本论文所涉及的分频器电路 属于高速数字电路设计领域，采用全定制的设计方法，从m o s 晶体管级开始设计，然后进行单元电 路级以及模拟电路级的设计，直至最后整个芯片级的设计，在各级都要进行电路的优化。 在射频锁相环型频率合成器整个系统中，只有v c o 和预分频器工作于最高频率，而且它们受到 数字电路和低频电路的干扰，是最难设计的部分，但它们的性能对整个系统的性能具有非常重要的 影响。下面首先简要地介绍分频器的分类，分析了不同种类分频器的特点，然后详细讨论了触发器 的设计。 3 1 分频器分类 分频器主要有三种：米勒分频器( m i l l e rf d ) ，注入锁定分频器( i n j e c t i o n - l o c k e df d ) ，静态分 频器( s t a t i cf d ) 【6 1 。这三种分频器有着不同的特性，根据通信系统的要求选取不同结构的分频器。 3 1 1 米勒分频器 米勒分频器首先由m i l l e r 提出m ，其原理框图如图3 1 所示，包含了一个混频器，一个低通滤波 器和一个放大器。输入信号厶加到混频器的一个输入端，输出信号0 反馈到混频器的另一个输入 端。混频器将产生各次谐波( ，无m f o u t ) ，但只有厶一厶通过低通滤波器。放大器又来补偿混频 器谐波失真和低通滤波损失。环路稳定后，必然得到： 厶一z 埘= 厶 ( 3 1 ) 1 因此，厶= 专厶，这样就实现了2 分频器a 二 混频器 图3 1 米勒分频器原理框图 米勒分频器结构简单，可以t 作在所采用器件弁的一半的速度以上嘲，由于是由非线性器件构 成，米勒分频器的相位噪声问题很严重，分频器内的噪声会破坏频率合成器中的反馈信号，分频器 的相位噪声已经在一定程度得到了研究唧。而且米勒分频器的功耗很大。 3 1 2 注入锁定分频器 注入锁定分频器基于注入锁定的原理进行分频1 0 1 2 1 。其电路拓扑图如图3 2 所示。输出频率设 计为输入频率的1 2 。m 0 、m i 、m 2 构成一个g i l b e r t 单平衡混频器，输出信号相当于本地振荡信号。 、。 1 5 东南大学硕士学位论文 l c 谐振电路在o 附近谐振。根据注入锁定技术原理，如果u 萨1 2 o i ，则混频器产生的混频积中 将存在位于d o 频率处的混频项，如果l c 谐振电路设计为正好在u o 附近谐振，能够提供满足 b a r k h a u s e n 判据所需的相移量，那么该电路就能产生稳定的振荡输出，振荡频率将跟踪输入信号频 率的变化，在锁定范围内将始终保持二分频关系。因此这种电路可以作为二分频的分频器使用。 = v l c o s ( 卜r y 、”h 一、r y 、叫 aa r - 掣$ j 淘岳 = v o c o s ( t o o t + 0 ) 2 f ) + i d c 图3 2 注入锁定分频器电路图 它的优点是与数字分频器相比，具有极低的功耗，在高频锁相环中可以代替数字分频器来降低 系统功耗，而且在相同的技术条件下，注入锁定分频器具有更高的工作频率和分频数。但是，注入 锁定分频器的工作频率范围有限，不象静态分频器可以从d c 到最高工作频率全带宽工作，而且片 上电感会消耗大量的芯片面积。由于其工作频率很高，注入锁定分频器常用于预分频器，将高频信 号降低频率后供后续分频器使用，目前有些文献采用可调电容扩展可分频工作带宽陋1 5 1 。 3 1 3 静态分频器 静态分频器的t 作频带由其电路结构及工艺决定，传统的静态分频器工作频率低，常用于可编 程分频器【1 6 1 。随着集成电路工艺的改进，静态分频器的：】：作频带以及工作频率上限都不断提高，也 逐步用于预分频器，从而越来越多的应用在通信系统中。下面对静态二分频进行原理和结构分析。 静态二分频器的核心是d 型边沿触发器( df l i p f l o p ) ，触发器由两个d 锁存器构成主从式的级 联结构【i 】如图3 3 所示。 图3 3 静态分频器结构框图 1 6 第3 章分频器原理j 电路结构 左边的锁存器为主锁存器，称右边的锁存器为从锁存器。工作时序图如图3 4 ，假设q 的初始 状态是高电平，即逻辑“1 ”，则劬的初始状态是低电平，即逻辑“0 ”。在时钟的第一个正脉冲到 来后，主锁存器的d 端口将会对q n 进行采样，并且将q n 的状态，即逻辑值，传递给主锁存器的 q 端口。同时主锁存器的d n 端口将会把q 的逻辑值传递给主锁存器的q l l 端口。在接下来负脉冲时 间内，各个锁存器的输出端口的逻辑值都不会改变。在第二个正脉冲时间内，从锁存器的输入端口 对主锁存器的输出端口的逻辑值进行采样，并将其传递给从锁存器的输出端口，及q 的逻辑值将 由初始的“1 ”变为“0 ”，而q n 的逻辑值将由初始的“o ”变为“1 ”。在接下来负脉冲时间内，各 个锁存器的输出端口的逻辑值也都不会改变。这样，在时钟的相邻两个时钟周期内，分频器输出端 口成功的变成了一个与原来完全相反的状态，从而实现了二分频的功能。 3 2 触发器的设计 图3 4 分频器工作时序图 触发器属于时序逻辑电路，它具有记忆功能，能够实现数据的存储。同时触发器也是光纤通信 中复分接电路中最基本的单元电路，在通信系统中大量应用。 3 2 1触发器与锁存器的区另i j 【1 7 l 触发器( f i i p o o p ) 和锁存器( l a t c i h ) 的区别是：锁存器以电平触发方式工作，而触发器以边沿触发 方式工作，锁存器与触发器时序如图3 5 所示。锁存器电平触发会导致竞争( r a c e ) ，从而产生逻辑错 误，对于以边沿触发方式工作的触发器就不存在这个问题，因此在实际系统中一般使用触发器。我 们可以把锁存器改为触发器，一般有两种方式： o | 厂 ini 厂 | c l k 厂 厂 厂， c l kr r 1 厂 q l 厂 iqlm ( a ) 锁存器时序图 ( b ) 触发器时序图 图3 5 锁存器与触发器时序图 3 2 1 1 主从结构( m a s t e r - s l a v e ) 东南大学硕士学位论文 结构如图3 6 ( a ) 所示，用两个d 锁存器串联，时钟反相，可以组成主从结构的d 触发器。其工 作过程可分两个节拍( 工作时序图如图3 6 ( c ) 所示) ：第一拍，在时钟的前半个周期，主锁存器在 低电平( 或高电平) 时采样输入数据，从锁存器维持上个周期的输出；第二拍，在时钟的下半周期， 主锁存器不接收输入信号，维持前半个周期所采样的信号值，从锁存器采样主锁存器的输出，输出 信号值发生改变。主从两个锁存器整体上看在时钟的下降沿( 或上升沿) 对输入数据进行采样，并 且在时钟的上升沿( 或下降沿) 翻转，输出新的信号值，解决了竞争问题。由于两级串联的锁存器 均有对数据进行恢复的特性，因此主从结构的触发器还可以用于数据恢复。 3 2 1 2 脉冲触发( p u l s e - t r i g g e r e d ) 结构参见图3 6 ( b ) ，它的工作原理是减小用于触发的时钟宽度，保证在时钟工作的时间内数据不 会发生变化，从而避免竞争的发生。 ml a t c hll a t c h c l k 广h 厂 d h 叫i ：i i 。羔t 三t 一 3 2 2 触发器的分类及性能分析 u t 按照状态维持方式的不同，触发器可分为动态触发器和静态触发器。动态触发器使用寄生电容 维持状态，由于电容随时间变化不断漏电，需要不断刷新，因此，动态触发器人多应用在系统时钟 连续变化的场合下。而静态触发器是通过正反馈机理来实现数据存储功能，无须不断刷新也能保存 信号状态。动态触发器的速度比静态触发器要高， 触发器按照速度由低到高依次是静态触发器、准静态触发器( p s e u d os t a t i c ) 、动态触发器、 t s p c ( t r u es i n g l e p h a s ec l o c k e d ) 触发器和s c f l 触发器i l s 】。 静态触发器工作速率较低，其容易产生“毛刺”，不适用于本设计的要求。 c m o s 准静态逻辑是在动态逻辑的基础上通过添加受时钟控制的反馈回路构成的，如图3 7 所 示，它克服了动态逻辑漏电流的问题。该逻辑具有结构简单、芯片面积小、功耗低等优点。但是具 有单端电路共有的缺点：需要一对互补时钟，当互补时钟由于连线延时不同等原因存在失斜( c l o c k s k e w ) 时，会降低工作速度，甚至无法工作。考虑到本次设计应用在高精度的频率综合器，需要稳 定的差分输出。 1 8 第3 章分频器原理与电路结构 钧讶 图3 7 准静态主从触发器 动态c m o s 逻辑是由受时钟控制的传输门和反相器构成，如图3 8 所示，它通过寄生电容的充 放电来存储数据，实现触发器的功能。该逻辑结构简单、功耗低、工作速率较高。但它有动态时序 电路共有的缺点：存在漏电流问题，易受耦合噪声干扰，从而恶化节点上的逻辑值。动态c m o s 逻 辑也是单端电路，稳定性较差。 c l kc 1 k n c l k n c l k 图3 8 动态c m o s 逻辑主从触发器 s c f l 触发器可由s c f l 锁存器构成，s c f l 逻辑锁存器如图3 9 所示。包括三个差动电流开关， 分别是n m l 、n m 2 、n m 3 、n m 4 、n m 5 和n m 6 。由r 1 和r 2 组成的负载电路将逻辑组合输出电 流变换为电压输出，从而实现逻辑非的功能。在时钟的正半周期，s c f l 锁存器对输入信号进行采样， 并输出该采样值；在时钟的负半周期，维持前半个周期所采样的信号值输出。s c f l 逻辑的速度正比 于充放电电流大小，反比于信号的电压摆幅，该逻辑可以工作在输入信号摆幅较低的情况下，因此 电路速度较其它逻辑快。该逻辑采用差分结构，稳定性高。但是传统的s c f l 锁存电路结构复杂， 且功耗高，需要在其电路基础上加以改进。 v d d d o n c l k c l k n = 图3 9s c f l 逻辑锁存器电路图 3 2 3 触发器的性能要求【1 9 1 3 2 3 1d 触发器的时间参数定义川 1 9 o u t o u t n 东南大学硕士学位论文 假设d 触发器在时钟的上升沿触发，d 触发器的三个重要时间参数的定义： 1 ) 传输延迟钿 指从时钟触发沿到数据输出改变的延迟，即从时钟上升沿到输出端数据稳定的时间。 2 ) 建立时间t s e t 哪, 指从数据输入的改变到时钟触发沿的最短时间，这是一个最坏条件，只要满足这个条件就 能够保证输入端的数据正确地传送到输出端。 3 ) 保持时间k h 指在时钟触发沿之后输入数据必须保持的时间，这也是一个最坏条件，只要满足这个条件 就能使输出端的数据保持稳定。 d 触发器的三个时间参数的定义如图3 1 0 所示的波形： c l k d q t 图3 1 0d 触发器的三个时间参数的