（信号与信息处理专业论文）基于tms320vc5402的静态图像采集与压缩.pdf

基于t m s 3 2 0 v c 5 4 0 2 的静态图像采集与压缩 摘要 随着微电子技术、计算机技术、通信技术飞速发展，图像作为信息载 体被广泛应用，这使得人们对图像信息处理与传输的需求越来越迫切。同 时，随着d p s 芯片集成度、运算速度、数据吞吐率等性能的不断提高，它 己被广泛地应用于许多图像处理与传输领域。本文所描述的数字图像压缩 系统，运用了数字图像压缩技术，实现静止图像的采集、压缩和存储，然 后传送到计算机上进行后续处理。 文章首先对系统的总体方案进行了设计，确定了以t m s 3 2 0 v c 5 4 0 2 作为 主处理器，以c m o s 图像传感器作为信源，并引入c p l d 作为逻辑控制部分 的硬件方案，文章接着对整个系统的工作流程作了简要描述。 在接下来的章节里，分别就系统的功能模块一作了详细的分析与设计。 视频采集模块采用的主要芯片是s a a 7 1 1 1 ，文章对其性能和结构特点作了简 单的介绍之后，重点分析了它通过1 2 c 总线进行操作控制的方法，详细阐述 了基于c p l d 的帧存储器地址生成器的设计过程；j p e g 压缩处理模块的设计 是本文的另一重点，在介绍了j p e g 算法的基本流程和主要步骤之后，重点 就该算法在d s p 上的具体实现进行了论述，并取得良好的效果。 软件主要分为采集和处理两部分，论文中详细地介绍了这两个部分的 工作过程和软件功能的实现，给出了详细的源程序。 关键字：s a a 7 1l ，图像采集，图像压缩，j p e g ，c p l d s t a t i ci m a g e a c q u i s i t i o na n dc o m p r e s s i o nb a s e do n t m $ 3 2 0 v c 5 4 0 2 a b s t r a c t s i n c et h et e c h n o l o g yo fm i c r o - e l e c t r o n i c s ，c o m p u t e rs c i e n c ea n dt h et e c h n o l o g yo f c o m m u n i c a t i o nh a sk e p to nd e v e l o p i n ga tv e r yf a s ts p e e d i m a g ei su t i l i z e dw i d e l ya st h e c a r r i e ro fi n f o r m a t i o n a sar e s u l t ，t h et e c h n o l o g yo fi m a g ep r o c e s s i n ga n dt r a n s m i s s i o ni s n e e d e du r g e n t l ym o r ea n dm o r e a tt h es a m et i m e ，d s pc h i pi su s e dw i d e l yi n i m a g e p r o c e s s i n ga n dt r a n s m i s s i o nf i e l d ，b e c a u s ei t si n t e g r a t i o nd e n s i t y ，c o m p u t i n gs p e e da n d d i g i t a lt a k i n gi na n ds e n d i n go u tr a t ei si m p r o v e dc o n t i n u o u s l y i nt h i sp a p e r , ad i g i t a li m a g e i m p r e s ss y s t e mi s d e s c r i b e df o rd i s c u s s i n gt h et e c h n o l o g yo fg r a b b i n g 、c o m p r e s s i o na n d s t o r a g eo ft h es t a t i ci m a g e t h e nt h em c ud e l i v e rt h ec o m p r e s s e dd a t at ot h ec o m p u t e rt o c o m p l e t et h es u b s e q u e n c ep r o c e s s f i r s t ，t h es y s t e ms c h e m ei ss t a t e da tt h eb e g i n n i n gt h ep a p e r , t m s 3 2 0 v 5 4 0 2h a sb e e n u s e da sm a i np r o c e s s o lc m o s i m a g es e n s o ra ss i g n a ls o u r c ea n dc p l da sl o g i c a lc o n t r o l l e r t h e n ，t h ep a p e rg i v e sag e n e r a ld e s c r i p t i o no ft h ep r o c e s so ft h i ss y s t e m a sf o l l o w s ，t h ep a p e rg i v e sd e t a i l so ft h et h r e em a i nf u n c t i o n a lm o d u l e s i nt h ev i d e o c a p t u r i n gm o d u l e ，a f t e rab r i e fi n t r o d u c t i o nc f ft h em a i ni n t e g r a t e dc i r c u i t ( i c ) s a a 7 1 11 ，t h e p a p e rm a i n l ya n a l y z e st h ei n i t i a l i z i n ga n ds e t t i n gm e t h o do ft h i si ca n dt h ea d d r e s sg e n e r a t i o n p r o c e s so ft h ef r a m em e m o r y i nt h ej p e gc o d i n gm o d u l e ，a f t e ra ne x p a t i a t i o nu p o nt h eb a s i c f l o wa n dm a i ns t e p so ft h ej p e ga l g o r i t h m ，t h ep a p e rp u t sa ne m p h a s e so ni t si m p l e m e n t a t i o n b a s e do nd s p , a n d g e t sf a v o r a b l ee f f e c t t h es o f t w a r ei sc o m p o s e dw i t ht w om a i np a r t s c o l l e c t i n ga n dp r o c e s s i n g t h et h e s i s s h o w su sh o wt h et w op a r t so ft h es o f t w a r ew o r ka n dc o m p l e t et h e i rf u n c t i o n sa n ds o u r c e p r o g r a mw o u l dm a k eu sc l e a r e d k e y w o r d s ：s a a 7 1 1 1 ，i m a g ea c q u i s i t i o n ，i m a g ec o m p r e s s i o n ，j p e g ，c p l d l i 1 1 选题的背景及意义 第1 章绪论 随着计算机、现代通信、微电子、网络和信息技术的发展，多媒体技术在社会生 活中的作用越来越突出，人们对接受各种信息的要求也越来越迫切。在目前，多媒体计 算机所设计的数据来源包括：文字、语音、音乐、声音、静止图像、电视图像、电影、 动画、图形。如何处理、组织这些数据，提高处理、传输和存储的效率，从这些原始数 据中除去冗余信息，是多媒体计算机技术所要解决的问题之一。 图像数据的主要特点是信息量大。一幅5 1 2 5 t 2 、灰度等级为8 比特的图像，其数 据量为2 5 6 k 字节。在多媒体中，海量图像数据的存储和处理是难点之一。根据计算， 一张6 0 0 m 字节的光盘，仅能存放2 0 秒左右的6 4 0 * 4 8 0 像素的图像画面信息。所以，如 果不进行编码压缩处理，那么在多媒体信息保存中的困难和成本之高是难以承受的。在 现代通信系统中，图像传输已经成为重要的内容。在工作中除了要求设备可靠、图像保 真度高以外，实时性将是重要的技术指标之一。很显然，在信道带宽、通信链路容量一 定的前提下，采用编码压缩技术，减少传输数据，是提高通信速度的一种重要手段。因 此，研究图像的编码压缩技术己经成为当前热门的课题之一。 数字图像压缩处理的实现，从实现角度可以分为三类：第一种是纯软件方法，使用计 算机，如个人计算机、工作站等，通过软件的方法实现数字图像处理，采用这种方法的 优点是系统资源( 软硬件资源) 丰富，处理效果好，但是缺点是不能脱离计算机，缺乏灵 活性尤其是不能适应于便携式处理场合；第二种是硬件实现方法，采用基于专用的v l s i 实现。此类方法十分有效，因为可以针对专门算法进行高度优化，同时可以控制将系统 的开销降为最低，其缺点在于系统中有大量的专用模块，当算法需要修改时便无法适应 新的需要，只能重新设计；第三种方法是软硬结合方法，其典型代表是d s p 在数字图像 处理领域的应用，这种方法以d s p 为核心辅以少量外围器件构成一个数字图像处理硬件 平合，在此基础上通过软件方法实现数字图像处理。 以d s p 搭建的硬件平台不失通用性，采用d s p 汇编语言程序设计可以高效地实现各 类数字图像处理算法，同一系统可以适应不同的数字图像处理应用，只需增加相应的算 法功能模块即可。这种方案方便灵活，适应范围广，随着d s p 器件性能的不断提高，己 逐渐成为数字图像处理的一种趋势。同时d s p 器件在性能、功耗、灵活性等方面的优势 1 更使d s p 成为便携式和实时数字信号处理的主流工具。 本设计正是基于解决目前图像采集、处理存在的一些问题出发，设计完成了完整的 图像采集、处理为一体的脱机图像系统。本设计从准实时性图像处理系统出发，利用现 场可编程器件c p l d 完成图像采集，利用通用数字信号处理器t m s 3 2 0 v c 5 4 0 2 实现图像的 压缩处理。本设计中采用现场可编程器件c p l d 及d s p 构成的脱机图像系统，可以根据 不同的需要进行现场编程，具有通用性好、价格便宜等特点。 1 2 系统软硬件实现简介 本系统的核心是d s p 芯片，采用t i 公司的t m s 3 2 0 v c 5 4 0 2 ，a d 芯片是p h ili p s 公 司的s a a 7 1 1 l ，图像存储器采用的c y p r e s s 公司的c y 7 c 1 0 1 1 芯片，存储容量为 1 2 8 k , 1 6 b i t 。图像采集控制和地址产生电路采用c p l d 实现，c p l d 选用e p m 7 1 2 8 s l c 8 4 ， 系统实现框图如图1 - 1 所示。由于t m s 3 2 0 v c 5 4 0 2 内部没有非易失存储器，所以系统需 要外带一非易失存储器来作为程序存储器，选用s s t 3 9 v f 4 0 0 型f l a s hr o m 。 图1 - 1图像压缩处理系统实现框图 f i g 1 1i m a g ec o m p r e s s i o np r o c e s s i n gs y s t e mr e a l i z a t i o nd i a g r a m t m s 3 2 0 v c 5 4 0 2 为中央处理器，图像数据存储器用于存储采集到的原始数字图像。 摄像头及s a a 7 11 1 部分将模拟图像信号转换为数字图像信号。采集控制存储地址产生 电路( c p l d ) 负责将采集到的数字图像信号存入图像存储器中，作为图像处理的输入 源数据。f l a s h 用于存储d s p 源程序，主要包括s a a 7 1 1 1 与d s p 初始化、启动图像采集、 j p e g 压缩处理等代码。 2 系统工作过程为：上电后系统程序自动从f l a s h 装载到d s p 的片内r a m 中，装载完 毕，t m s 3 2 0 v c 5 4 0 2 自动调用程序r a m 中的代码执行。首先通过i2 c 总线对s a a 7 11 1 图像 采集芯片的工作参数进行设置，图像采集控制电路( 由c p l d 实现) 收到t m s 3 2 0 v c 5 4 0 2 的 取图命令后，在图像存储地址产生电路( 由c p l d 实现) 的作用下，s m 7 1 1 1 按设定的工作 参数获取图像，地址译码电路将数字图像存储在d s p 的片外数据存储器中。采集完成之 后，d s p 采用j p e g 算法对数据存储器中的图像数据进行处理，将处理结果通过h p i 接口 传输给p c 机。不断重复上述操作，可以实现图像的准实时采集和处理。其中，系统软 件流程图如图卜2 所示： 图1 - 2 系统软件流程图 f i g 1 - 2s y s t e ms o f t w a r ef l o wc h a r t 1 3 主要完成的工作 本文主要研究了基于t m s 3 2 0 v c 5 4 0 2 d s p 芯片的静态图像的采集与压缩系统的设计方 案，详细的说明了s a a 7 1 1 1 、c p l d 以及d s p ( t m s 3 2 0 v c 5 4 0 2 ) 在本系统中的应用。 主要完成了以下的工作： ( 1 ) 利用t m s 3 2 0 v c 5 4 0 2 虚拟1 2 c 总线协议对s a a 7 11 1 初始化，实现图像采集； ( 2 ) 利用c p l d 设计了采集控制存储地址产生电路，实现了高速图像数据存储。 ( 3 ) 利用c p l d 资源设计了其他的一些外围控制电路，有效合理的利用了资源，减 少了使用分离原件对于高速电路产生的干扰； ( 4 ) 在d s p 上的实现了j p e g 压缩编码； ( 5 ) 完成d s p 系统的硬件设计，存储器扩展，电源匹配等硬件设计。做好电路图并 将各部分调试成功。 ( 6 ) 采用f l a s h 在线编程的方法，操作灵活，执行代码可以在线更新。 4 第2 章图像采集与图像数据存储 2 1 图像采集和输出模块s a a 7 11 1 概述 s a a 7 1 1 1 是飞利浦公司的高性能视频输入处理器( v i p ) 。它的电路高度集成，体积 小，可用于桌面视频系统、数字电视、图像处理、可视电话等多种应用。由下列部分组 成：视频源选择、去伪滤波器和a d 控制的两路模拟处理电路、一个自动和增益控制， 一个时钟发生电路( c g c ) ，一个数字多用标准解码器，一个亮度对比度饱和度控制电路 和一个色彩空间矩阵。它的解码器基于行锁定时钟解码的原理，并且能够将p a l 和n t s c 制式的色彩成份分解成可兼容的成份值。来自电视或者磁带录像机视频源，包括c v b s 或者s 端口，都可以作为s a a 7 1 1 1 的输入源，这些电路由i 总线控制。 2 1 1s a a 7 1 1 1 的主要特点 ( 1 ) 可编程选择4 路视频输入中的一路或两路，组成不同的工作模式，在芯片内部 有两路模拟视频信号处理通道，包括箝位电路、模拟信号放大器、抗混叠滤波电路和 8 b i t a d ，可进行静态增益控制或自动增益控制。 ( 2 ) 能实现行同步、场同步信号的自动检测、分离，并且行同步信号的起始位置与结 束位置均可根据需要进行编程控制。 ( 3 ) 场频5 0 h z 或6 0 h z 自动检测，并能自动在p a l 和n t s c 制式之间切换。 ( 4 ) 能对不同输入制式的色度、亮度信号进行处理，并实现亮度、色度和饱和度的片 内控制。 ( 5 ) 有片内时钟产生电路，通过数字p l l ( 锁相环) 锁定行同步。 ( 6 ) 每行视频信号实现7 2 0 次采样。 ( 7 ) i2 c 总线接口，可对片内可编程寄存器进行读写操作。 ( 8 ) 数据输出格式多样，具体格式如下： 4 ：1 ：1 的y u v 格式( 1 2 位) 4 ：2 ：2 的y u v 格式( 1 6 位) 4 ：2 ：2 的y u v 格式 按照c c i r 一6 5 6 标准 ( 8 位) 5 ：6 ：5 的r g b 格式( 1 6 位) 8 ：8 ：8 的r g b 格式( 2 4 位) ( 9 ) 可实现调整图像的亮度、对比度和饱和度。 2 1 2s a a 7 1 1 1 的主要原理 a o 盯 j ：l - ! ! ! ：1 i ，? 蠼熬蛀逻 耙 嘎绶；孳：雯 秘： d 2 c o ， 幔托世理 燕捌 翮 尉! 威 i 控制l 色i 燮省弓处理雩，路和 鸯：孟萎蠢毒西泡和发；： ? ，e v h s 譬嘲单珞。； r 托v e s 菱墨未7 了 藏步耋号 行禹电器l f c o y l v i c b 转换和 堵甚格 式茬锈 i ? c 总线 臻制 i j c 乏线 接口 研修发生 t 电控：辚 v sl sv t fe t s oi l l s ii t t c 0x 了 lx t l i 图2 - 1s a a 7 1 1 1 的功能方框图 v 阳( o 1 5 f 乏y h r e f i t a l l i c s a s d a s c l ll c 2 c r e f ：上c 置e s f i g 2 - 1 f u n c t i o n a ld i a g r a mo fs a a 7 1 1 1 s a a 7 1 1 1 的功能方框图如图2 1 所示。s a a 7 1 1 1 有四条视频信号输入引脚a 1 1 l 、 a 1 1 2 、a 1 2 1 、a 1 2 2 。当视频信号从某一引脚进入之后，首先进行模拟处理，然后通过缓冲 器输出一路到a o u t 端用于监视，另一路经a d 后产生数字色度信号和亮度信号分别对 其进行处理。经过处理后的亮度信号一路送到色度信号处理电路经过综合处理后产生y 、 u 、v 信号，再经过格式化后从1 6 位的v p o 输出；另一路进入同步分离电路，并经数字p l l 产生行、场同步信号h s 和v s ，同时p l l 驱动时钟发生电路以产生与h s 锁定的时钟信号 l l c 和l l c 2 。 色度信号处理电路的工作过程通常是：从a d 出来的8 位数字色度信号被送入平方 解码器，在此利用了两个副载波信号，其中副载波信号的相位与解码器成o 。或9 0 。的关 系，频率由当前所输入视频信号的色彩制式所决定。从平方解码器出来的色差信号经过 一个低通滤波器后便可获得所需带宽的色差信号。而后色差信号再被送入亮度、对比度 和饱和度控制电路以完成如下功能： ( 1 ) a g c ： ( 2 ) 色度信号幅度匹配： ( 3 ) 亮度、对比度、饱和度控制： ( 4 ) 将y u v 限制在卜2 4 4 范围内。 y 信号也被送到色度信号处理器，经过延时补偿与梳状滤波后的u v 信号一起进入 r g b 变换矩阵以产生r g b 信号，然后通过格式选择器由v p o 输出。该信号有多种输出格式 6 可供选择。 亮度信号处理电路的工作过程是这样的：8 位亮度信号( c v b s 、s - v h s 、h 1 8 格式) 送 到一个可切换的预滤波器进行高频成分的损失补偿，然后再送到中心频率为f = 4 4 3 m h z 或3 5 8 m h z 的色度信号陷波器中，以最大程度地减弱色载波信号( 对s - v h s 、h 1 8 格式，它 必须是旁通的) ，最后再经可变带宽滤波和匹配放大后进行叠加以产生y 信号供上面的色 度信号处理使用。 经过预滤波后的亮度信号的另一路将用于同步处理。其主要作用是进入带宽为1 m h z 的同步滤波器以分离同步信号。同步信号分离出来后，再经过相位检测进入一个环形滤 波器，然后再经过计数器和场处理器来产生相应的行、场同步信号h s 和v s 。另外，环形 滤波器还可驱动晶体振荡器以产生占空比为5 0 的l l c ( 2 7 m h z ) 、l l c 2 ( 1 3 5 m h z ) 、c r e f ( 相 对l l c 2 有一定的延时) 等时钟信号。 2 1 3 s a a 7 1 1 1 主要寄存器设置 s a a 7 1 1 1 的工作参数可通过其，2 c 总线接口对其内部寄存器进行设置或改变，它有 3 2 个寄存器，其中2 2 个是可编程的，窗口大小、a d 转换速度、帧场模式等参数都可 以通过对寄存器赋值来改变，这样可在工作过程中实时控制图像处理过程。 在本文设计的系统中用到了s a a 7 1 1 1 的部分寄存器，说明如下： ( 1 ) 模拟输入控制1 ( 子地址0 2 h ) ：s a a 7 1 1 1 有8 种输入方式可以选择，通过寄存 器0 2 h 的第3 位m o d e 来设置。这8 种方式分为两大类：第1 类是输入一路视频信号， 经a d 采样后，得到的数据同时送入色度和亮度信号处理电路；第2 类是输入两路视频 信号，一路将a ，d 采样后的数据送入色度信号处理电路，另一路将a ，d 采样后的数据 送入亮度信号处理电路。第1 类中根据视频信号输入的引脚( a l l l 、a l l 2 、a l 2 1 、a l 2 2 ) 分为4 种，在本系统设计中采用a l 2 2 引脚作为输入信号，因此选择模式3 。 ( 2 ) 行同步开始( 子地址0 6 h ) 和结束( 子地址0 7 h ) 的设置：以输入视频行同步 上升沿之后1 0 0 个l l c 周期时为0 位置，以8 个l l c 周期为一个调整单位，行同步的 开始和结束位置可以设置在0 位置之前1 0 8 个调整单位到0 位置之后1 0 7 个调整单位之 间( 共2 1 5 个调整单位) 的某一位置。2 1 5 个调整单位的时间为2 1 5 8 3 7 = 6 4 u s ，正好 是一行的周期，也就是说可以将行同步开始和结束的位置在这一行的任意位置。这是通 过寄存器0 6 h ( h s b ) 和0 7 h ( h s s ) 的设置束实现的。h s b 和h s s 的值在1 0 7 ( 0 位置之 后) 到1 0 7 ( 0 位置之前) 之间。s a a 7 1 1 1 的输出视频信号在可编程逻辑器件中进行处理。 7 时序上是根据行同步信号为低后读入视频信号。因此结束位置不能太滞后，不能落后于 第一个像素数据输出时间。 ( 3 ) 亮度控制( 子地址0 a h ) ：该寄存器为设置亮度的大小。从0 ( 黑屏) 到2 5 5 ( 最 亮) 有2 5 6 个亮度值可选。在上电初始化时将该寄存器设置为8 0 h ，即取中间值。 ( 4 ) 对比度控制( 子地址0 b h ) ：该寄存器为设置对比度大小。对比度的范围在0 1 2 7 之间。在上电初始化时将该寄存器设置为4 0 h ，即取中间值。 ( 5 ) 饱和度控制( 子地址o c h ) ：该寄存器为设置饱和度大小。饱和度的范围在o 1 2 7 之间。在上电初始化时将该寄存器设置为4 0 h ，即取中间值。 ( 6 ) 输出格式延时控制( 子地址1 0 h ) 。该寄存器中的最高两位o f t 0 、o f t l 位输 出数据格式选择。在上电初始化时将该寄存器设置为1 0 h ，即选择y u v1 6b i t 方式。 ( 7 ) 输出控制2 ( 子地址1 2 h ) - 该寄存器的第6 位r t s e 0 清零，第2 9 引脚r t s 0 输出o d d ( 奇偶场信号) 。第o 位和第1 位a o s l 0 、a o s l l 设置输出引脚a o u t 上的输出信 号。当a o s l i = i ，a o s l 0 = 0 时，a o u t 连接到a d 2 的输出端。通过对a o u t 信号的检测可判 断s a a 7 1 1 1 的工作是否正常。在上电初始化时将该寄存器设置为0 a h 。 s a a 7 1 1 1 各具体寄存器的作用以及详细的设置方法参见参考文献【1 】 2 2 利用d s p 对s a a 7 11 1 初始化 在视频终端的视频处理、视频采集等系统中，通常需要诸如s a a 7 11 1 之类的视频解 码器作为模拟视频前端，而视频解码器的初始化主要通过i2 c 总线接口来完成。 2 2 1 1 2 c 总线的特点及基本通信协议 1 2 c 总线是p h i l i p s 公司开发的一种简单、双向二线制同步串行总线。1 2 c 总线通常 由两根线构成：串行数据线( s d a ) 和串行时钟线( s c l ) 。总线上所有的器件都可以通过软 件寻址，并保持简单的主从关系，其中主器件既可作为发送器，又可以作为接收器。1 2 c 总 线采用8 位、双向串行数据传送方式。 利用i2 c 总线进行数据通信时，应遵守如下基本操作： 总线应处于不忙状态，当数据总线( s d a ) 和时钟( s c l ) 都为高电平时，为不忙状态；当 s c l 为高电平、s d a 电平由高变低时，数据传送开始。所有的操作必须在开始之后进行； 当s c l 为高电平、s d a 电平由低变高时，数据传送结束。在结束条件下，所有的操作都不 能进行。数据的有效转换开始后，当时钟线s c l 为高电平时，数据线s d a 必须保持稳定。 若数据线s d a 改变时，必须在时钟线s c l 为低电平时方可进行。 图2 - 2 是1 2 c 总线完整的数据传输格式。在开始信号( s ) 后，发送一个从机地址，这 个地址共有7 位，紧接着的第8 位是数据方向位0 表示发送( 写) ，1 表示请 求数据( 读) 。发送到s d a 上的每个字节必须为8 位，每个字节后必须跟一个响应位，( 在 一个s c l 高电平期间，从机稳定的发0 ) 。每次传输完成后，主机产生一个停止信号 ( p ) 中止传输。 ：船兀：k 八： a 一氐赋j 。j 心烈一f 开始从地址陵写啦粹黢微应锋数锚 信号 图 2 - 21 2 c 总线数据传输格式 f i g 。2 - 2 d a t at r a n s m i s s i o nf o r mo f 1 2 cb u s 2 2 2d s p 对s a a 7 1 1 1 初始化 浮i l 二 信 d s p 对s a a 7 11 1 的初始化是通过1 2 c 总线来完成的，但是t m s 3 2 0 v 5 4 0 2 并不直接支 持1 2 c 总线，因而采用i o 口虚拟1 2 c 的方式对其进行初始化。 由于t m s 3 2 0 v c 5 4 0 2 只有两个通用i o 口，所以扩展m c b s p o 的d x 脚和c l k x 脚为通 用i o ，作为i2 c 总线的数据和时钟线。在两种情况下，其部分串口管脚( c l k x 、f s x 、d x 、 c l k r 、f s r 、d r ) 还可以被用作g p i o ，这两种情况是：( 1 ) 相关的串口处在复位状态，即，串 口控制寄存器s p c r ( 1 、2 ) 的( r x ) r s t 位为o ；( 2 ) 相关的串口被允许用作g p i o ，即，管 脚控制寄存器p c r 的( r x ) i o e n 位置1 。这罩选用d x o 、c l k x o 分别作为1 2 c 总线的时钟 线和数据线。同时将两个信号引脚分别上拉4 7 k 的电阻。当设置c l k x m = i 时，c l k x o 做输出端，输出的数据来自c l k x p ，当设置c l k x m = o 时c l k x o 做输入端，输入数据到c l k x p 。 d x 端输出的数据来自d x s t a t 。 t m s 3 2 0 v c 5 4 0 2 将d x o 、c l k x o 置为通用输入输出引脚，通过对其编程实现1 2 c 总线操 作，从而实现对s a a 7 11 l 有关寄存器的赋值，完成对s a a 7 1 1 l 工作参数的设置。在对 s a a 7 1 1 1 寄存器进行写操作时，5 4 0 2 为主设备发送器，s a a 7 1 1 1 1 为从设备接收器。 s a a 7 1 1l 的1 2 c s a 引脚用来选择s a a 7 11 1 的读写地址i2 c s a 引脚接高电平，写地址为o x 4 a ， 读地址为o x 4 b ，1 2 c s a 引脚接低电平，则写地址为0 x 4 8 ，读地址为0 x 4 9 。本设计中将i2 c s a 下拉。 9 为了完成对多个寄存器的一次性写入，可连续发送多个数据字节，这时子地址( 即 寄存器地址) 自动递增。因此，发送的多个数据字节依次写入地址连续的多个寄存器中。 s a a 7 11 l 共有2 2 个可操作寄存器，通过1 2 c 总线对相关寄存器赋值，可灵活改变其工作 参数，如窗口大小、a d 转换速度、帧场模式等。具体对s a a 7 1 1 1 的寄存器写操作可以 参照s a a 7 11 l 的d a t a s h e e t 。 d s p 对s a a 7 1 1 1 进行初始化过程为：发开始信号，写地址0 x 4 8 ( s a a 7 1 1 1 的地址) ； 得到写确认，再送要写的寄存器地址，得到写确认；写数据，每写一个字节数据，就要 有一次写确认。根据所需要的工作状态连续写多个数据，此时s a a 7 11 1 的寄存器地址会 自动增加。写数据写完之后，d s p 发停止信号，结束写操作。对s a a 7 1 1 1 初始化写操作 过程如图2 3 所示。对s a a 7 1 1 1 各寄存器设置，可根据具体应用参照s a a 7 1 1 1 的 d a t a s h e e t 进行设置。s a a 7 1 1 l 初始化完成之后，就能按照设定的工作方式对图像进行 采集，输出规定形式的数字图像信号。 开写从写写寄 写写数据写停 始机地确存器确n 个字 确 止 址地址新 节 以 图2 - 3s a a 7 111 初始化写操作过程 f i g 2 - 3o p e r a t i n gp r o c e s so fi n i t i a l i z a t i o ns a a 7 1 1 1 完整的利用t m s 3 2 0 v c 5 4 0 2 的m c b s p o 口虚拟1 2 c 总线规则完成s a a 7 11 1 初始化的程 序见附录2 。 2 2 3 利用定时器实现精确定时 在1 2 c 总线规则中，在发送开始标志、结束标志、传输数据时以及接受确认信号时， 对于时序要求比较严格。图2 - 4 为1 2 c 总线数据传输典型信号时序。 s d a s c l ( s ) ( p ) 发送0 发送1 4 7l 刊u 。 一 4 u j0 ， 4 7l _ u 。f 呻 4 0 厶 罩罩 图2 - 4 i2 c 总线数据传输典型信号时序 f i g 2 4t y p i c a ls i g n a ls u c c e s s i o n1 2 cb u s sd a t at r a n s m i s s i o n 在利用d s p 来虚拟1 2 c 总线协议时，由于t m s 3 2 0 c 5 4 x 系列d s p 的指令采用流水线操 1 0 作，单用“n o p ”指令延时不容易控制，所以本方案利用其内部定时器进行精确的软件 定时，完成i2 c 总线对数据传输线的延时控制。 t m s 3 2 0 v c 5 4 0 2 有两个1 6 位的定时器，每个定时器带有一个4 位预分频器p s c 和1 6 位定时计数器t i m 。c l k o u t 时钟先经p s c 预分频后，用分频的时钟再对t i m 作减1 计 数，当t i m 减为o 时，将在定时器输出管脚t o u t 上产生一个脉冲，同时产生定时器中 断请求，并将定时器周期寄存器p r d 的值装入t i m 。 本方案中使用定时器0 ，由t i m 0 、p r d o 、t c r o 三个寄存器和相应的输出管脚t o u t 组成。 ( 1 ) t i m o 在数据存储器中的地址为0 0 2 4 h ，是减1 计数器。 ( 2 ) p r d o 地址为0 0 2 5 h ，存放定时时间常数。 ( 3 ) t c r o 地址为0 0 2 6 h ，存储定时器的控制及状态位。 定时器产生中断的计算公式如下： 定时周期= c l k o u t * ( t d d r + i ) 木( p r d + i ) ( 2 1 ) 其中c l k o u t 为d s p 的工作周期，在本图像处理系统中d s p 的工作频率为1 0 0 m h z 。 根据图2 4 的1 2 c 总线的时序要求，我们需要利用定时器完成4 o l as 及4 7 us 的延 时。为了软件设计的方便，并在满足1 2 c 总线的时序要求的情况下，把所有的延时设定 为4 7t ls 。利用( 2 1 ) 式可以确定寄存器p r d o 为0 x 4 7 ，寄存器t c r o 中t d d r 值为o x 9 。 2 3 采集控制与存储地址产生电路设计 由于系统采用的主要器件都为高速器件，相应要求图像采集控制与存储地址产生电 路的速度要快，可靠性高，用小规模逻辑器件译码的方式，已不能满足d s p 系统的要 求，故采用e p m 7 1 2 8 系列高性能c p l d e p m 7 1 2 8 s l c 8 4 - 1 5 设计该电路。c p l d 的速度 快，比通用器件快几个数量级；实际应用中由于减少了电路中器件的数量，从而增强了 系统的可靠性，降低了电路的总功耗。同时，c p l d 可在线编程，使得日后图像处理平 台逻辑的修改非常方便。总之，c p l d 时序严格，速度较快，集成度高，非常适合于本 设计。 s a a 7 11 1 对图像进行采集时，与采集相关的控制型号有：场同步信号v r e f 、行同步 信号h r e f 、时钟参考输出信号c r e f ，图像同步信号l l c 2 ，其中c r e f 和l l c 2 的波形频 率一样，可以利用两者中任一信号作为象素点的采集时钟。信号作为单个象素点的采集 时钟。其波形及相互关系可以如图2 - 4 所示。 垂直同步信号v r e f 的两个正脉冲之间为扫描一帧( 帧扫描方式) 或一场( 场扫描方式) 的定时，即完整的一帧或一场图像在两个正脉冲之间扫描完，水平同步信号h r e f 为扫 描该帧或该场图像中各行象素的定时，即高电平时为扫描一行象素的有效时间。象素同 步信号l l c 2 ( c r e f ) 为读取有效像素值提供了同步信号，高电平时输出的图像数据有效。 v r e f 广_ li 啪f 广 广 厂 广 眦2 川几几几几几几呻n 几呻l 图2 5v r e f 、h r e f 、l l c 2 波形图 f i g 2 - 5 w a v e f o r mo fv r e f 、h r e fa n dl l c 2 在本设计中，考虑d s p 存储空间的限制和本身处理速度和具体应用场合的要求，设 定采集图像大小为为3 2 0 * 2 4 0 ，由于采用可编程器件( c p l d ) ，如果需要改变图像的大小 仅需要重新编写v h d l 文件，对硬件电路不需要做任何修改。如果图像窗口为3 2 0 * 2 4 0 ， 则在v r e f 两个正脉冲之间有2 4 0 个h r e f 正脉冲有效，即2 4 0 行，在每个h r e f 正脉 冲期间有3 2 0 个l l c 2 ( c r e f ) 正脉冲有效，即每行3 2 0 个象素，这就是v r e f ，h r e f 及l l c 2 三个同步信号间的关系。在进行图像压缩算法处理时，要求获取的图像是完整的帧，即 要求确保在进行压缩之前，所采集的图像数据必须是一帧完整的图像。 图2 - 6采集控制与存储地址产生电路模块图 f i g 2 - 6 t h eb l o c ko fg a t h e r i n gc o n t r o la n dt h em e m o r ya d d r e s sp r o d u c t i o n 图2 - 6 为在o u a r t u si i7 o 下设计的采集控制与存储地址产生电路。各模块均使 1 2 一 一 州 “；熏 燃 用v h d l 语言编写( 各与门除外) ，所有模块都是上升沿触发。 其中，模块d c h u f q 、d c h u f q l 和与门i n s t 5 组成采集控制电路。d c h u f q 模块为带异 步清零端的d 触发器，清零端c 为高电平有效。d c h u f q l 模块为d 触发器。j y d 接高电 平，s t a r t 接d s p 的x f 脚。采集控制电路只有在d s p 的x f 脚发出一上升沿之后的第一 个v r e f 高电平期间输去为高电平，以保证在d s p 发出采集信号之后能采集到一帧完整 的图像。 模块p c o u n t 、h c o u n t 、a d d r 和与门i n s t 6 、i n s t 7 组成存储地址产生电路： ( 1 ) p c o u n t ：在h r e f 为低电平，输出端q 为零，当h r e f 高电平时表示一行采集信 号的开始，象素时钟l l c 2 为时钟输入，每输入一个l l c 2 脉冲进行计数加1 ，根据实际 图像尺寸需要，在设定的计数范围内实现输出q 端为1 ，其他情况下输出q 端为0 。例 如在本设计中在3 0 - 3 5 0 计数范围内实现输出q 端为1 即保证在一行采样3 2 0 个象素点。 ( 2 ) h c o u n t ：利用d s p 的x f 引脚高电平作为启动采集信号，当v r e f 为低电平，输 出q 端清0 ，当v r e f 为高电平表示一帧采集信号的开始。利用h r e f 作为时钟输入，一 帧图像包括6 2 5 行，即在v r e f 高电平期间，有6 2 5 个h r e f 脉冲信号，每输入一个h r e f 脉冲计数加1 ，在本设计中在计数范围( 1 0 - 2 5 0 ) 内输出q 端为1 ，保证在一帧图像内采 集2 4 0 行。 ( 3 ) a d d r ：在p c o u n t 模块和h c o u n t 模块的输出端为高电平情况下每输入一个象素时 钟脉冲，输出地址线q 1 6 0 计数加1 ，q 1 6 0 与图像数据存储器的地址总 线直接相连，这样在将s a a 7 11 l 的数据输出v p o 1 5 0 的相应内容写入q 1 6 0 的相应地址空间中，完成将采集数据存储到图像数据存储器中。 系统上电后，d s p 的x f 引脚为低电平，即s t a r t 信号为低电平，使d c h u f q l 模块的 输出为低电平，保证h c o u n t 输出q 端为低电平，这样a d d r 模块的c l r 引脚为低电平， 不论v r e f ，h r e f ，c r e f 如何改变，输出地址值都是为零。当需要获取一幅图像时，c 5 4 0 2 的x f 引脚变为高电平，输出以上升沿，d c h u f q l 模块的输出为高电平，当v r e f 有效时 ( 高电平) ，h c o u n t 模块使能，这样在v r e f ，h r e f ，c f e f 波形的作用下，可以完成完整 的一帧图像数字化后存储在s r a m 中。 图2 - 7 是采集控制与存储地址产生电路在q u a r t u sii7 0 下的仿真波形图( 图像 大小为3 2 0 * 2 4 0 ) ，其中a 点是第一行采集结束，b 点是采集一帧结束。图2 - 8 是a 、b 两点的局部波形。从波形来看，电路设计是币确的。 1 3 j d y s t 盯t 1 1 c 2 h r e f w t f q n i_ 11 0 0 0 0 0 2 7 采集控制与存储地址产生电路的仿真波形图 f i g 2 - 7 w a v e f o r mo fg a t h e r i n gc o n t r o la n dm e m o r ya d d r e s sp r o d u c t i o n j 如 s t a r t u c 2 h r , f v r e f 团q b 图2 - 8图2 7 中a ( 左) 、b 两点局部波形 f i g 2 - 8 p a r t i a lw a v e f o r mo fa0 e f t ) bi nf i g 2 - 7 图2 - 6 中输出信号p c l r 与其他信号的关系如图2 9 ，在整个地址输出端q 1 6 0 输出有效期间，也就是s a a 7 1 1 1 在采集存储图像期间，信号p c l r 输出为高电平，其余 时间为低电平，因此可