（电路与系统专业论文）基于sopc技术的jpeg2000中t1编码器的ip核研究.pdf

摘要 论文题目：基于s o p c 技术的j p 阢2 0 0 0 中t l 编码器的ip 核研究 学科专业：电路与系统 研究生：王海军 指导老师：乔世杰副教授 摘要 签名：主叠垒 签名：兹煎已 最新发展起来的i p 核技术凭着较优越的复用性大大缩短了集成电路的开发周期，基 于s o p c 技术的i p 核技术几乎都是直接挂在总线上的，原有t 1 编码器都是以模块设计的， 在以后设计中存在很大的复用问题。本文基于s o p c 技术对j p e g 2 0 0 0 中t 1 编码器的i p 核进行了研究，最后以n i s oi i 处理器为核心搭建了t 1 编码器i p 核的硬件验证系统，通 过n i o si ii d e 完成了整个系统的软件设计，对t l 编码器i p 核进行了软硬件协同验证， 在本文中做了如下工作： 第一，在原有课题研究的t 1 编码器基础上，对t l 编码器的原理做了了解和研究，掌 握了j p e g 2 0 0 0 中t 1 编码器硬件模块的编码过程，并对位平面编码和算术编码进行了功 能仿真和验证，结果表明正确。 第二，采用v e r i l o g 语言为t 1 编码器编写了一个符合a v a l o n 从端v i 模块，以满足i p 核的复用特性。采用一组寄存器连接t 1 编码器和a v a l o n 端口，通过寄存器映射的方式完 成软硬件的匹配，系统采用基地址加各寄存器偏移量的方式对t l 编码器进行操作。最后 还通过s o p cb u i l d e r 中提供的组件编译器完成了对t l 编码器的i p 封装。 第三，利用s o p cb u i l d e r , 以n i o s1 1 处理器为核心搭建了t l 编码器i p 核的硬件验证 系统，系统中包括了a v a l o n 总线、时钟系统、u a r t 及自定义的t 1 编码器的i p 核等。 利用n i o si ii d e 完成了整个系统的软件编译和调试，最后通过软硬件协同的方式完成了 系统t 1 编码器i p 核的验证，通过u a r t 返回结果，与已有的软件程序结果做了比较， 结果表明正确。 关键词：j p e g 2 0 0 0 ；i p 核；a a v l o n 总线；v e r i l o g ：n i o s i i ；s o p c i i a b s t r a c t t i t l e ：h a r d w a r ed e s i g no fj p e g 2 0 0 0t le n c o d e ri pc o r e b a s e do ns o p c m a j o r ：e l e c t r o n i c s s y s t e m s n a m e = h a i j u nw a n g s u p e r v i s o r ：a s s o c i a t ep r o f s h i j i eq i a o a b s t r a c t s i g n a t u r e ：丛丛z 竺w o 勺 s i g n a t u r e ： r e l a yo nt h en e wt e c h n o l o g yo f l pc o r ew h i c hh a ss u p e r i o rr e u s a b i l i t y ，t h ep e r i o do ft h e i cd e v e l o p m e n ti sg r e a t l ys h o r t e n e d ，t h ei pc o r et e c h n o l o g yw h i c hb a s e so ns o p ci sa l w a y s h a n go nt h eb u s ，t h eo r i g i n a lt 1e n c o d e rd e s i g n e do nb a s eo fm o d u l ei th a sar e u s a b i l i t y p r o b l e mi nt h el a t e rd e s i g n s i nt h i sp a p e r , r e s e a r c h e dt h ei pc o r e sh a r d w a r ep a r to f t h et1 e n c o d e r , a n di tb a s e do nt h es o p ct e c h n o l o g y f i n a l l y , b a s e do nn i o sp r o c e s s o r , c o n s t r u c t e da h a r d w a r ec o n f i r m a t i o ns y s t e mo ft h et1e n c o d e ri pc o r e ，d e s i g n e dt h es o f ts y s t e mo nt h en i o s i ii d e ，u s e ds o f t w a r ea n dh a r d w a r et oc o n f i r mt h ei pc o r eo ft h et 1c o d e r t h o r o u g h l yr e s e a r c h e dt h et 1e n c o d e r si pc o r eo ft h ej p g ea sf o l l o w s ： f i r s t ，b a s e do nt h eo r i g i n a lp r o je c t ，c o m p r e h e n d e da n dr e s e a r c h e dt h ep r i n c i p l eo f t h et1 e n c o d e r , m a s t e r e dt h ec o d ep r o c e s so f t h et 1e n c o d e r sh a r d w a r em o d u l ei nt h ej p e g2 0 0 0 ， s i m u l a t e da n dc o n f i r m e dt h eb i tp l a n ec o d ea n dt h ea r i t h m e t i cc o d e ，t h er e s u l ti sr i g h t s e c o n d ，w r i t eam o d u l eo fs l a v ea v a l o np o r tf o rt h et 1e n c o d e ri nv e r i l o g t of u l f i lt h e r e u s a b i l i t yo ft h ei pc o r e c o n n e c t e dt h em o d u l eo ft h et 1e n c o d e ri nt h ej p e g 2 0 0 0w i t ht h e a v a l o np o r tb yag r o u po f r e g i s t e r , c o m p l e t e da c c o u p l e m e n to f t h eh a r d w a r ea n dt h es o f t w a r ei n t h ew a yo f r e g i s t e rm a p ，o p e r a t e dt h es y s t e mt 1e n c o d e rb yaw a yo f b a s ea d d r e s sa n de a c h r e g i s t e r so f f s e ti nt h es y s t e m i nt h ee n d ，u s e dt h ec o m p o n e n tc o m p i l e rs u p p l i e db y t h es o p ct o e n c a p s u l a t et h ea v a l o np o r to f t h et1e n c o d e r t h i r d ，o n s t r u c t e dah a r d w a r ec o n f i r m a t i o ns y s t e mo ft h et 1e n c o d e ri pc o r ei nt h es o p c b u i l d e rp l a t f o r m 。纺es y s t e mi n c l u d e sa v a l o nb u s 、c l o c ks y s t e m 、c h i pm e m o r ) r 、u a r t 、c u s t o m t1e n c o d e ri pc o r ea n ds oo n c o m p l i e da n dd e b u g e dt h es o f t w a r eo f t h es y s t e mi nt h en i o si i i d e u s e ds o f t w a r ea n dh a r d w a r et oc o n f i r mt h es y s t e m ，r e t u r n e dt h er e s u l tt h r o u t ht h eu a r t , c o m p a r e di tw i t l lt h er e s u l tf r o mt h es o f t w a r e ，a n di ti sc o r r e c t k e yw o r d s ：j p e g 2 0 0 0 ；i pc o r e ；a v a l o nb u s ；v e r i l o g ；n i o si i ；s o p c i i i i v 目录 目录 1 前言1 1 1 研究的背景和意义1 1 2 论文内容和研究现状2 1 3 论文研究内容和结构。3 2j p e g2 0 0 0 中t 1 编码器的硬件结构5 2 1 核心编码流程5 2 1 1 系统规划5 2 1 2 核心编码流程图5 2 2 系数位平面编码一。6 2 2 1 系数位平面编码6 2 2 2 系数位平面编码硬件架构8 2 2 3 系数位平面编码核心控制器实现8 2 - 3 算术编码的v e r i l o g 实现9 2 3 1 缓存f i f o 1 0 2 3 2 算术编码10 2 4t 1 编码的仿真结果1 2 2 4 1 获取小波变换后的数据1 2 2 4 2t 1 编码的前仿结果1 2 2 4 3 综合及后仿真1 3 2 5 ，j 、结1 4 3 t 1 编码器a v a l o n 的端口实现及i p 核封装15 3 1 a v a l o n 总线1 5 3 1 1 a v a l o n 总线简介15 3 1 2 a v a l o n 总线的特点一1 5 3 1 3 a v a l o n 从端口的传输一1 5 3 2 寄存器映射17 3 2 1 寄存器实现1 7 3 2 2 寄存器的功能描述1 8 3 3 t 1 编码器的a v a l o n 从端口一2 0 3 3 1 t 1 编码器a v a l o n 从端口的外围接口2 0 3 3 2t l 编码器a v a l o n 的端口实现2 1 3 3 3 a v a l o n 从端口的实验结果一2 2 3 4 a v a l o n 从端口的封装过程2 4 3 4 1 自定义的用户外设。2 4 3 4 2t 1 编码器a v a l o n 模块的端口元件2 5 3 4 3 t 1 编码器a v a l o n 端口的封装2 5 3 4 ，j 、结2 8 4 j p e g2 0 0 0 中t 1 编码器的妒核验证2 9 4 1 s o p c 系统2 9 4 1 is o p cb u i l d e r 2 9 4 1 2s o p cb u i l d e r 开发流程。2 9 4 1 3 s o pcb u i l d e r 系统结构3 0 4 2 基于n i o si i 的s o p c 系统一3 1 4 2 1 n i o si i 处理器的开发坏境3 2 西安理工大学硕士学位论文 4 2 2 n i o si i 处理器一3 2 4 2 3 n i o si i 处理器的体系架构一3 3 4 2 4 n i o si i 处理器的外设。3 5 4 3t 1 编码器i p 核的s o p c 系统结构3 5 4 3 1 硬件架构3 5 4 3 2 t 1 编码器i p 核的硬件系统3 6 4 3 3t 1 编码器口核的软件设计一3 8 4 4 叫、结一4 3 5 结论和展望4 5 5 1 结论4 5 5 2 展望一4 5 致谢z 1 7 参考文献：4 9 1 前言 1 前言 当下的多媒体应用领域受到人们广泛的关注，随着多媒体领域的迅速发展，特别 是因特网的快速发展，信息载体的形式变的多样化，从原来的简单文字变成现在的声音、 图像、视频等。这些都成当今信息载体的重要方式。图像就是信息载体一个非常重要的形 式，在静态图像领域内，对原有的图像不进行编码，直接进行传输。将会占用很大的存储 空间以及较大的网络带宽。然而对于信息量较大的图像来说，在现有的传输带宽下就会受 到很大限制。如果对图像进行不合理的压缩，必然会造成图像的失真。因而，一种良好的 压缩和编码方式对静态图像的存储和传输都显得尤为重要，图像压缩技术的研究已经成为 许多学者非常关注的一个领域。 1 1 研究的背景和意义 现代人们对图像的功能性有着诸多要求，如：压缩性能、处理灵活性等多方面。 传统的j p e g 压缩技术已经不能够满足人们对数字化多媒体图像资料的要求。因此一 种功能更加强大的新一代静态图像压缩技术j p e g 2 0 0 0 全称为j o i n tp h o t o g r a p h i c e x p e r t sg r o u p ( 联合图象专家组) 就诞生了。 j p e g 2 0 0 0 中的第一部分作为临时过渡性标准。从标准确定后，就一直完善着标准 的确定工作，目前j p e g 2 0 0 0 标准共由1 1 部分组成。j p e g 2 0 0 0 标准比j p e g 晚了恰恰 1 0 年，在这过去的1 0 年中，数码相机、图像编辑、游览器等多媒体领域内都使用的 j p e g 的标准。因此，尽管我们非常希望以j p e g 2 0 0 0 来取代j p e g ，但是这种普及过 的程还需要一个相当长的时期。 j p e 6 2 0 0 0 与j p e g 相比，对各种图像的压缩和编码具有更加强大的灵活性，能够最 佳满足各种目的需求。相对j p e g 而言，j p e g 2 0 0 0 基本编码技术最大特征之一就是使用 了小波变换。小波变换属于正交变换，与其他正交变换一样用于各自合适的领域。小 波变换将信号源分解成一组小波集合。这组集合内完备的包含了信号源的信息。在这 组集合中的低频分量包含了信号源的主要信息，高频分量包含了信号源的细节信心。 如果在不影响图像性能的情况下，在编码和传输的过程中就可以舍去高频信息量，这 样就大大的节省了存储空间和传输带宽。当然小波变换属于子带分裂法，因为我们还 可以对这组集合内的低频分量再次进行小波变化以满足不同压缩率的要求。在同一压 缩率的情况下，在j p e g 编码下图像块出现的失真较为突出，而在j p e g 2 0 0 0 编码下几 乎是看不到。 j p e g 2 0 0 0 图像压缩中的核心编码过程包括三个部分：嵌入式位平面编码、码流分 层组织和算术编码。内嵌入式编码是指将多个比特流编码后的信息嵌入到一个码流中， 西安理工大学硕士学位论文 最后对这些比特流进行全压缩，从而就不会浪费任何一个比特，能够达到较好的品质。 内嵌入编码一开始更多是应用于音频信号的编码过程中，自从有了j p e g 2 0 0 0 标准后， 内嵌入式编码也用于图像领域。因为j p e g 2 0 0 0 生成的代码具有嵌入式编码的特性，采 用由t a u b m a n 提出的内嵌入编码和最佳截断编码方法。j p e g 2 0 0 0 中对码率截断的控制 不是根据给定的编码率，而是根据所需要的长度进行合理取舍，使其适应编码的要求。 在进行处理的过程中，也无需考虑编码过程是否结束。因为j p e g 2 0 0 0 编码具有可伸缩 性，因此j p e g 2 0 0 0 中的量化精度和空间分辨率也就是可变化的。这是由于内嵌入式编 码过程中可以任意划分等级，也正是基于这种原因，可以对小波变换后的结果进行编 码处理。对位平面编码结果进行处理的算术编码也是优于j p e g 中的霍夫曼编码的，霍 夫曼编码中是依靠字符出现的频率高低来为字符分配相应的短码。霍夫曼编码具有其 本身的合理性，而在香农信息理中，我们要抓住的是字符串信息源的主要结构，也就 是信息源的主要信息，而霍夫曼编码只是针对字符出现频率较高的那一段进行处理， 这样就会造成图像结构的损失，在图像恢复的过程中，会出现明显的失真。而算术编 码利用在0 和1 之间存在无限个实数，无论字符串怎样都会落到这这个区间内，依靠 字符串在区间内对应实数的密度来做代码实现算术编码。在算术编码过程中，即便对 所有的字符串没有进行判断，也仍然能依次进行最佳编码和最佳信源模型的推测，因 而编码的有效性很高。 1 2 论文内容和研究现状 很多学者都认为，在同样编码率的要求下，对于同一图像做同样的编码，几乎没 有一种编码算法的效率能高出j p e g 的两倍，然而j p e g 2 0 0 0 的确是提高了编码效率。 在j p e g 2 0 0 0 中最为核心的就是t 1 编码器，t l 编码器包括了位平面编码和算术编码两 个部分。t l 编码的通过软件实现的方法已经非常成熟，但是软件实现方法的缺点就是 对于编码处理过程的速度很慢，因而许多学者开始通过硬件的方法来提高t l 编码的速 度。目前，位平面编码和算术编码的硬件实现方法也非常多，在位平面编码中，有的 学者将三次扫描转化为一次扫描，但是一次扫描的数据归属不同通道。尽管加快了对 数据的扫描速度，但是处理编码的速度却降低了很多。也有的学者对位平面要处理的 数据先进行预处理，然后就可以对不同位平面编码进行并行处理。但是硬件电路结构 相对比较复杂，这样就占用了较多的硬件资源。在前面项目的课题组中也对位平面编 码和算术编码做了很多的工作，已经完成了各个通道、各种编码方法、位平面编码以 及算术编码的硬件仿真和验证。取得了不少成果，本文就是在原有课题的基础之上， 为原来的t 1 编码器设计了一个a v a l o n 端口并对其进行了i p 封装和验证，这样就是t 1 的复用性得到增强，为以后对j p e 6 2 0 0 0 的整个编码器的设计减少了设计周期。 随着集成电路设计的发展，通常的设计方法周期性较长，严重的影响了产品在市 2 1 前言 场的竞争。伴随着i p 核技术的出现，i p 核凭着较优越的可复用性受到了业界人士的广 泛关注。基于s o p c 技术的i p 核的设计，其i p 核技术几乎都是直接挂在总线上的，极 大的增强了i p 核的复用性特性。目前市场上流行的i p 内核模块有各种不同的c p u 、 d s p ，d r a m 、s r a m ，e e p r o m 、f l a s h m e m o r y ，a d ，d a ，m p e g j p e g ，u s b 、 p c i 、标准接口、网络单元、编译器、编码解码器和模拟器件模块等。这些通用的i p 核都加速了集成电路的设计。知识产权核心分为三大种类：硬核，中核和软核。硬件 是知识产权构思的物质表现。这些应用于即插即用的领域，大大减少了开发周期，但 是比其它两种的轻便性和灵活性要差的多。像硬核一样，中核( 有时候也称为半硬核) 可以携带许多配置数据，而且可以配置许多不同的应用软件。三者之中最有灵活性的 就是软核，它存在于任何一个网络列表或者硬件描述语言( h d l ) 代码中。软工p 内核 通常是用某种h d l 文本提交用户，它已经过行为级设计优化和功能验证，但其中不含 有任何具体的物理信息。据此，用户可以综合出正确的门电路级网表，并可以进行后 续结构设计，具有最大的灵活性，可以很容易地借助于e d a 综合工具与其他外部逻辑 电路结合成一体，根据各种不同的半导体工艺，设计成具有不同性能的器件。丰富的 i p 内核模块库为快速地设计专用集成电路和单片系统以及尽快占领市场提供了基本保 证，本课题是基于s o p c 技术对j p e g 2 0 0 0 中t 1 硬件部分进行i p 核的设计。将t 1 编码 器做到一个工p 核内，基于a v a l o n 总线的规范设计i p 核接口，使其具有良好的复用特 性。以n i o si i 为核心，通过s o p c 搭建验证平台，验证工p 核的性能。 1 3 论文研究内容和结构 本文主要完成了以下几个工作： ( 1 ) 根据j p e g 2 0 0 0 标准协议，通过修改j a s p e r 源代码，从j a s p e r 中获取小波变换的 数据。并通过v c + + 将小波变换后的d a t a t x t 转货为d a t a t h 为后面的位平面编码和算术 编码提供了数据源。在原有课题的基础上，深入研究了t l 编码器的编码过程，并对位平 面和算术编码进行了仿真和验证。 ( 2 ) 通过v e r i l o g 语言实现了遵循a v a l o n 总线协议的i p 核端口设计，以五个寄存器 作为a v a l o n 端口和t l 编码器端口的连接桥，实现了t 1 编码器的i p 设计。并对其进行了 仿真和验证，结果正确。最后通过s o p c 提供的组件编译器完成t l 编码器的i p 核封装。 可以像s o p c 中的许多i p ，如d s r a m 、p i o 、t i m e r 、u a r t 等一样方便的进行系统构建。 ( 3 ) 通过s o p c 为自定义的t 1 编码器的i p 搭建了验证系统，系统中以n i o s i ic p u 为 核心，包含片上存储器、s d r a m 、f l a s h 、u a r t 、a v a l o n 总线桥等，也包含了自定义的j p e g 2 0 0 0 的t l 编码器的i p 核。在n i o si d e 中编写了完成软件程序的编写和调试，最后将软硬件 下载到f p g a 上验证，通过超级终端返回了t 1 编码器工p 核的编码结果，与软件编码结果 比较，结果相同。验证了t 1 编码器i p 的性能。 西安理工大学硕士学位论文 本文共分为五章，内容安排如下： 第一章是前言，主要介绍了论文的研究背景和意义、论文内容及其现状和主要结构 及其安排。 第二章简要的介绍了j p e g 2 0 0 0 标准的，主要介绍了j p e g 2 0 0 0 中t l 编码器的基本原 理和软件流程等，其中包括如何为位平面编码和算术编码获取小波系数的，位平面编码和 算术编码的基本过程。并通过v e r i l o g 完成了j p e g 2 0 0 0 中位平面编码器和算术编码的的 模块实现，进行了功能仿真和f p g a 的逻辑综合验证。 第三章简要介绍了a v l a o n 从端口的协议规范和标准，用v e r i l o g 语言为j p e g 2 0 0 0 中t l 编码器编写了满足a v a l o n 总线协议的模块，通过寄存器映射的方式，将j p e g 2 0 0 0 中t l 编码器和a v a l o n 总线协议匹配起来。寄存器采用是静态地址对齐方式，通过移位的 方式来查询五个寄存器。并对j p e g 2 0 0 0 中t 1 编码器的端口模块进行了功能仿真和f p g a 的逻辑综合验证。最后通过s o p cb u i l d e r 中的组建编辑器对其进行了封装。 第四章首先简要的介绍了n i o si i 处理器，在此基础上，通过s o p c 平台搭建了 j p e g 2 0 0 0 的t l 编码器的i p 核硬件验证系统。在n i o si ii d e 中编写了完成软件程序的 编写和调试，最后将软硬件下载到f p g a 上验证，通过超级终端返回了t l 编码器i p 核的 编码结果。与软件编码结果比较，结果相同，验证了t 1 编码器i p 的性能。 第五章是总结与展望 4 2j p e g2 0 0 0 中t 1 编码器的硬件结构 2j p e g2 0 0 0 中t 1 编码器的硬件结构 一个完整的i p 核的设计，包括了两大部分：i p 核的硬件设计和软件设计。而这两 部分中硬件部分又分为：算法硬件模块的实现、寄存器的映射及端口的编写。软件分为： 基于h a l 的硬件底层编写、寄存映射文件的编写、模块的驱动编写。本文只研究t l 编 码器工p 核的硬件部分。 对于j p e g 2 0 0 0 中t 1 编码器工p 核的硬件部分来说主要由三部分组成：一，j p e g 2 0 0 0 中t 1 编码器模块部分的实现；二，j p e g 2 0 0 0 中t 1 编码器模块的寄存器映射；三，编 写满足总线协议的i p 核接口并对其进行封装。本章讲述的是j p e g 2 0 0 0 中t l 编码器模 块部分的实现。 2 1 核心编码流程 2 1 1 系统规划 本文处理的是小波变换后的数据，对j p e g 2 0 0 0 中的t 1 编码的i p 核的进行的研究， 规划如下： 1 在原有课题的基础上，对t 1 编码器的编码过程进行了详细的了解，并且对t 1 编码器 中的位平面编码和算术编码做了仿真和验证。 2 为t 1 的编码器编写满足a v a l o n 总线协议的端口，通过五个寄存器完成a v a l o n 总线和 t l 编码器的连接，并对其进行了仿真和验证，最后利用s o p c 中的组件编辑器完成对 t 1 编码器的i p 的封装。 3 通过s o p c 为t l 编码器搭建了验证系统。以n i o s i i 为核心，通过a v a l o n 总线桥将各 个模块连接起来。如：时钟系统、片上存储器，u a r t 及自定义的t 1 编码器的i p 核等。 在n i o si ii d e 完成了软件部分，最后完成软硬件协同验证。 2 1 2 核心编码流程图 j p e g 2 0 0 0 核心编码的流程包括了：原始图像数据经过图像的预处理，小波变 换，系数位平面编码，算术编码，码率控制，码流组织。图2 1 给出了j p e g 2 0 0 0 中t 1 编码编码流程图，它包括了四部分：一，系数位平面编码；二，存储的是系 数位平面编码结果的f i f o _ c x d ；三，算术编码；四，存储的是算术编码的结果的 r a m _ c d 组成。 西安理工大学硕士学位论文 系数 算 位平 f i f oc 术 r a mc o 面编 x d编 码 码 2 2 系数位平面编码 f i g u r e 2 1t 1d i a g r a m 图2 - 1t 1 编码框图 前面已经提到用硬件实现就是为了解决j p e g 2 0 0 0 编码速度的问题。然而在编码过程 中t 1 编码器是制约j p e g 2 0 0 0 编码速度的一个重要原因，位平面编码又是限制t 1 编码器 速度的核心原因，所以如何提高位平面的速度是个核心问题。第一种方法是将位平面编码 中的三次扫描变为一次扫描，在同一个时钟下只对一个数据进行编码，然而算术编码的数 据之间具有很强的依赖性。这种算法的电路结构简单，但是速度较慢。第二种方法是先对 小波变换后的系数进行预处理，在同一个时钟下对不同位平面的数据进行并行扫描，这种 算法电路结构复杂，但是大大的提高了运算速度。显而易见，第二种方法符合设计目标的 要求。本文就是在第二种算法的基础上，完成了硬件结构的模型，并对其进行了仿真和验 证。 2 2 1 系数位平面编码 在进行系数位平面编码前，先对小波变换后的系数进行量化，之后将量化后的码块按 位平面展开，编码过程由最高平面到最低平面依次进行。最后输出包含编码比特位周围信 息的上下文( c o n t e x t ，c x ) 和编码位信息( d a t a ，d ) 。 6 f i g u r e 2 2c o e f f i c i e n to ft h en e i g h b o r h o o dc o n t e x t 图2 2 上下文的邻域系数 2j p e g2 0 0 0 中t 1 编码器的硬件结构 如图2 2 所示的邻域系数可分有效或不是有效两种状态，共有2 5 6 中不同的上下分矢 量，因为利用对称性，在j p e g 2 0 0 0 中，整个上下文定义为1 8 中。 系数位平面编码的设计原理在先前的项目组有过相关的论述，在本文中我们只对重要 性的编码和基于垂直及水平标志的极性上下文进行相关说明。表2 一l 给出了重要性编码 的表格，共有9 个上下文矢量。表2 - 2 给出了基于垂直及水平标志的极性表格，共有5 中上下文矢量。 t a b l e 2 1z e r oc o d i n gr u l eo f l l 、l h 、h la n dh hs u b - b a n d 表2 1l l 、l h 、h l 和h h 子带的零编码规则 l l 和l h 子带h l 子带h h 子带上下文 h iv id i h iv id i( h i + v i )h i标记 2xxx2xx38 1lx1lx l27 10l01l026 10o010 215 o2x2ox114 o1x10x 013 002002202 0o1001 1o1 000o00000 t a b l e 2 2c o n t e x tt a b l eo fs i g nc o d i n g 表2 - 2 符号编码的上下文表 水平标志垂直标志上下文标记 x o r b i t 111 3o 01 2 一l1 1 011 0 09 11 0 一ll1 1l 01 2 一l1 3 7 西安理工大学硕士学位论文 2 2 2 系数位平面编码硬件架构 文献 9 对位平面编码的过程进行了讲述，本文采用文献阳1 中的设计结构，编码过程 的结构如图2 3 所示n 们，系统的工作过程是这样的：首先，通过寄存器绑定数据将小波 数据写入片内寄存器；接着将小波系数从存储器中读出，对读出的数据送入到图中的三个 编码通道进行编码，分别为：l 、s p 过程代表数据在重要性编码通道，2 、m r 过程代表幅度 细化编码通道，3 、c p 过程代表清除编码通道；在编码过程中，由于每一位的编码信息和 周围的信息都具有很强的相关性。在结构中还使用了三个寄存器来记录每位编码的信息， 三个寄存器分别为：1 、用来存储幅度细化状态的r a m - m g ，2 、用来存储该位是否访问过 的r a m v i ，3 、用来存储重要性状态信的r a m s f 。 小波变换系数 s p 过程 r a mm g 坊 j 上 制 m r 过程 器 r a ms f c l 过程 r a mv i f i g u r e 2 3c o e f f i c i e n tb i t p l a n ec o d e rs t r u c t u r e 图2 3 系数位平面编码的总体架构 2 2 3 系数位平面编码核心控制器实现 图2 3 中的控制器是由三个状态机状态机相互协调实现的。如图2 - 4 所示，r e a d 状 态机用来读取模板数据，c a l c u l a t e 状态机用来进行位平面编码，w r i t e 状态机用来向各 个状态r a m 中写入数据，图2 5 给出了采用4 4 模板处理8 8 码块的示意图。 f i g u r e 2 4c o o r d i n a t i o no f t h et h r e e s t a t em a c h i n e s 2j p e g2 0 0 0 中t 1 编码器的硬件结构 图2 4 三个状态机之间协调 图2 - 5 模板缓冲处理操作 本文设计了4 4 、6 6 及6 5 的模板用于缓冲处理， r e a d 状态机负责读取模板数据，由于在读的过程中，本比特流的编码符号位信息和重 要性的编码过程，以及其左右两端和上部信息具有很强的相关性，因而在其过程中使用了 6 5 的模板将其r a m 中的信息读入。 c a l c u l a t e 状态机负责位平面编码，在位平面的编码过程中，本比特流的编码符号位 信息和重要性的编码过程，以及其左右上下的信息都具有关性，因而在此过程中使用了6 6 的模板。 w r i t e 状态机负责向各个状态r a m 中写入当前数据编码的状态，它只将信息编码的原 本信息写进与此比特流相关的r a m 即可。 表2 3 给出了使用模板的详细信息： t a b l e 2 3c o d i n gt e m p l a t e 表2 - 3 编码模板 状态机r a m 信息使用模板 r e a d 数据位信息 4 4 幅度细化状态信息 是否访问过信息 符号位信息 6 5 重要性状态信息 c a l c u l a t e数据位信息4 4 幅度细化状态信息 是否访问过信息 数据位信息 6 6 幅度细化状态信息 w r i t e 重要性状态信息 4 4 幅度细化状态信息 是否访问过信息 2 3 算术编码的v e r i l o g 实现 j p e g 2 0 0 0 中的概率状态相比j p e g 中的1 1 3 种减少到4 7 种，并且采用了自适应算术编 码，依据为人们所熟悉的划分递归概率区间的设想。即在j p e g 2 0 0 0 中，算术编码将输入 的上下文c x 映射为对应的概率事件，对于具有“0 ”和“1 ”值的二进制符号系数，以各 9 西安理工大学硕士学位论文 自概率值比率将其划分为两个子区间m p s ( m o r ep r o b a b l es y m b 0 1 ) 还是l p s ( 1 e s sp r o b a b l e s y m b 0 1 ) 。 2 3 1 缓存f i f o 由于位平面编码过程并不是以固定速率向算术编码器提供输入数据，为此在位平面编 码器和算术编码的编码器中插入一个缓冲器f i f o ，以确保算术编码器能够顺利进行。在文 中要求必须有2 个或2 个以上的数据才能触发算术编码器，要不然会过多的浪费同步读时 钟的周期，本f i f o 是直接从q u a r t u s 中实例化得到的。其波形如图2 - 6 所示： f i g u r e 2 6t e s tw a v e 图2 - 6 测试波形 q e ( i ( c x ) ) 是对上下文c x 的索引i 决定的l p s 概率的估计，实现l p s 编码的规程采用 q e ( i ( c x ) ) 进行概率区间递归划分。首先用a 减去q e 计算出顶部的子区间，然后用顶部的 子区间底部的子区间q e 比较大小，c 为q e 每次更更新后的位置。如果底部的子区间小于 底部的子区间，将底部的子区间设置成新的概率区间a ，则c 的位置不变化；负责就将q e 的值加载到当前代码点c 的地方更新c 的位置。流程图2 7 如下： l o 2j p e g2 0 0 0 中t 1 编码器的硬件结构 编码器清零 f ig u r e 2 7c o d i n gp r o c e s s 图2 7m q 编码流程 算术编码的原理在之前的项目中有过相关的介绍。因而下面简单给出编码过程中区间 概率的划分l p s 部分代码： a ：a - q e ( i ( c x ) ) ：对于m p s 的概率区间估计 i f ( a t c m p t s ：c m p t n o n u m t c m p t s ：+ + c m p t n o ， + + c o m p ) f o r ( m = 0 ：m d a t a 一 n u m r o w s 一：+ + m ) f o r ( n = 0 ；n d a t a 一 n u m c o l s 一：+ + n ) if ( c o m p - d a t a 一 r o w s 一 m n 12 7 ) c o m p 一 d a t a 一 r o w s 一 m n ：1 2 7 ： f w r i t e ( & c o m p 一 d a t a 一 r o w s _ m 1 3 ，4 ，1 ，f p ) ： ) e l s ei f ( c o m p 一 d a t a 一 r o w s 一 m n d a t a 一 r o w s 一 m n = 一1 2 7 ： f w r i t e ( & c o m p 一 d a t a 一 r o w s m n ，4 ，1 ，f p ) ： ) e l s e f w r i t e ( & c o m p - d a t a 一 r o w s - m n ，4 ，1 ，f p ) ： ) f c l o s e ( f p ) ： 将小波变换后的数据输入到文件d a t a t h 。 2 4 2t 1 编码的前仿结果 1 2 通过使用v e r i l o g 语言描述t l 编码器的模块，系统采用5 0 m h z 的时钟，使用大小为 2j p e g2 0 0 0 中t 1 编码器的硬件结构 5 1 2 5 1 2 的图片，使用m o d e