（电路与系统专业论文）基于PLD的时间数字转换电路设计[电路与系统专业优秀论文].pdf

基于p l d 的时间数字转换电路设计 郑卅i 大学硕十研究生论文 摘要 本文研究数字化的时间一数字变换t d c ( t i m et od i g i t a lc o n v e a r s i o n ) 技术，本课题的研究 主要为数字化模拟一数字转换a d c ( a n a l o gt od i g hc o n v e r t s ) 服务数字化a d c 可以通过t d c 间接地实现l “，即先实现模拟量转换成时间量的a r c 变换( a n a l o gt ot i i c o n v e r s i o n ) ，然后 再将模拟的时间量做t d c ，以实现数字化a d c 这一目标决定了本文所研究的t d c 既要借鉴在其 他领域中取得的成果，又要满足自身的要求 对作为数字化a d c 部分电路的有特殊的要求，主要体现在：电路必须是全数字的，不 能使用模拟压控振荡器( v c o ) 等器件；希望所设计的电路既能在专用集成电路( a s i c ) 上实 现，也能在可编程逻辑器件( p l d ) 上实现。因此对电路的可综合性有较强的要求，同时对电 路的规模也有一定要求；电路必须满足分辨率和采样率的要求 虽然) c 技术已经在核物理等领域获得了长足的进展【o 螂，但是关于基于数字化a j ) c 应用 的t d c 设计报道目前还不是很多。w a n t a n a b e 于1 9 9 3 年报道了在a s i c 上的1 r i ) c 实现田，作者用一 种基于环形延时链的方法实现了1 3 位输出的全数字t d c ，以1 - s u m 的c 0 s 工艺流片，芯片面积为 1 1 , m 2 。分辨率为0 5 n s 之后子2 0 0 3 年，w t a l l a b e 报道了一种全数字化的仰c n l ，该电路的原 理是基于文献 2 】所设计的全数字t v c ，作者以0 8 u m 的叫0 s 工艺在0 4 5 r a m 2 面积上实现了1 8 位全 数字的a d c 遗憾的是，文献f l 】的前端a t c 实现是利用门电路延时时间与所施加电源电压有线性关系这 一原理，无法在p l d 芯片中实现另外，众所周知，a s i c 设计难度大、费用高，流片风险大，且 设计重用与工艺条件有关而基于p l d 的设计可以有效地缩短研制周期，提高设计的灵活性和 可靠性，降低设计成本且无流片风险峨。随着全数字t d c 的研究，使基于p l d 的高分辨率1 r i ) c 设计成为可能 本文介绍了基于p l d 器件的t d c 实现，成功地将w a n t a n a b e 的方法移植到p l d 中，解决了 移植中的一系列问题，给出了在m a x 7 0 0 0 s 1 7 1 系列c p l d 芯片e p m 7 1 2 8 s l c 8 4 - 1 5 上的实现和 硬件测试结果，实验结果表明，此方法的分辨率平均可达4 2 6 n s ，离散性在+ o 2 3 n s 和一o 1 2 n s 之间，最大非线性小于1 1 0 l s b 。 为了解决本方法在f p g a 和c p l d 芯片上的通用性，本文又提出一种改进型的基于f p g a 芯 片的t d c 电路设计方法电路以q u a r m s l lw e be d i t i o n 4 2 日，1 为软件平台在c y c l o n e 系列【1 9 】_ 告片 上实现。第四章中给出了详细的设计方法、测量数据及图表 将本文描述的t d c 方法结合可集成到p l d 中的a t c ，就可以组成完整的数字化a d c 。文 献 3 7 1 描述了基于单稳态电路的a d c 实现方法1 d c 部分将成为该实现方法中影响转换精度的一 个重要部分 本文设计均以硬件描述语言实现，为全数字化a i ) c 的p l d 实现打下了基础 关键词：时间数字转换，环形延时链。环形移位寄存器，可编程逻辑器件 基于p l d 的时间数字转换电路设计郑州大学硕士研究生论文 t h i sp a l e ri sas t u d y t d c ( t i m et od i g 瞄c o n v e r s i o n ) t e c h n o l o g yw h i c hs e r v e sf o rd i g i t a l a d c ( a n a l o g t od i g i tc o n v e r t e r ) d e s i g n d i g i t a la d c b er e a l i z e di n d i f e c t 矿棚f i r s t l y , a t c ( a n a l o g t o t i m e c o n v e m o n ) i s d o n e w h i c h t r a n s f e r ss i g n a l s f o r m a n a l o g t o t i m e a n ds e c o n d l y , t d cf f a n s f 日8t h ea n a l o gt i m es i g n a li n t od i g i t a ls i g n a l t h i sa i ml i m i t st h ew a yo f o u rd e s i g n i t m 啪s t h a t w e 啪m a y m k e l l o f p r e s e n t w a y s u s e d i n o t h e r f i e l d s b u t w es h o u l d l o o k a f t e r o u r g o a l sf i r s t o u rg o a l 5h a v es o m er e q u i r e m e n t sm a i no f w h i c h 端t h ec i r c u i td e s i g n e dm u s tb ef u l l yd i g i t a l , a n a l o g d e v i c e 8 l i k e c o m m o n l y u s e d v c o c o u l d n o t b e m e d ：e i t h e r r e a l i z a t i o n o n a s i c a n d p l d i 曩 r e q u l , e d , t h i sr e s u l t sa h i g h d e m a n d o ns y n t h e s i z i n g a n d t h e c i r c u i t $ m t l e o n t h e c h i p o f c o m “s e a t t h e o m e d n t h es a m p l i n g r a t ea n d t h e r e s o l u t i o n m u s t b es a t i s f i e d s o 妣t h e a p p l i c a t i o n s o f t d c 雠f i d l y d e v e l o p e d i n f i e l d s l i k e n w l w p h y s i 璐【删，b u ts t i l l f e wd e s i g n sw r e p o r t e do l lt h o s es e r v i n gf o rd i g i t a la d c w a n t a n a b e ( i n l 9 9 3 ) r e p o r t e dad e s i g n u s i n gas t r u c t u r ec a l l e d r i n gd e l a yg a t el i n e w h i c hw a sa1 3 - b i td i g i t a lt d ca n dm a n u f a c t u r e do n a1 1 m m2 c h i p i n 0 s t u n c m o s l i n e t h e c h i pr e a c h e d ar e s o h t i o n o f 0 5 n s l a t e r i n 2 0 0 3 w a n t a n a b er e a l i z e da na l ld i g i t a la d cd e s i g nb a s e do nh i st d cd e s i g n l ”a na s i cc h i pw a s m a n u f a c a a 司o na0 4 5n , d n 2c h i pi n0 8 u mc m o sl i n e u n f o r t u n a t e l y , t h e a t c w a y u s e d b y w a n t a n a b e i n p a p e 一”n s c s d i e p r i n c i p l e w h i c h p o i n t s o u t t h a t t h e d e l a y t i m e f o r a c m o s g a t e i s p r o p o r t i o n a l t o t h e v o l t a g e a p p l i e d o n i t i t i s n o t p o s s i b l e f o r p l dr e a l i z a t i o nb u s e do l lt h ep r i n c i p l e w ea l lk n o wt h a ta s i cr e a l i z a t i o nh a sm a n yd i s a d v a n t a g e s s u c ha sh i g hd e s i g ne f f o r ta n do o b lh i g hm a n u f a c t u r i n gr i s k , a n dh a r dd e s i g ni e - t l q ce t o a st h e d e v e l o p m e a to f h i g hr e s o l u t i o nd i g i t a lt d c ，t h ep l dr e a l i z a t i o no f d i g i tt d cb c c o l n e sp o s s i b l e t h i sp a p e rf o c u s e so l lt h ep l dr e a l i z a t i o no f d i g i tt d c t h er e a l i z a t i o no f w a n t a n a b e sw a yf o r t d cd e s i g ni si n t r o d u c e d a n dl o t so f p r o b l e m sh a v et ob es o l v e dt or e a l i z et h ed e s i g n t e s tr e s u l t s a r cg i v e ni nt h i sp a p e rb a s e do ne p m 7 1 2 8 s l c 8 4 - 1 5c p l dc h i pb e l o n g i n gt om a x 7 0 0 0 ss e r i e s i l 7 l a n dt h er e s o l u t i o ni s4 2 6 n sw j n ln o n l i n e a r i t yl e s st h a n 士i 1 0 l s b i ts e 珥d i f f i c u l tt or e a l i z ew a n t a n a b e sw a yo nf p g ac h i p s t h i sp a p e r p r o p o s e sa l li m p r o v i n g w a yw h i c hc a nw o r kp r o p e l l y t h es i m u l a t i o n s 矾d o n eo nq u a r t n s l lw e be d i t i o n4 2 1 3 3 1 a n dt h e r e a l i z a t i o no nf p g ac h i pb e l o n g i n gt oc y c l o n es e r i e s 【1 9 li sd e s c r i b e d t e s tr e s u l t sa r cg i v e na sw e l l a d i g i t a la d cc o u l db ei n t e g r a t e db yt w oc i r c u i tp a r t ，a t ca n dt d c p a p 一3 刀p r o p o s e da m e t h o db a s e do nm o n os t a b l ec i r c u i t o b v i o u s l y , t h et d cp l a y sa ni m p o r t a n tr o l ei ns u c hd e s i g n s a l ld e s i g n si nt h i sp a p e ra r ef u l f i l l e du s i n gh a r d w a r ed e s c r i p t i o nl a n g u a g e k e y w o r d s ：t i m et od i g i t a lc o n v e r s i o n ，r i n gd e l a yl i n e ，r i n gs h i f tr e g i s t e r , p l d 基于p l d 的时问数字转换电路设计郑州大学硕士研究生论文 第一章引言 1 1 课题背景 模拟一数字转换器a d c ( a n a l o gt od i g i tc o n v e r t e r ) 是连接模拟世界和数字 世界的桥梁，通常而言，a d c 是模拟一数字混合电路。模数混合电路的设计和制造 成本均比数字电路高，同时存在漂移和校正等困难，所以对数字化的a d c 研究一直 在进行中1 1 堋朋。数字化a d c 的方法之一是间接实现，如将模拟量转换成时问量或 频率量，然后再做数字化本文的工作为模拟量一时间量一数字量这一转换途径服 务，即完成将时间量数字化的工作，也称时间一数字变换t d c ( t i m et od i g i t a l c o n v e r s i o n ) 实验核物理的研究课题广泛应用t d c 完成粒子寿命检测等任务【7 ，8 棚。随着科学 技术的发展，精密时间测量数字化技术在自动检测设备、激光探测、医疗图形扫描、 相位测量、频率测量等研究领域得到广泛应用【l o , t l , 1 2 。如医疗图象扫描仪p e t ( p o s i 订o ne m i 蹈i o nt o m o 黟a p h y ) 中广泛使用的t d c 设备，其原理是检测人体内正电 子对消失后产生的一对g 舭曲a 射线光子，利用模拟比较电路将所释放的g a m m a 射 线光子与阙值比较，并在高于该阈值时产生一个触发脉冲，t d c 电路用来测量该触 发脉冲到达的时间。早期该类设备中的时间数字转换分辨率为2 5 n s ，目前新型设备 中分辨率已达1 4 n s 【1 3 】。在激光探测中，t d c 电路用来测量t o f 【1 町( t i m e o f f l i g h tf o r l a s e r ) ，即分辨从激光源到目标后再返回到激光检测器( l a s e rd e t e c t o r ) 的瞬态时间。 早期t d c 电路通常由印刷线路板p c b ( p r i n t e dc i r c u i tb o a r d ) 上的分立元件 组成，且通常是模拟数字混合电路。由于分立元件的离散性和高功耗常导致电路占 用面积大、一致性差等缺点，而且模拟元件常受到环境因素的影响，导致电路稳定 性较差【1 3 】。超大规模集成电路v l s i ( v e r yl a r g es c a l ei n t e g r a t i o n ) 工艺的发展 使t d c 设计在保持高分辨率的前提下向高集成度、低功耗、低成本方向发展。同时 全数字集成( a l ld i 舀t a li n t e g r a t i o n ) 电路设计因工艺简单，设计成本较低、设计难 度较小、流片成功率高等因素而一直是电路设计人员追求的目标，全数字的t d c 设 计也是研究人员关注的问题。 本课题关注的是t d c 应用于间接实现a d c 的研究。模数转换过程可分为模拟 时间转换a t c ( a n a l o gt ot i m ec o n v e r s i o n ) 和时问数字转换t d c 两部分。本文关 基于p l d 的时问致字转换电路设计 郑州大学硕士研究生论文 注后面部分即i d c 的工作。t d c 是该方法中影响转换精度的重要部分。由于这一应 用背景，决定了本课题的下述特点 ( 1 ) 数字化。作为数字化a d c 的一部分，对t d c 提出数字化的要求是很自然的。 核物理中的一些常用方法常常用到体积较大的v c 0 等模拟器件，本研究只能 借鉴其方法，而不能简单地移植过来。 ( 2 ) 集成性作为a d c 设计，其可能的前景只有两个，或者通过流片成为专用 集成电路a s i c ( a p p l i c a t i o ns p e c i f i ci c ) ，或者在可编程逻辑电路( p l d ) 中实 现。成功的设计必须能满足两种方法的实现。 ( 3 ) 语言化。硬件描述语言( h d l ) 已经成为电路设计必不可缺少的工具，特别 对于a d c 这样的电路，通常作为系统电路的数据采集部分存在，如果不能用 皿l 描述，对系统设计和仿真是非常不利的。 ( 4 ) 软核化。通用电路的生命力之一表现在它的可移植性和设计重用性( d e s i g n r e u s e ) 。如果设计不能形成电路软核或硬核，则其应用将受到极大的限制。 本文在上述条件限制下，以硬件描述语言成功设计并实现了数字化t d c ，为全 数字化a d c 的实现打下了基础。 虽然高分辨t d c 在核物理等领域的应用已经非常广泛，其分辨率也达到纳秒量 级，但是由于上述限制，目前应用于数字化a d c 的t d c 的成功报道仍不是很多。 其中比较成功的是，1 9 9 3 年w a t a n a b c 等在文献【2 】中报道的一种基于环形延时门的 全数字t d c 设计。该设计以1 5 u m 的c m o st 艺实现了1 3 位数字转换输出，芯片面 积为1 1 m m 2 ，分辨率为0 5 n s 。2 0 0 3 年，w a t a n a b e 又报道了一种基于此t d c 的全数 字化a d c 电路【l 】，作者以0 8 u m c m o s 工艺在0 4 5 r a m2 面积上实现了1 8 位全数字的a d c 芯片，该电路的t d c 部分是基于文献【2 】所设计的环形延时链。遗憾的是，该实现的 前端 t c 部分是利用集成电路c o m s 的门延时时问和施加于门上的电源电压成正比的 特性，将待转换电压作为延时链的电源电压，从而实现了a t c 转换。如果这一原理 在专用集成电路a s i c 设计中可行的话，在p l d 设计中就是不可行的，原因是我们无 法给p l d 中的部分门电路单独供电。另外，这一实现方法也很难用硬件描述描述语 言实现。 由于a s i c 设计难度大、费用高，流片风险高，且设计重用与工艺条件有很大的 相关性而基于p l d 的设计可以有效地缩短研发周期，提高设计的灵活性和可靠性， 降低设计成本且无流片风险。成功设计的i p 核( i n t e l l e c t u a lp r o p e r t yc o r e ) 与工艺相 2 基于p l d 的时问数字转换电路设计郑卅i 大学硕1 ：研究生论文 对独立，可灵活地移植到其他s o ( ：( s y s t e m o n c h i p ) 中，使设计重用( d e s i g nr e u s e ) 变得十分方型1 5 1 6 】。 随着集成电路i c ( i n t e g r a t e dc i r c u i t ) 制造工艺的不断进步，以f p g a ( f i e l d p r o g r a m m a b l eg a t ea r r a y ) 和c p l d ( c o m p l e xp r o g r a m m a b l ed e v i c e ) 为代表的可编程 逻辑器件p l d ( p r o g r a m m a b l el o g i cd e v i c e ) 技术迅速发展，基于p l d 的设计带来了 便捷性和诸多优点，该类应用正逐渐蚕食专用集成电路a s i c ( a p p l i c a t i o ns p e c i f i c i n t e g r a t e j dc i r c u i t ) 的市场份额。随着p l d 技术的迅速发展和全数字t d c 的研究，使 得基于p l d 的高分辨率t d c 设计成为可能，这一实现也将为全数字化址) c 的p l d 实 现打下基础。 p l d 技术的迅速发展为基于p l d 的片上系统( s o c ，s y s t e mo nac h i p ) 奠定了 基础。但是如果不解决系统前端数据采集部分的数字化，则s o c 的设计将会是不完 整的，系统不得不外挂模拟一数字混合电路的a d c 作为数据采集电路。根据这一需 求，本文借鉴文献 1 2 1 的方法，在p l d 中实现了数字化的t d c 电路，并且利用p l d 的内部资源对所设计的t d c 做了改进，提高了其适用性和性能指标。本文详细介绍 了设计方法，给出了软件仿真和硬件测试结果。 1 2 总体设计思想和论文主要工作 本文成功地将文献【2 】基于a s i c 的t d c 设计方法移植到p l d 中实现。基本工作 原理如图l l 所示，该文献中的t d c 电路用“环形延迟链”r d l ( r i n gd e l a yl i n e ) 来记录信号p a 在r d l 中传播的延时信息，在p b 上升沿时寄存器锁存数据并编码 输出，最终输出p a 与p b 之间的时间差。文献【2 】采用非门单元组成的r d l 作为时 间信号的测量基础，编码电路对r d l 中电路节点的状态编码作为低位数字输出；后 接双边沿触发的同步计数器来记录循环次数作为高位数字输出，最后将两组数字合 并作为结果输出。采用后接计数器的方法可以有效降低延时门的使用数量，从而减 小了芯片面积，同时也减小了各个门单元间的延时离散性。 3 基于p l d 的时问数字转换电路设计 郑：i i 大学硕士研究生论文 图! - - 1 基于环形延时链的t d c 基本原理 要将此方法移植可编程逻辑器件p l d 中实现，需要解决若干问题。 环形延时链r d l 的e d at 具设计综合和实现问题： 解决单个门电路延时时间的离散性，使各个门单元有相对等同的延时时问，同时 要考虑后接计数器的最高工作频率； 基于p l d 的双边沿同步计数器的设计实现； 对所设计的电路进行优化，使所设计的电路在满足指标的情况下，占用较小的芯 片资源，所选用的目标芯片经济适用。 本文成功地解决了上述移植过程中遇到的问题。作者在a l t e r a 公司的 m a x 7 0 0 0 s 7 1 系列e p m 7 1 2 8 s l c 8 4 1 5 芯片实现上述结构的设计，并对该设计进行 了硬件测试【嘲。时序仿真和硬件测试表明，在e p m 7 1 2 8 s l c 8 4 1 5 芯片上的设计实 现分辨率可以达到4 2 6 n s 。 上述基于环形延时链的t d c 电路设计依靠r d l 的特定电路结构记录信号的延 时信息，为了在p l d 中实现特定的电路结构，在利用e d a 工具综合时附加一些约 束条件，这使得该设计在不同器件间的可移植性较差，而且由于f p g a 芯片内部的 特殊性，布线延时的不确定性，使得该设计无法在应用更为广泛的f p g a 芯片中实 现，仅在c p l d 芯片中能较好得实现。 本文在基于r d l 实现设计的基础上，提出了一种改进型的基于f p g a 芯片的 高分辨率时间数字转换电路的设计方法，使设计在通用f p g a 芯片上具有良好的可 移植性。与文献【2 】的方法不同的是，为了适应f p g a 的设计，必需对该方法做很多 改造。如果简单地移植环形延时门设计，在f p g a 中是行不通的因为与a s i c 设计 不同，在f p g a 里任何基本电路都是通过e d a 软件综合后实现，而f p g a 芯片内部布 4 基于p l d 的时问数字转换电路设计郑州大学硕士研究生论文 线延时是不确定的，使得各个门单元之间延时离散性无法得到保证；其次，在时序 上也很难保证和其他电路的配合。为了提高分辨率，与单纯计数型时间数字转换电 路不同，改进设计中也采用功能类似r d l 的细计数部分，后接通用计数器控制所设 计测量电路的测量范围。细计数部分则由巧妙设计的环形移位寄存器代替环形延时 链实现。本转换电路以q u a r t u s l iw e be d i t i o n 4 2 为软件平台在a l t e r a 的c y c l o n e 系 列【1 9 】芯片中实现。当在外部系统时钟频率为2 5 m h z 时，在c y c l o n e 系列f p g a 芯 片e p l c 6 q 2 4 0 c 8 上的分辨率可达5 n s ，第四章中时序仿真和硬件测试部分给出了详 细的测量数据及图表。 本文介绍了基于可编程逻辑器件的t d c 电路的实现方法，为了增加该方法在不 同芯片问的可移植性对设计作了改进和优化，使设计能广泛使用在各种f p g a 芯片 上。本设计实现占用芯片资源较少，可作为单独的功能电路使用，也可以作为部分 电路嵌入到其他系统中组成片上系统。 1 3 论文主要内容及结构 本文分五章对课题进行论述。 第一章引言。介绍了课题的背景及意义介绍了t d c 的应用领域。传统数模 混合t d c 电路的一些缺点，全数字化集成设计以及基于可编程逻辑器件设计的优 点：介绍了“基于p l d 的t d c 电路设计”的总体思路和论文主要工作。 第二章可编程逻辑器件是本文t d c 实现的基础，本章简单介绍了可编程逻辑 器件的发展，对c p l d 和f p g a 的基本原理和功能结构作了介绍，并针对本文的设 计实现，对m a x 7 0 0 0 s 系列和c y c l o n e 系列芯片的结构和功能特点作了具体介绍。 第三章介绍了基于p l d 的t d c 设计过程。首先对该方法t d c 的基本工作原 理做了说明，同时提出了移植过程中要解决问题，并给出了具体解决方案。对设计 中各个具体模块的实现以及软件优化作了详细介绍。最后对该设计进行了硬件测试， 并对测试数据进行了分析。 第四章介绍了基于p l d 的t d c 电路的改进方法。首先对采用的改进的方法做 了说明，并对电路各个具体模块的实现作了详细介绍。最后对该设计进行了硬件测 试，并对测试数据进行了分析。 5 基于p l d 的时问数字转换电路设计 郑州大学硕：螂”究生论文 第五章结论。针对本文中的基于p l d 的t d c 电路设计方法，对本设计做出总 结，并探讨下一步的改进和其他应用，提出了有关的改进的方法，对应用前景做了 分析。 6 基于p l d 的时问数字转换电路设计 郑州大学硕士研究生论文 第二章可编程器件p l d 的基本原理与结构 2 1 可编程逻辑器件发展简介 由于t d c 电路对时序和工作频率的苛刻要求，为了在p l d 芯片中顺利实现 t d c 的设计，有必要对p l d 的结构和特性作深入的了解 早期的可编程逻辑器件只有可编程的只读存贮器p r o m0 ) r o g r a m m a b l er e a d o n l ym e m o r y ) 、紫外线可擦除只读存贮器u v - e p r o m ( u l t r av i o l e te r a s a b l e p r o g r a m m a b l er e a do n l ym e m o r y ) 和电可擦除只读存贮器e e p r o m 或e 2 p r o m ( e l e c t r i c a le r a s a b l ep r o g r a m m a b l er e a do n l ym e m o r y ) - - - 种这些器件由于结构的限 制只能完成简单的数字存储功能1 2 4 , 2 5 1 。 其后，出现的结构稍复杂的可编程芯片，即可编程逻辑器件( p l d ) ，能够完成 各种数字逻辑功能。典型的p l d 器件结构如图2 一l 所示，由一个“与”门和一个“或” 门阵列组成，而任意一个组合逻辑都可以用“与一或 表达式来描述，所以p l d 能以 乘积项和的形式完成大量的组合逻辑功能。 图2 一l 典型p l d 器件的部分结构 该阶段的产品主要有可编程阵列逻辑p a l ( p r o g r a m m a b l ea r r a yl o g i c ) 和通用阵 列逻辑g a l ( g e n e r i ca r r a yl o g i c ) 。p a l 由一个可编程的“与”平面和一个固定的“或” 平面构成，或门的输出可以通过触发器有选择地被置为寄存状态。p a l 器件具有现 场可编程功能，所采用的工艺有反熔丝工艺、e p r o m 工艺和e e p r o m 工艺。还有 一类结构更为灵活的逻辑器件是可编程逻辑阵n ( p l a ) ，它也由一个“与”平面和一个 “或”平面构成，但是这两个平面的连接关系是可编程的。p l a 器件采用现场可编程 或者掩膜可编程方式实现逻辑电路。在p a l 的基础上，又发展了一种通用阵列逻辑 7 基于p l d 的时问数字转换电路设计 郑州大学硕士研究生论文 g a l ，如g a l l 6 v 8 ，g a l 2 2 v 1 0 等。它采用了e e p r o mt 艺，可以用电信号擦除和 改写，与p a l 不同的是，其输出结构是可编程的逻辑宏单元，用户可以自行定义输 出单元的逻辑功能，因而设计具有更强的灵活性，至今许多成熟器件仍被广泛使用。 这些早期p l d 器件的一个共同特点是可以实现速度特性较好的逻辑功能，但其集成 密度还不够大，引脚数量也很受限制，由于这些限制使得该类器件只能实现规模较 小的逻辑电路 2 0 世纪8 0 年代中期，随着集成电路制造工艺的不断改进，可编程器件厂商a l t e r a 和x i l i n x 分别推出了类似于p a l 结构的扩展型复杂可编程器件c p l d ( c o m p l e x p r o g r a m m a b l el o g i cd e v i c e ) 和与标准门阵列类似的现场可编程门阵列f p g a ( f i e l d p r o g r a m m a b l e g a t e a r r a y ) ，这类器件都具有体系结构和逻辑单元灵活、集成度高以 及适用范围广等特点这两种器件兼容了p l d 和通用门阵列的优点，可实现较大规 模的逻辑电路，编程也很灵活。同其它专用集成电路a s i c 相比，该类器件可以有 效的缩短开发周期，降低设计制造成本低并拥有先进的开发工具支持，另外还具有 标准产品无需测试、质量稳定以及可实时在线检验等优点，因此被广泛应用于产品 的原型设计和产品生产( 一般在l o , o o o 件以下) 中。几乎所有应用门阵列、p l d 和中 小规模通用数字集成电路的场合均可应用f p g a 和c p l d i 器件。 2 2m a x 7 0 0 0 s 系列c p l d 器件简介 m a x 7 0 0 0 s 是a l t e r a 公司c p l d 系列芯片中的重要产品“7 1 ，广泛应用于各种设 计领域，在此系列产品中的设计实现具有一定的代表性。该系列产品具有固定的片 内布线延时，可以减小r d l 中门单元的延时离散性，因此本文选择该系列产品为目 标芯片。本文基于环形延时链r d l 结构的t d c 在m a x 7 0 0 0 s 系列芯片 e p m 7 1 2 8 s l c 1 5 上实现。下面对m a x 7 0 0 0 s 系列c p l d 芯片的基本结构和功能特 点作以介绍。 a l t e r a 公司出品m a x 7 0 0 0 系列包括m a x 7 0 0 0 、m a x 7 0 0 0 s 、m a x 7 0 0 0 a e 等 具体型号，该系列芯片基于先进的多阵列矩阵( m a x ) 架构，为大量应用提供了世 界级的高性能解决方案。基于e e p r o m 只读存储器的m a x 7 0 0 0 s 产品采用先进的 c m o st 艺制造，提供从3 2 到2 5 6 个宏单元的密度范围，速度达3 5 越的管脚到管 脚延迟。m a x7 0 0 0 器件都支持在系统可编程能力i s p ( i ns y s t e mp r o g r a m m a b l e ) ， 基于p l d 的时间数字转换电路设计 郑州大学硕士研究生论文 可以在现场进行重配置。a l t e r a 提供5 0 v ，3 3 v 和2 5 v 核心电压的m a x7 0 0 0 器 件，如表2 一l 所示( 其中t p d 表示设计从输入到非寄存器输出的最小数据延迟) 。 表2 一lm a x 7 0 0 0 系列器件集成密度和工作速度 l 密度( 宏单元)m a x t 0 0 0 s ( 5 o v )m a x 7 0 0 0 a e ( 3 3 v )m a x 7 0 0 0 b ( 2 5 v )晟快t p d ( 地) 3 2 3 5 6 4 3 5 f 1 2 8 4 o l 6 0 1 9 2 7 5 2 5 6 5 o 1 5 1 2 q 5 5 a l t e r a 的m u i t i v o l t t m 多电压接口允许设计人员在m a x7 0 0 0 设计中无缝集成 1 8 v 、2 5 v 、3 3 v 和5 0 v 逻辑电平，其中m a x 7 0 0 0 s 系列器件核心工作电压为 5 v ，管脚电压兼容3 3 v 和5 v m a x7 0 0 0 器件具有即用性，非易失性的特点，提 供全局时钟，在系统可编程，漏极开路输出，可编程上电状态，快速输入建立时间 和可编程输出回转速率控制特性，使得m a x7 0 0 0 器件适用于大量系统级的应用。 m a x 7 0 0 0 s 系列器件的技术性能指标性如下i 明： ( 1 ) 高密度：可用等效逻辑门最大为5 0 0 0 门，宏逻辑单元最多可达到2 5 6 个 ( 2 ) 高速度：m a x 7 0 0 0 s 系列器件的系统工作速度1 8 0 m h z ，设计从输入到非寄 存器输出的最小数据延迟为4 n s 。 ( 3 ) 在系统可编程：m a x 7 0 0 0 s 系列器件支持i e e e 11 4 9 1 边界扫描测试标准。 在m a x 7 0 0 0 s 系列器件结构中主要包括l a b ( l o g i ca r r a yb l o c k ) 、宏单元 ( m a c r o - c e l l s ) 、扩展乘机项e p t ( e x p a n d e rp r o d u c tt e r m s ) 、可编程连线阵列 p i a ( p r o g r a m m a b l ei n t e r c o n n e c ta r r a y ) 和i o 控制块( i oc o n t r o lb l o c k ) 除此之 外，m a x 7 0 0 0 s 系列内部结构中还包括全局时钟输入和全局时钟输出使能的控制 线，可以作为一般的输入端使用。图2 2 是m a x 7 0 0 0 s 器件的内部结构。 9 基于p l d 的时问数字转换电路设计郑州大学硕士研究生论文 图2 2m a x 7 0 0 0 s 器件的内部结构 ( 1 ) 逻辑阵列块l a b ( l o g i ca r r a yb l o c k ) 逻辑阵列块l a b 是m a x 7 0 0 0 s 系列器件中最大的逻辑单元，每个逻辑单元阵 列块l a b 由1 6 个宏单元构成，他们与各自相对应的i o 控制块相连，4 个逻辑阵列 块通过可编程连线阵列p i a 和全局总线连接在一起。全局总线由所有的专用输入、 i o 引脚和宏单元反馈构成。利用它们来实现不同逻辑阵列块之间的互连，从而实现 更为复杂的逻辑功能。每个逻辑阵列块有下列输入信号： 来自通用逻辑输入p 1 a 的3 6 个信号； 用于寄存器辅助功能的全局控制信号； 从l o 引脚到寄存器的直接输入通道，来实现m a x 7 0 0 0 e 和m a x 7 0 0 0 s 器件 的快速建立时间。 ( 2 ) 宏单元m a c r o c d l s m a x 7 0 0 0 s 系列器件的基本逻辑单元称为逻辑宏单元( 如图2 - - 3 所示) ，可 以用来实现各种具体的逻辑功能。本文第三章介绍的基于环形延时链的t d c 电路设 计中，r d l 中的每个基本门单元都是由单独的一个逻辑宏单元来实现，1 6 个门单元 1 0 基于p l d 的时间数字转换电路设计郑卅f 大学硕士研究生论文 共占用了1 6 个逻辑宏单元宏单元由逻辑阵列、乘积项选择矩阵和可编程触发器组 成，逻辑阵列用来实现组合逻辑函数，每个宏单元提供5 个乘积项。通过乘积项选 择矩阵实现5 个乘积项的逻辑函数。或者使这5 个乘积项作为宏单元里触发器的辅 助输入( 清除、置位、时钟和时钟使能) 每个宏单元的一个乘积项还可以反馈到 逻辑阵列。宏单元中的可编程触发器可以被单独编程为d 、t 、j k 或者s r 触发器， 可编程触发器还可以被旁路掉，用以实现纯组合逻辑函数每个可编程触发器的触 发脉冲可以从以下三种方式中选择。 全局时钟( g l o b a lc l o c k ) ，能够实现最快的时钟控制 带高电平使能的全局时钟，以实现具有使能控制的触发器，并实现最快的时 钟控制。 来自乘积项的时钟，触发器由来自隐含单元或者i o 引脚的信号进行时钟控 制，它一般具有较慢的时钟控制 g 崮女 黢涮f 弼驾 “| iu 匿：i 黼 2 ， 嚣p 船一 戮激蠡圣望 | | 警 l 一厂 相凼一十 卜- 囝 纠 r _ 、 $ 如 氅l 一屿 u o * 广、 h m l ， 3 t k d m d 一d t 嚣”鬻 c 5 ， s d 日 f q - 一用 l _ j ：争 ，z k t 。l* “ 口 肃 - p 饥- _ 一 幽2 3m a x 7 0 0 0 s 的宏单元酗 m a x 7 0 0 0 e 和m a x 7 0 0 0 s 系列都由2 个全局时钟信号g c l k l ，g c l k 2 。 m a x 7 0 0 0 e 和m a x 7 0 0 0 s 的i o 引脚都有一个宏单元寄存器的快速输入通道，它能 够旁路p i a 和组合逻辑，也允许把触发器作为具有快速建立时间( 2 5 n s ) 的输入寄 存器。 ( 3 ) 扩展乘积项e p t ( e x p a n d e r p r o d u c tt e r m s ) 基于p l d 的时间数字转换电路设计郑州大学硕士研究生论文 尽管大多数逻辑函数可以由每个宏单元的5 个乘积项来实现，但是对于更为复 杂的逻辑函数，还需要附加乘积项。为了提供所需要的逻辑资源，可以借用另一个 宏单元内部的逻辑资源。m a x 7 0 0 0 s 器件允许利用共享和并联扩展乘积项作为附加 的乘积项直接送到同一逻辑阵列块l a b 的任意宏单元中利用扩展项可保证在实现 复杂逻辑综合时，尽可能少地占用逻辑资源，从而实现较快的工作速度 共享扩展项 共享扩展项就是由每个宏单元提供一个未被使用的乘积项，并将它们反相后反 馈到逻辑阵列块，每个逻辑阵列块区l a b 有1 6 个共享扩展项。图2 4 显示了利用 共享扩展项实现多个宏单元之间的连接。 、 * l _ 主 1 一 i ) 一 i 厂_ j 一 - - j 1 ； j 、7 广、 ， 玲 h 1 1 一 ) ) - 台 j 一 j 白c ， p t 0 6 u c t - l l c m 婶 m r m a t f p m a x t - i a m t o , t e s 口n m o a f r o m p l 臼“ 幽2 - - 4 利用共享扩展项实现多个宏单元之间的连接 每个共享扩展项都可以被逻辑阵列块内的任何一个宏单元或者全部宏单元使用 和共享，以实现更为复杂的逻辑函数。如果某个与项( 也叫乘积项p r o d u c t - t e r m ) ， 例