多通道数据采集卡ppt课件.ppt

多通道数据采集卡,系统主要技术指标,1、输入通道数：32通道2、信号动态范围：05V、03V、010V、5V3、数据采样速率：2KHZ4、ADC分辨率：1216位5、接口形式：USB2.0,系统设计主要包括的内容,1、数据采集系统方案的确立2、系统硬件设计3、系统软件设计,数据采集系统方案的确立常用系统介绍,1、多路非同步数据采集系统,这种方法用在被采集的多路信号之间没有严格的时序关系的时候，不适合用来实现对高速信号的采集，也不能实现多路信号的同步采集。,数据采集系统方案的确立常用系统介绍,2、多A/D实现多通道并行采样系统,这种方法用于多个高频高速数据并行采集。该系统需要多片ADC芯片来实现多路信号并行采集，各路信号基本上不互相干扰，采集速度也有明显的提高，但是由于使用的芯片较多，导致电路结构复杂，体积庞大，而且价格昂贵。,数据采集系统方案的确立常用系统介绍,3、单A/D多通道同步采集系统,这种方法能保证多路信号的同步采集，也能用于高速采样，而且电路简单，成本不高，但是各个通道之间容易相互干扰。,本系统采用第一种方案，即多路非同步数据采集系统,系统硬件设计,一、电源模块,之前：由于7805标准输入电压是10V，我输入的是12V，7805发热严重；LM358是双运放，想用它输出正、负10V的电压给多路开关用，但是需要提供大于+10V和小于-10V的电源，-10V电压还得从+12V的电源转换，比较麻烦。,系统硬件设计,后来：1、12V转5V部分改用LM2575，它允许输入740V变化的直流电压，输出5V，最大电流为1A，基本不发热。2、采用金升阳的电源模块WRA_CS-3W直接由+12V电源输出正、负12V电压供多路开关使用。,此电路在输入输出端联接一个“LC”滤波网络可进一步减少输入输出纹波。由于DG406的标准电源电压是15V，最大工作电压是40V，而电源模块本身的输出博文并不是很大，完全可以满足要求，所以就直接用了。,系统硬件设计,二、多路开关,选用芯片ADG406，后因为芯片较贵，用DG406代换。这两个芯片的引脚、功能和使用方法是相同的。,芯片为CMOS器件，单片16通道，允许输入的模拟电压范围是VssVcc。,用P1.0P1.4作32路模拟开关的地址线，地址范围为0000H001FH，其中U2的EN端信号由P1.4接非门后输入，U3的EN端信号直接由P1.4输入。32路通道地址范围为0000H001FH,系统硬件设计,三、I/O扩展,74HC573是74HC373的替代品，引脚分布较规则，利于布线。让LE端始终为高电平，通过改变输给使能端的信号控制信号的通断。具体电路如图所示。地址为：低八位是8XXXXH，高八位是9XXXXH,这里取8FFFH和9FFFH。,系统硬件设计,四、AD转换,选用AD转换芯片ADS7805，它是16位采样AD转换器，内置16位逐次逼近式寄存器、采样保持器、参考电压、时钟、数字接口、信号调理电路以及三台输出驱动电路采样频率为100KHZ（两次采样之间间隔10us），+5V单电源供电，模拟输入范围为-10V+10V，转换最多在8us内完成，精度也满足要求。,1、P1.5与ADS7805的R/非C端相连，位操作，控制ADS7805是进行AD转换还是输出转换后的数据2、两个并行I/O扩展芯片用来接收ADS7805输出的高八位和低八位数据3、P2.4，P2.5，P2.6，P2.7分别与74HC138的的A0，A1，A2和E3端相连，其Y0、Y1端分别输出I/O扩展口的使能信号,顾地址为：低八位是8XXXXH，高八位是9XXXXH,这里取8FFFH和9FFFH。,系统硬件设计,五、片外存储,选用PD43256B，它是32Kx8的SRAM.,1、P2.0P2.6作片外RAM的高7位地址线，P2.7与RAM的片选端相连输出片选信号可知，RAM地址为0000H7FFFH2、P0口做数据地支复用线,2019/12/15,13,可编辑,系统硬件设计,六、USB接口,选用国产芯片CH372，它是一个USB总线的通用设备接口芯片。在本地端，CH372具有8位数据总线和读、写、片选控制线以及中断输出，可以方便地挂接到单片机系统总线上；CH372内置了USB通讯中的底层协议，具有省事的内置固件模式和灵活的外置固件模式。在内置固件模式下，CH372自动处理默认端点0的所有事务，本地端单片机只要负责数据交换，所以单片机程序非常简洁。在外置固件模式下，由外部单片机根据需要自行处理各种USB请求，从而可以实现符合各种USB类规范的设备。本系统采用内置固件模式。,1、P0口做CH372的八位数据线2、74HC573的Q0与CH372的控制端A0相连，控制是向CH372写命令还是数据（当A0=1时可以写命令，当A0=0时可以读写数据）3、P2.4，P2.5，P2.6，P2.7分别与74HC138的的A0，A1，A2和E3端相连，Y3端与CH372的片选端CS相连,输出CH372的使能信号4、可知CH372的地址为Bxx1H和Bxx0H,此处选择BFF1H和BFF0H,片外SRAM、CH372和两个74HC573无地址重叠,系统硬件设计,七、ISP下载电路,本设计选用STC89C52单片机，支持ISP功能。,如图所示是ISP下载电路。CH340提供了常用的串口信号，C17容量为4700pF到0.02F，用于CH340内部电源节点退耦，C16容量为0.1F，用于外部电源退耦。晶体Y3、电容C18和C19用于时钟振荡电路。Y3是频率为12MHz的石英晶体，C18和C19是容量为22pF的独石或高频瓷片电容。它输出的就是TTL电平，无需再进行电平转换。,系统硬件设计,七、ISP下载电路,ISP下载需要单片机冷启动，即把电源和地都断开，这里用一个六角的自锁开关实现，其中VCC和GND为电源端，LVCC和LGND为单片机的电源端。如图所示。,系统硬件设计,八、单片机模块电路,单片机模块电路如图所示。它由复位电路、外部晶振、地址锁存器和译码器组成。地址锁存器74HC573用来锁存P0口上的地址数据，其LE接单片机的ALE端；译码器用来提供用于I/O扩展的两个74HC573和USB接口芯片CH372的使能信号。,系统软件设计（AD部分采用外部中断版本）,主函数流程图如下,由于AD转换至多在8us内完成，所以可在启动转换后延时8us直接读数，ADS7805输出的为补码，补码转原码由计算机读出数据后转换；存储数据时,从存储器的第一个存储单元开始，将数据依次存入各个存储单元，先存低八位数据后存高八位数据;数据存储完毕后，修改模拟开关地址和存储单元地址，以进行下一个通道的信号的AD转换并存储数据；如果数据已经存入最后一个存储单元，则下一个数据存入第一个存储单元，如此循环下去。,系统软件设计（AD部分采用外部中断版本）,外部中断0流程图如下,设置USB为内部固件模式，中断为下降沿触发。INT0的中断服务函数：用于响应USB芯片CH372产生的外部中断，将数据发送给计算机。读取数据时从存储器的第一个存储单元开始，依次读取各个