（微电子学与固体电子学专业论文）32位浮点dsp处理器dma模块设计研究.pdf

摘要摘要数字信号处理器是现代通信和信息处理的s o c 系统中的重要组成部分。而t m s 3 2 0 c 3 x 系列3 2 位浮点d s p 更具有运算速率高，数据吞吐量大以及实时处理性好的特点，本文主要介绍基于改进的v c 3 3 处理内核的d m a 模块口软核设计。d m a 模块是d s p 系统中的重要部件。由于原始d m a 模块具有在功能上较为单一，且寻址方式不灵活，寻址范围较小等缺点，所以这些因素制约了d s p 系统的应用范围及灵活性。本文根据d s p 系统的实际使用情况，增加了索引寻址、位反转寻址、t i 与i e e e 浮点数格式的互相转换以及自动初始化等功能，扩展了d m a 系统的功能和应用范围。此外，本文设计的d m a 结构在不增加已有数据寄存器的基础上，在内部增加了一条两级数据流水线通道，实现了在内存和外设之间无同步单周期传输，大大加快了该种情况下的数据传递速度；同时，保留了在内存或外设之间无同步双周期传输以及可由中断信号同步传输的特点。根据上述d m a 功能描述及原理，本文首先分析了原有d m a 模块的结构和行为，然后根据新加功能模块及原有结构设计出新的系统架构，并解决了它们在新的系统架构中的整合问题；同时介绍了新功能设计的意义，随后制订了新结构的行为及时序模型，分析了模块内部控制通路、地址通路以及数据通路的设计及它们之间的关系；并在此基础上对该d m a 结构按照译码部分、控制部分、地址和数据传输部分对其中各子模块的设计进行了详细的介绍。本文依据数字系统自顶向下的设计策略，对d m a 模块进行了r t l 级划分，并采用v e r i l o gh d l 对其进行功能描述，完成了控制状态机、译码电路、地址产生模块、中断产生逻辑以及自动初始化状态机等的设计，并对v e r i l o g 代码进行了优化。然后，通过修改控制字内各控制位编写仿真测试代码，对整个d m a 模块的各个功能进行了全面的测试和时序分析。仿真结果表明，该设计完全达到系统设计的要求。文章最后分析了d m a 的性能和应用兼容性等问题。关键词：d m a 数据流水线v e r i l o g 代码i p 软核a b s t r a c t，a b s t r a c td s pp r o c e s s o rp l a y sav e r yi m p o r t a n tp a r ti nt h eh i g hp e r f o r m a n c em o d e mc o m m u n i c a t i o na n di n f o i r m a t i o np r o c e s s i n gs o cs y s t e m s a n dt h es e r i e so ft m s 3 2 0 c 3 x ，3 2b i t sf l o a t i n g p o i n td s p r o c e s s o r , h a v eal o to fa d v a n t a g e s ，s u c ha sh i g l lo p e r a t i o ns p e e d ，l a r g en u m b e r so fd a t at h r o u g h p u ta n dg o o dr e a l - t i m ep r o c e s s i n gp e r f o r m a n c e t h i sp a p e rm a i n l yi n t r o d u c e st h ed e s i g no fd m am o d u l ei ps o f tc o r eb a s e do ni m p r o v e dv c 3 3p r o c e s s i n gc o r e t h ed m am o d u l ei sa ni m p o r t a n tp a r ti nd s ps y s t e m s t h ea p p l i c a t i o nr a n g eo fd s ps y s t e m si sr e s t r i c t e d ，b e c a u s eo ft h ed i s a d v a n t a g e so fo r i g i n a ld m am o d u l e ，s u c ha ss i m p l e xf u n c t i o n ，u n s k i l l f u la d d r e s s i n gm o d ea n ds m a l la d d r e s s i n gr a n g ee t e a c c o r d i n gt ot h ea c t u a lu s i n gc o n d i t i o n so ft h ed s ps y s t e m ，s o m ef u n c t i o n ss u c ha si n d e xa d d r e s s i n g , b i tr e v e r s ea d d r e s s i n g f l o a t i n g p o i n tf o r m a tt r a n s f c i r mb e t w e e nt ia n di e e e ，a u t oi n i t i a l i z a t i o na r ea d d e di nd m a i te x p a n d st h ea p p l i c a t i o nr a n g eo ft h ed m as y s t e m i na d d i t i o n , ad a t ap i p e l i n ec h a n n e lw i t ht w ol e v e l si sa l s oa d d e di nt h ed m as t r u c t u r e ，r e a l i z i n gt h en o n s y n c h r o n i z a t i o ns i n g l e c y c l et r a n s f e rb e t w e e nr ama n dp e r i p h e r a ld e v i c e s 、析也o u ti n c r e a s i n gt h en u m b e ro fd a t ar e g i s t e r , g r e a t l ys p e e d i n gu pt h ed a t at r a n s f e rs p e e di nt h i sc o n d i t i o n a tt h es a m et i m e ，s o m ec h a r a c t e r i s t i c sa r er e s e r v e di nt h ed m a ，s u c ha st h en o n s y n c h r o n i z a t i o nd o u b l e c y c l et r a n s m i s s i o nb e t w e e nr a ma n dp e r i p h e r a ld e v i c e sa n dt h es y n c h r o n i z a t i o nt r a n s m i s s i o nu s i n gi n t e r r u p t s r e f e r r i n gt ot h ed 丛f u n c t i o na n dt h e o r yd e s c r i b e da b o v e ，t h i sp a p e ra n a l y z e sf u n c t i o n sa n db e h a v i o r so ft h ep r i m a r yd m am o d u l ea tf i r s t ，a n dt h e nd e s i g n st h en e ws y s t e ms t r u c t u r er e f e r r i n gt ot h en e wa d d e df u n c t i o nm o d u l e sa n dt h eo r i g i n a ls t r u c t u r e ，r e s o l v i n gt h ep r o b l e mo fa s s e m b l i n gt h e mi nt h en e ws y s t e ms t r u c t u r e a tt h es a m et i m e ，t h i sp 印e rd e s c r i b e st h em e a n i n g so fd e s i g n i n gn e wf u n c t i o n s ，a n dt h e nf o r m u l a t e st h e s ef u n c t i o n sa n dt i m em o d e lo ft h en e ws t r u c t u r e e x p a t i a t e st h er e l a t i o n s h i po ft h em o d u l e si n t e m a lc o n t r o lc h a n n e l s ，a d d r e s s i n gc h a n n e l sa n dd a t ac h a n n e l s ，b a s i n go nt h i s ，i n t r o d u c e ss o m ed e t a i l so ft h ee a c hs u bm o d u l ei nt h ed m as t r u c t u r ea c c o r d i n gt od e c o d i n gp a r t ，c o n t r o lp a r t ，a d d r e s s i n ga n dd a t at r a n s f e rp a r t b yu s i n gt o p d o 1 nd e s i g ns t r a t e g yo fd i g i t a ls y s t e m ，ip a r t i t i o nt h ed m am o d u l ei nr t l ，a n dd e s c r i b et h ef u n c t i o nu s i n gv e r i l o gh d l ，r e a l i z i n gt h ed e s i g no fc o n t r o lf s m ，d e c o d i n gc i r c u i t ，a d d r e s sg e n e r a t i n gm o d u l e ，i n t e r r u p tg e n e r a t i n gl o g i ca n da u t oi n i t i a lf s me t c ，a n do p t i m i z et h ev e r i l o gc o d e a n dt h e n ，1w r i t el o t so fs i m u l a t i o nt e s tc o d eb ym o d i f y i n ge v e r yc o n t r o lb i ti nc o n t r o lr e g i s t e r , a n df i n i s ht h ea l l a r o u n dt e s ta n dt i m i n ga n a l y s i so ft h ed m am o d u l e se a c hf u n c t i o nt o t a l l y t h er e s u l t so fs i m u l a t i o nm a k ei tc l e a rt h a tt h ed e s i g na c h i e v et h er e q u i r e m e n to fs y s t e md e s i g n f i n a l l y , t h i sp a p e ra n a l y z e st h ep r o b l e m ss u c ha st h ed m ap e r f o r m a n c ea n dc o m p a t i b i l i t yi na p p l i c a t i o ne t c k e y w o r d s ：d m ad a t ap i p e l i n ev e r i l o gc o d ei ps o f tc o r e独创性：声明本人声明所呈交的学位论文是誉人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含本人为获得江南大学或其它教育机构的学位或证书而使用过的材料与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。签名：室盘到日期：z 丝星z 。关于论文使用授权的说明本学位论文作者完全了解江南大学有关保留、使用学位论文的规定：江南大学有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅和借阅，可以将学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文，并且本人电子文档的内容和纸质论文的内容相一致。保密的学位论文在解密后也遵守此规定。签名：导师签名：第一章绪论第一章绪论弟一早殖化随着人类社会第三次科技革命的不断深入，其中以微电子学和计算机领域的发展最为迅速。从上世纪中叶的晶体管以及集成电路的发明揭开了微电子飞速发展的序幕，由i n t e l 公司创始人之一的g o r d o nm o o r e 预见了在一个单片上集成的晶体管数目将随时间按指数规律增长，具体来说就是集成的复杂程度大约每1 2 年翻一倍，这一规律被称为摩尔定制。自从计算机发展以来，其运算速度越来越快，从上世纪8 0 年代开始，集成电路设计与计算机结合产生了e d a 技术，即电子设计自动化技术【2 】，这给整个集成电路设计产业带来了一场新的革命。由于v l s i 工艺技术的发展，器件特征尺寸越来越小，芯片规模越来越大，同时功能也越加丰富，这使得集成电路的设计的复杂度急剧上升，e d a 技术的出现极好的解决了这个问题。同时，随着e d a 技术的发展以及多种兼容工艺的出现，使得差别很大的不同器件可以集成在同一芯片上。在市场上，一些消费类电子设备，像3 g 移动通信设备、高清晰度电视、b l u e t o o t h 以及各种音视频播放器等产品都要求进行百万门级的集成电路( i n t e g r a t e dc i r c u i t ，i c ) 设计，这些设备要求设计时间、投放市场时间尽量短，还要求开发过程部分可预测、制造风险尽量小、质量尽可能高。在这种情况下，传统的全定制甚至半定制的以单元库( c e l ll i b r a r y ) 为基础的a s i c 设计方法己逐渐跟不上需要，而另一种新的设计方法，系统集成芯片( s o c ) 设计，得到了越来越广泛的应用，而且正在逐渐成为集成电路设计的主流【3 , 4 , 5 】。1 1s o c 设计概述简单的讲，将整个电子系统集成在同一芯片上，称为片上系统( s o c ) 或称为系统级芯片；具体来讲就是在同一个芯片上集成了控制部件( 微处理器、存储器、v o 接口)和执行部件( 微型开关、微机械) ，能够自成体系、独立工作的芯片【6 】。系统芯片技术通常应用于小型的，日益复杂的客户电子设备。例如，声音检测设备的系统芯片是在单个芯片上为所有用户提供包括音频接收端、模数转换器( a d c ) 、微处理器、必要的存储器以及输入输出逻辑控制等设备。此外系统芯片还应用于单芯片无线产品，诸如蓝牙设备，支持单芯片w l a n 和蜂窝电话解决方案。由于空前绝后的高效集成性能，系统芯片是替代集成电路的主要解决方案。s o c 已经成为当前微电子芯片发展的必然趋势。一般认为s o c 的特征包括：实现复杂系统功能的v l s i ；采用超深亚微米工艺技术；使用一个以上嵌入式c p u 数字信号处理器( d s p ) ；外部可以对芯片进行编程。目前市场上各种s o c 产品的技术资料显示，s o c 具有以下几个比较明显的优点【6 ，1 7 】：一、设计规模大并且结构复杂动辄数百万门乃至上亿个元器件的设计规模，而且电路结构还包括m p u 、s r a m 、d r a m 、e p r o m 、f l a s h r o m 、a d c 、d a c 甚至模拟和射频电路。为了缩短投放市场的时问，要求设计起点比普通a s i c 高，不能依靠基本逻辑和已有的电路单元作为基江南大学硕士学位论文础单元，而是采用i p 模块。在验证方法上要采用数字和模拟电路在一起的混合验证方法。为了对各模块特别是i p 模块进行有效的测试，必须进行可测性设计。二、电路速度高、时序关系严密高达数百兆的系统时钟频率，以及各模块内和模块之间错综复杂的时序关系，给设计带来了许多问题，如时序验证、低功耗设计、信号完整性、电磁干扰、信号串扰等。三、采用深亚微米工艺加工技术在o 3 5 微米工艺以下，走线延迟与门延迟相比变得不可忽视，并成为主要因素，而系统集成芯片内部复杂的时序关系，又增加了电路中时序匹配的困难。深亚微米工艺十分小的线间距和层间距，使得线之间和层之间的信号耦合作用增强，再加上很高的系统工作频率，电磁干扰、信号串扰现象给设计验证带来很大的困难。由以上三点可以看出，s o c 的设计过程是一项非常复杂且极具挑战性的工作，没有一套有效的设计方法很难保证芯片的正确和高效。当前s o c 设计的实现途径有三种：一种是以m p u ( 微处理器单元) 和m c u ( 微控制器单元) 为核心，集成各种存储器、控制电路、输入输出、a d 、d a 等其它系统需要的专用功能整合在一个芯片上。第二种是以d s p ( 数字信号处理器) 为核心的相应的系统集成。第三种就是从系统功能和性能的要求出发，设计、制作专用的系统芯片。第一种方法的系统灵活性高，具有相当丰富的资源和通用性，缺点是在专用场合下性能较差。第二种方法主要面对高速算法和智能处理方面的问题，在通用性方面不如前一种。第三种方法是把系统算法、结构与实际电路紧密的结合在一起进行专门设计，具有较低的硬件开销和较高的系统性能，在灵活性方面不如前两种【7 弗j 。系统接述软硬件协同设计技术软墁钵辫同横拟与验证技术号缓的设计察运溅试技术设计重用技术蒸乎乎台的设计重用技术时惩驱动的高屡次综台技术每底餍帽结台设计技术可重构计曩术图1 1s o c 设计关键技术f i g 1 1k e yt e c h n o l o g yo fs o cd e s i g n面向s o c 系统级的主要研究内容( 如图1 1 ) ，包括：软硬件协同设计技术、设计重用技术、与底层相结合设计技术。三者相辅相成、相互促进。软硬件协同设计技术常与设计重用技术交织在一起，成为目前s o c 系统级设计的主要部分。而与底层相结合2第一章绪论的高层设计技术是在现阶段由于制造工艺不断进步进入纳米级环境的前提下，提出的一种能有效解决高层综合和物理设计不匹配而导致设计不收敛问题的新技术。1 2i p 核的概述i p 核是一段具有特定电路功能的硬件描述语言程序，该程序与集成电路工艺无关，可以移植到不同的半导体工艺中去生产集成电路芯片。利用i p 核设计电子系统，引用方便，修改基本元件的功能容易。具有复杂功能和商业价值的i p 核一般具有知识产权，尽管i p 核的市场活动还不规范，但是仍有许多集成电路设计公司从事i p 核的设计、开发和营销工作【7 ，9 1 。i p 核大体上可以分为三类：硬核( h a r dc o r e i p ) 、软核( s o f tc o r e i p ) 和固核( f i r mc o r e i p ) 。硬核是以集成电路版图的形式提交，并经过实际的工艺流片验证。可被新设计作为特定的功能模块直接调用，由于经过版图设计优化，通常具有最低的面积和功耗代价以及最高的性能设计。他完成了全部的前端和后端设计，制造工艺已经确定，灵活性最小，知识产权的保护比较简单。硬核供方给用户的是封装好的行为模型，用户只能从外部测试硬核的性能。主要缺点在于它的电路布局和工艺是固定的，无法根据应用进行修改和优化。软核包括逻辑描述( r t l 和门级v e r i l o g 或v h d l 代码) 、网表和未物理实现的用于测试的文档等。通常有加密或未加密的两种r t l 代码形式，与硬核比较，软核有最大的灵活性。如果未经加密，用户能把用r t l 和门级h d l 表达的软核修改成自己需要的设计，然后综合到选定的厂商工艺上，通过布局布线实现具体的电路。固核是可综合的并带有布局规划的软核。它通常以r t l 代码和对应具体工艺的网表向混合描述的形式提交给系统设计者，它具有一定的灵活性。系统设计者可以结合具体应用，适当对其修改、布局布线、重新验证获得新工艺条件下的硬核。微处理器存储器输入输出控制接口( 硬核)( 硬核)( 软核)ii高速总线iiii存储器控制接口视频解码总线桥( 软核)( 软核)( 软核)f 低速总线fiii：网络接口计时器串行接口中断控制器( 软核)( 软核)( 软核)( 软核)图1 2 一个典型设计中的软核和硬核的选择f i g 1 2t h es e l e c t i o nb e t w e e ns o f ti pc o r ea n dh a r di pc o r ei nat y p i c a ld e s i g n3江南大学硕士学位论文对于在设计中软硬核的选择问题，几年前虽然存在许多争论，但由于目前可重用设计机技术的逐渐成熟，对于什么样的模块通常应该使用软核，什么样的模块使用硬核已基本上达成一致的意见。这就是存储器单元通常在晶体管级由手工设计完成，然后使用编译器( m e m o r yc o m p i l e r ) 来生成存储器阵列。模拟模块，包括a d 、d a 转换单元，以及锁相环电路( p l l ) 等少部分设计是在晶体管级完成，因此上述电路只能使用硬核。几乎所有的其它数字设计，都起始于软核，经过综合、布局布线等步骤将r t l 代码映射到门级电路，然后再映射到g d s i i 。从r t l 代码映射到g d s i i 的过程称之为硬化( h a r d e n i n g ) ，集成硬化后的数字i p 模块与集成其它硬核( 如存储器) 的过程是完全一样的【9 】。一个典型设计中的软核和硬核的选择如图1 2 所示。对于使用i p 核，设计者还应关注以下几个相关问题【9 ，1 0 】：设计文档，文档中是否包含i p 核的功能描述、接口定义、时序、布局布线以及怎样集成和验证该i p 核等。接口信息，应了解该i p 核接口能否与系统设计相匹配? 是否存在复杂的接口时序特征? 如果接口与系统不匹配，需要投入多少时间和研发力量来修改? 最好是所选用的i p 核都符合同样的系统总线接口，这一点对最终设计的影响巨大。i p 核提供者是否提供综合脚本程序以及版图设计约束条件或指导? i p 供方应该提供t e s t b e n c h 环境用来验证功能，通常包括总线功能模型( b f m ：b u sf u n c t i o n a lm o d e l )和总线监控器( b u sm o n i t o r ) 等。此外还需要考虑i p 核的可测性以及硬核的版图设计以及i p 核的可修改性和可靠性等因素。1 3 课题来源及本文工作1 3 1 关于d s p 处理器数字信号处理( d s p ，d i g i t a ls i g n a lp r o c e s s i n g ) 是从2 0 世纪6 0 年代以来，随着信息学科和计算机学科的高速发展而迅速发展起来的一门新兴学科。它的重要性日益在各个领域的应用中表现出来。简言之，数字信号处理是把信号用数字或符号表示的序列，通过计算机或通用( 专用) 信号处理设备，用数字的数值计算方法处理( 例如滤波、变换、压缩、增强、估计、识别等) ，以达到提取有用信息便于应用的目的1 1 1j 。数字信号处理( d s p ) 技术已经在我们的生活中变得非常普及。今天，d s p 使我们能够在互联网上自由冲浪，并已成为消费类电子产品的心脏，d s p 还使得多媒体服务和设备成为可能。d s p 是今天数字无线网络的基础和i p 电话的关键。d s p 已经彻底改变了医学成像和听觉辅助产业的面貌，并正在快速进入家用电器、汽车以及其它多种产品中。而实现d s p 功能的主要载体就是使用数字信号处理器( d i g i t a ls i g n a lp r o c e s s o r ) 。数字信号处理器可以是数字计算机或微处理机，通过软件编程对输入信号进行预期的处理，这是一种软件实现的方法。另一种方法是用基本的数字硬件组成专用处理机或用专用数字信号处理芯片作为数字信号处理器，这种方法的优点是可以进行实时处理，但是由于是专用的，因而只能完成某一具体的加工处理，而不能完成其他类的加工处理，这是它的缺点。第三种数字信号处理器就是现在最为流行的通用数字信号处理芯片，它4第一章绪论是专为信号处理设计的芯片，有专门执行信号处理算法的硬件，例如乘法累加器、流水线工作方式、并行处理、多总线、位翻转( 倒位序) 硬件等，并有专为信号处理用的指令。采用信号处理器既有实时的优点，又有用软件实现的多用性优点，是一种重要的数字信号处理实现方法【1 1 , 1 2 , 1 3 】。常用的数字信号处理芯片有两种类型，一种是专用d s p 芯片，一种是通用d s p 芯片【1 1 1 。( 1 ) 专用d s p 芯片：作为横向滤波器用的有i n m o s 公司的a 1 0 0 ，p l e s s yg e c公司的p d s p l 6 2 5 6 等，作为快速傅立叶变换用的有p l e s s yg e c 公司的p d s p l 6 5 1 0 ，a u s t e c 公司的a 1 1 0 2 ；还有作为复乘一累加以及求模相角等用的专用d s p 芯片。( 2 ) 通用d s p 芯片：有t i ( t e x a si n s t r u m e n t s ) 公司的t m s 3 2 0 clx c 2 x c 2 x x c 5 4 x c 6 2 x 系列定点制d s p 芯片及t m s 3 2 0 c 3 x c 4 ) 【c 8 ) ( ，c 6 7 x 系列浮点制d s p 芯片，有a d ( a d v a n c ed e v i c e ) 公司的a d s p 2 1 凇定点制d s p 芯片，a d s p 2 1 0 2 0 2 1 0 6 x 2 1 1 6 0浮点制d s p 芯片，有a t & t ( 现名l u c e n t ) 公司的d s p 3 2 c 3 2 1 0 、d s p 9 6 0 0 2 浮点制d s p 芯片，还有i n m o s 公司的t r a n s p u t e r2 0 0 4 0 0 8 0 0 9 0 0 0 浮点制d s p 芯片等。其中在我国用得最多的是t i 公司和a d 公司的产品。国外d s p 芯片主要由t i 公司占据，大约5 0 以上份额，而其最新推出的浮点d s p处理器t m s 3 2 0 c 6 7 1 3 b 工作频率可达3 0 0 m h z ，有高达1 3 5 0 m f l o p s 和18 0 0 m i p s 的处理能力【1 1 1 。而我国的d s p 芯片发展仅仅在起步阶段，国内自主研发的d s p 芯片更是少之又少。据查我国第一个真正的d s p 芯片是由国防科技大学计算机学院自主研制的国内首个“银河飞腾 高性能数字信号处理芯片( y h f t _ 一d s p 7 0 0 ) ，鉴定委员会认为，该芯片在计算速度、输入输出功率和数据处理能力等方面，与国际通用主流高档d s p 芯片相比，技术性能高出3 0 以上【1 2 j 。其实d s p 芯片的广泛应用不仅要求有高效的d s p 处理内核，而且要求其周边接口设备丰富才能在各种应用场合发挥出d s p 处理器强大的数据处理能力，因此研究开发与d s p 内核兼容的各种接口和外围设备也是十分重要的。1 3 2 关于d t d a 模块d m a 技术即d i r e c tm e m o r ya c c e s s ( 存储器直接访问技术) 【1 4 1 。它是一种高速的数据传输操作，允许在外部设备和存储器之间直接读写数据，既不通过c p u ，也不需要c p u 的干预。c p u 除了在数据传输开始和结束时做一点处理外，在传输过程中c p u 也可以同时进行其它的工作。这样，在大部分时间里，c p u 和输入输出都处于并行操作。因此，使整个计算机系统的运行效率大大提高。d m a 是在专门的硬件( d m a c ) 控制下，实现高速外没和主存储器之间自动成批交换数据，并尽量减少c p u 干预的输入输出操作方式。它通常有两种方式：( 1 ) 独占总线方式；( 2 ) 周期挪用方式。d m a 系统主要由以下器件组成：( 1 ) 主存地址寄存器；( 2 ) 数据数量记数器；( 3 ) d m a 的控制状态逻辑；( 4 ) d m a 请求触发器；( 5 ) 数据缓冲寄存器；( 6 ) 相应的中断机构。5江南大学硕士学位论文d m a 控制器上除了应包括外部接口设备的基本组成部分，并多出如下内容：主存地址寄存器，传送字数计数器，d m a 控制逻辑，d m a 请求，d m a 响应，d m a - v _ 作方式，d m a 优先级及排队逻辑等。一次完整的d m a 传送过程如下：( 1 ) d m a 预处理，c p u 向d m a 送命令，如d m a 方式，主存地址，传送的字数等，在此之后c p u 执行原来的程序；( 2 ) d m a 控制在i o 设备与主存间交换数据；( 3 ) 准备一个数据，向c p u 发d m a 请求，取得总线控制权，进行数据传送，修改卡上主存地址，修改字数计数器内且检查其值是否为零，不为零则继续传送，若已为零，则向c p u 发中断请求。d m a 技术能在短时间内传送大量的数据，特别适合c p u 内部存储器与外设之间或者外设与外设之间传送大容量的数据。它具有c p u 资源占用率低，且传输效率高等特点。比用软件控制数据传输的方式效率要高的多，毕竟d m a 技术是一种硬件数据传输技术。但是它也有一些弊端，因为d m a 允许外设直接访问内存，从而形成对总线的独占，这在实时性强的硬实时系统的嵌入式开发中将会造成中断延时过长，这在军事等系统中是不允许的【1 6 1 ；但是，在d s p 系统中不存在该问题。由于研究d m a 模块的文章比较少，并且其中大部分论文都是介绍在微型计算机的架构内的d m a 的工作原理和相关技术，而研究d s p 处理器中d m a 设计的更是少之又少；同时，由于微机大多采用冯诺伊曼的机构，而d s p 处理器大多采用哈佛结构，从系统架构上都有很大的不同；再者，d m a 模块作为除内核外唯一能够高效快速的进行各种数据传递，其重要性是显而易见的。基于以上三个原因，研究浮点d s p 处理器中的d m a 是十分必要的。1 3 3 论文工作及安排随着s o c 与i p 核的发展，我们在“十五 期间成功研制出能够兼容t i 公司c 3 x系列浮点数字信号处理器的基础上，由于集成度的提高，要求越来越多的功能能够整合在一块芯片上，而实现这一目标的最好方法就是研究具有d s p 处理能力的软i p 内核，以便于使其能够应用在不同场合。为此，中国电子科技集团第5 8 研究所承担了“高性能低功耗3 2 位d s p 处理器i p 开发及应用技术 的设计项目，我有幸能够参与到该项目的开发中来，并顺利完成了其中的5 8 条指令的描述实现工作以及部分内核寻址方式和数据通路的设计，还有两条扩展指令的描述以及d m a 模块的i p 软核实现。整个项目历时将近1 0 个多月，现在已经基本完成i p 核的描述和验证工作，i p 核的封装及后续的文档编写正在紧张的进行中，后期还将可能对整个i p 软核进行f p g a 验证。本论文主要介绍在此项目中对d m a 模块的研究工作，以及在对已有资料进行研究的基础上对其体系结构进行改进和功能扩展，从而设计出改进后的d m a 模块i p 软核。本论文的安排主要如下：第一章：介绍与此科研项目的一些技术背景，重点介绍了s o c 、i p 核以及d m a 的一些内容，并指出在对已有研究成果的基础上，进行本研究的必要性和重要性。6第一章绪论第二章：介绍d m a 模块所处的系统环境，讨论有关v c 3 3 的体系结构及系统总线，然后比较d m a 技术与其它数据传输技术，并且对d m a 的工作原理及特点进行详细的分析。第三章：介绍本d m a 模块的总体设计，包括系统架构、行为模式、时序模型、新功能的设计以及主要功能模块的设计等相关内容。第四章：主要介绍d m a 模块中各重要子模块的r t l 级设计，同时深入分析各主要模块的结构及软i p 核的实现。第五章：主要对d m a 模块的软i p 核在各种不同控制字下传输的仿真验证以及相应的性能和应用兼容性分析。论文最后对全文进行了总结，并对今后d m a 的研究发展进行展望。7江南大学硕士学位论文第二章3 2 位浮点d s p 处理器及其d m a 模块本d m a 设计是在t i 公司t m s 3 2 0 c 3 x 系列浮点处理器中的最新型号v c 3 3 的基础上进行改进，因此本章首先介绍其所处的体系结构和各条系统总线以及外设等，最后在此基础上简要介绍其原始的d m a 模块。2 1d m a 所处d s p 系统环境介绍d m a 模块的主要功能是不在c p u 的干预下，按照一定地址变化规律以字节为单位批量传送数据的系统设备，它在内存与外设间建立起了一条快速的信息传输通道，同时它可以完成诸如数据采集等复杂应用。其作为一个总线主控设备，与系统总线和外设总线具有紧密的联系，因此在详细介绍d m a 模块之前，有必要介绍以下本d m a 模块之前有必要先介绍一下其所处的系统环境。本系统环境是参照t m s 3 2 0 v c 3 3 的系统结构建立起来的。t m s 3 2 0 v c 3 3 是c 3 x 家族的第四个成员，它是一款低功耗的3 2 位浮点d s p 处理器，它具有一个启动载入程序，3 4 k 的r a m ，单一外部端口，单个串口以及它是基于超低功耗c m o s 工艺制造的【1 5 , 1 6 】。2 1 1 改进的t m s 3 2 0 v c 3 3 系统结构我们采用的是改进的v c 3 3 架构进行d s p 内核的i p 软核设计，其中为了提高内核的工作频率，我们对原v c 3 3 的结构进行了必要的简化，其中最重要的一点就是采用了单时钟单沿触发结构，以用于简化原单时钟双沿触发的结构，这样做的好处是简化了整个核心的控制结构，使数据存取抽样更加准确可靠，同时提高了整个i p 软核设计的成功率。一、整体系统性能指标额定电压：1 8 v ，3 3 v ( 具体视制造工艺而定)电源电流波动范围：1 0 0 m a , - 一5 0 0 m a输入时钟频率为：10 0 m h z普通指令周期：1 0 n s 多周期( 复杂) 指令周期：2 1 0 n s最小稳定工作周期：1 0 n s二、整体i p 核设计要求要求实现与t m s 3 2 0 c 3 x 系列浮点处理器的指令兼容，可进行必要的指令集扩展；同时，要求具备中断及陷阱处理能力，提供整个d s p 内核的设计介绍文档、外围端口说明，并提供与外围端口的集成指导。整体d s p 内核i p 核的工作频率要求达到1 0 0 m h z 。三、整体架构设计我们所进行的d s p 内核l p 软核的研究是建立在现有已经定型的d s p 处理器的基础上，结合现有资料以及以前所进行的d s p 处理器开发经验，并同时考虑现有科研的实际情况而改进研究出的，其主要特点如下：( 1 ) 采用业界成熟的d s p 体系结构哈佛结构8第二章3 2 位浮点d s p 处理器及其d m a 模块我们知道普通计算机的总线机构是基于冯诺伊曼( v o nn e u m a n ) 结构。其特点是程序和数据共用一个存储空间，统一编址依靠指令计数器提供的地址来区分是指令数据还是地址数据，由于对程序和数据进行分时读写，指令执行速度较慢，数据吞吐量小。但是，半导体工艺的飞速发展克服了这一缺陷，使其工作频率大大提高，从而加快了其指令执行速度，增加了其数据吞吐量。同时，由于这一结构得以使计算机系统的结构简化，因此它已成为计算机发展的一个基础，一直沿用至今；虽然现在的处理器结构提出了各种新的结构，如并行计算、多核心技术，但是归根结底都是基于这个结构改进的，并没有从根本上脱离这个体系【1 7 1 。然而，在d s p 技术诞生以来，d s p 处理器其强大的数据处理能力要求其不能延用计算机的标准，也就是说，冯诺伊曼结构已经不适合作为d s p 处理器的结构了，特别是对于数据处理能力更强的浮点处理器来说，就必须使用另外一种体系结构哈佛( h a v a r d ) 结构。与冯诺伊曼结构相比，哈佛结构的主要特点是程序和数据具有独立的存储空间，它们有着各自独立的程序总线和数据总线，分别作为c p u 与每个存储器之间的专用通信路径，而这两条总线之间毫无关联。现今，大部分公司生产的d s p 处理器都是基于改进的哈佛总线结构设计的，而改进的哈佛结构的主要特点是：使用两个独立的存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存，以便实现并行处理；具有一条独立的地址总线和一条独立的数据总线，利用公用地址总线访问两个存储模块( 程序存储模块和数据存储模块) ，公用数据总线则被用来完成程序存储模块或数据存储模块与c p u 之间的数据传输；两条总线由程序存储器和数据存储器分时共用。哈佛结构强调了总的系统速度以及通讯和处理器配置方面的灵活性。( 2 ) 使用高速缓存器( c a c h e ) 以及流水线结构提高处理器运行速率的另一个秘诀就是使用高速缓存器( c a c h e ) ，它缓冲了处理器运算速度和取指内存速度的差异，把最经常需要执行的指令存储在这个c a c h e 中，这大大省去了从程序存储器中读取指令的时间，提高了整个处理器的执行效率和速度。在改进的哈佛结构基础上，为了加快指令执行的速度，我们把一条指令执行的整个阶段分为几个小的子阶段，每个时钟周期，这四个子阶段都并行执行，这样就出现了流水线技术，它可以大大提高指令的执行效率和速度，减小指令的执行周期，从而进一步增强处理器的处理能力和数据吞吐量。我们在此使用的是改进的4 级流水线，它们是取指、译码、读数、执行( p o l l ) 。首条指令的执行周期仍然是4 个周期，待指令充满流水线后，普通指令执行周期是1 个，多周期( 复杂) 指令是2 个。为了加快整个i p 核的运行速度，我们在i p 核中对内核的各个主要模块( 关键路径)分别进行了单独设计。因此，增加了专为适应数字信号处理过程中大量的乘法运算而设计的浮点乘法器，为加快地址产生而设计地址生成器，为加快各种加法运算和逻辑运算而设计的a l u 等模块。这些独立模块的单独设计极好的控制了关键路径上的传播延时问题，为提高整个i p 核的工作频率打下了曝实的基础。9江南大学硕士学位论文图2 1t m s 3 2 0 v c 3 3 的系统结构框图f i g 2 1t m s 3 2 0 v c 3 3s y s t e ms t r u c t u r ed i a g r a mv c 3 3 的系统结构框图如图2 1 所示，从中可以看出其主要由以下几个部分组成：存储单元包括一个6 4 3 2 位的c a c h e ，两个1 k x 3 2 位的r a m 存储块，一个启动装载器；内核执行部分包括一个控制器，一个3 2 位浮点乘法器，一个3 2 位桶形移位器以及算术运算单元( a l u ) ，通用寄存器组( r 7 r o ) ，辅助寄存器组( a r 7 a r o ) ，其余寄存器组以及2 个辅助地址生成单元；外围模块包括一个通用串口设备，两个定时器，一个端口控制器；最后还有一个连接外设与内核存储单元的d m a 控制器。2 1 21 m s 3 2 0 v c 3 3 的总线结构从整个系统结构来看，v c 3 3 的总线结构可以划分为3 类：访问存储器总线、内核执行总线和外围设备总线。第一类包括7 条总线，分别是指令地址总线、指令数据总线、两条数据地址总线、一条数据总线、d m a 地址总线和d m a 数据总线。第二类包括4条总线，分别是两条c p u 总线，两条寄存器总线。第三类包括2 条总线，即外围设备1 0第二章3 2 位浮点d s p 处理器及其d i v l a 模块地址总线和外设数据总线。这三类总线之间的互联都是通过多路选择器来选通的，它们紧紧的把存储器系统，内核执行系统和外围设备这三者连接起来，一起构成一个高效的d s p 处理系统。下面将简要介绍这三类总线的功能和特点。( 1 ) 访存总线这6 条总线主要用于对存储器进行读写操作。指令地址总线和指令数据总线主要用于访问指令存储器，其中存放着待执行的指令序列( 也即程序) ，主要是进行读操作。数据地址总线和数据总线主要是访问存放所要操作数据的存储器，可以执行读写操作。而d i v i a 地址和数据总线可以访问任意的存储器，可控制对它们的读写操作。而这三组总线，在同一时间内，访问一个存储器的总线必须只有一条地址和数据路径，否则将会产生冲突，然而在实际程序员编程时，由于指令序列的不可预知性，必然会存在一些可能会产生访存冲突的指令组合，而这些冲突则会被访存控制部件和流水线冲突检测部件检测到，并做出相应的流水线或总线控制动作，如总线保持数据，流水线分段保持和流水线清空等，以此来避免这些冲突可能造成的执行不正确或不稳定的情况出现。( 2 ) 内核执行总线这4 条总线主要用于为内核运算部件提供操作数。c p u l 和c p u 2 总线主要提供由访存数据总线来