电子钟课程设计说明书.doc

西华大学课程设计说明书 1 前 言 钟表是人们生活中不可缺少的一部分，随着社会的发展，钟表已从最原始的沙漏到机械钟表最后到有很多扩展功能的数字钟表，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。此次设计与制作数字电子钟的目的是为了了解数字钟的原理的前提下，运用刚刚学过的数电知识设计并制作数字钟，而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。由于数字钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，从而实现理论与实践相结合。因此，研究数字钟表及扩大其应用，有非常现实的意义。 在本次的设计中详细说明了由555定时器的组成的振荡器，74LS90组成的分频器，74LS90、74LS92、74HCT390三种计数器、74HC4511译码器及七段数码管的工作原理、设计方法和各部件的功能等。总的来说，此次课程设计，有助于我对电子线路知识的整合和电子线路设计能力的训练，并为后继课程的学习和毕业设计打下一定的基础。2总体方案设计2.1 初步设计方框图闹钟 主 题 电 路 扩 展 电 路分显示器分译码器分计数器秒显示器秒译码器秒计数器时显示器时译码器时计数器振荡器分频器校时电路 图2.1 多功能数字钟组合框图2.2 方案比较及选择 此设计是一个较基本的设计，基本电路图都不会有太大变化，因此方案的比较就体现在元器件上。一下会对每个部分的元件的选择做出比较。 2.2.1 振荡器的选择振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。图2.2为电子手表集成电路中的晶体振荡器电路，常取晶体的频率为 32768 Hz，因其内部有 15 级 2 分频集成电路，所以输出正好可得到 1 Hz的标准脉冲。 它还具有压电效应：在晶体某一方向加一电场，晶体就会产生机械变形；反之，若在晶片的两侧施加机械压力，则在晶片相应的方向上将产生电场，这种物理现象称为压电效应。在这里，我们在晶体某一方向加一电场，从而在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而使机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限制时，才达到最后稳定，这种压电谐振的频率即为晶体的固有频率。其中U1和U2构成CMOS反相器石英晶体与振荡电容C2及微调电容C1构成振荡系统，这里石英晶体相当于电感。振荡系统的元件参数确定了振频率。另外R1为反馈电阻，R2为振荡的稳定电阻，它们都集成在电路内部。故无法通过改变C1或C2的数值来调整走时精度。图2.2 石英晶体振荡器图2.3 555多谐振荡器如果精度要求不高，也可以采用由集成电路定时器555与RC组成的多谐振荡器。如图2.3。此设计中，我选用了，555作为数字钟的振荡器。2.2.2 分频器的选择分频器的功能主要有两个：1.产生标准秒脉冲信号 2.提供功能扩展电路所需要的信号。选用3片中规模集成电路十进制计数器74LS90可以完成上述功能。从U2的CKA输入脉冲，每输入一个计数脉冲，U2就翻转一次，U3、U4都以前级计数器QD输出端作为触发信号。 图2.4 分频器图2.5 74LS90引脚图还可以采用74HC4060分频器与石英晶体振荡器相连，4060内集连有14个D触发器，当晶体振荡器工作时，4060的3，4，5脚可以分出2Hz,512Hz,1024Hz.把3脚的2Hz再通过一个D触发器两分频可得到标准的1Hz图2.6 74HC4060内部结构 此设计中我采用了三个74LS90 作为分频器。2.2.3 计数器的选择本次采用了74HCT393计数器，这是异步二进制计数器，用两个这种计数器相连就可构成二十四进制计数器，实现对时的计数。还采用了74LS92与74LS90相连构成六十进制的计数器，74LS92作为十位，74LS90作为个位。实现分和秒的计数。以上三种计数器在后面会详细介绍。还有一种计数器，74HC161，它是一种典型的高性能，低能耗CMOS 4位同步二进制加计数器，它可以在1.23.6V电压范围内工作，其所有逻辑输入端都可耐受高达5.5V的电压，因此，在电源电压为3.3V时可直接与5V供电的TTL逻辑电路接口，它的工作速度很高，从输入时钟脉冲CP上升沿到QN输出的典型延迟时间仅3.9ns，最高时钟工作频率可达200MHz。图2.7 74HC161引脚图表2.1 74HC161的功能表清零CLR预置LD使 能ENP ENT时钟CP预置数据输入D0 D1 D2 D3输 出Q0 Q1 Q2 Q3LHHHH L H H H L L H H D0 D1 D2 D3 L L L LD0 D1 D2 D3保 持保 持计 数 PCO 进位输出端 CLOCK 时钟输入端（上升沿有效） CLEAR 异步清除输入端（低电平有效） ENP 计数控制端 ENT 计数控制端 ABCD 并行数据输入端 LOAD 同步并行置入控制端（低电平有效）QAQD 输出端功能详细说明：1.异步清零 当CLEAR =0时，不管其他输入端的状态如何（包括时钟信号CP），.计数器输出将被直接置零，称为异步清零。2.同步并行预置数 在CLEAR =0的条件下，当LOAD=0、且有时钟脉冲CP的上升沿作用时，D0、D1、D2、D3输入端的数据将分别被QAQD所接收。由于这个置数操作要与CP上升沿同步，且AD的数据同时置入计数器，所以称为同步并行预置。3.保持 在CLEAR =LOAD=1的条件下，当ENTENP=0，即两个计数器使能端中有0时，不管有无CP脉冲作用，计数器都将保持原有状态不变。4.计数 当CLEAR =LOAD=ENT=ENP=1时，74HC161处于计数状态。 表2.2 74HC161计数时的状态表计数脉冲CP的顺序电 路 状 态等 效十进制数QA QB QC QD0123456789101112131415160 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 0 012345678910111213141502.2.4 译码器与显示器的选择译码是编码的逆过程，他的功能是将具有特定含义的二进制码转换为对应的输出信号，具有译码功能的逻辑电路称为译码器。译码器可分为两种类型：一种是将一系列代码转换成为与之一一对应的有效信号。这种译码器可称为唯一地址译码器，它常用于计算机中对存储器单元地址的译码，即将每一个地址代码转换为一个有效信号从而选中对应的单元。另一种是将一种代码转换成另一种代码，成为代码转换器。我们所需要的是二进制唯一地址译码器。本设计中需要用7段LED数码管来显示时间，因此需要用到BCD码七段译码驱动器。此类译码驱动器型号有74LS47（共阳）、74LS48（共阴）、4511（共阴）等。本设计采用作者曾接触过的相对较熟悉的 4511 BCD锁存/七段译码/驱动器来驱动共阴LED数码管。关于4511的具体功能将在后面的章节中详细介绍。在这简单说明74LS48。图2.8 74LS48引脚图表2.3 74LS48的功能表十进制输 入输 出D C B Aa b c d e f g0123111110 0 0 00 0 0 10 0 1 00 0 1 111111 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 1456711110 1 0 00 1 0 10 1 1 00 1 1 111110 1 1 0 0 1 11 0 1 1 0 1 1 0 0 1 1 1 1 11 1 1 0 0 0 089101111111 0 0 01 0 0 11 0 1 01 0 1 111111 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 11213141511111 1 0 01 1 0 11 1 1 01 1 1 111110 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 0BTRBILT100 0 0 0 0 0010 0 0 0 0 0 00 0 0 0 0 0 01 1 1 1 1 1 148 为有内部上拉电阻的 BCD七段译码器/驱动器，输出端a-g为高电平有效，可驱动灯缓冲器或共阴极 VLED。各端口工作状态如下：1.当要求输出015时，消隐输入BI 应为高电平，对于输出为0时，还要求脉冲消 隐输入RBI为高电平或者开路。2.当BI 为低电平时,不管其它输入端状态如何,a-g均为低电平。3.当RBI和地址端（AD）均为低电平，并且灯测试输入端LT为高电平时，ag为低电平，脉冲消隐输出RBO也变为低电平。4.当BI为高电平或开路时，LT为低电平可使a-g均为高电平。至此，各部分的元器件选择都已选择完毕，它们的具体功能等会在单元模块中详细介绍。3 单元模块设计3.1各单元模块功能介绍及电路设计3.1.1 振荡器图3.1 555多谐振荡器构成的振荡器 由555多谐振荡器构成数字钟的时钟源，它可产生1kHz的频率，供分频器分频。由f=1/T=1kHz可算出各元件参数，从而选出合适元器件。R1=2k，P2为可调变阻器，将其值调为2.1k。其余参数如图所示。当接通电源5V后，电容C1被充电，当Vc上升到2Vcc3时，使V。为低电平，同时放电三极管T导通，此时C1通过R2放电和T放电，Vc下降。当Vc下降到Vcc3时，V。翻转为高电平。电容器C1放电时间为=0.357ms 当放电结束时，T截止，Vcc将通过R1、R2向电容器C1充当，Vc由cc3上升到2Vcc3所需时间为=0.644ms，当Vc上升到2Vcc3时，电路又翻转为低电平。输出波形如图3.2。tPLtPHVot图3.2 多谐振荡器输出波形3.1.2 分频器的设计 图3.3所示是一个三位异步二进制分频器的逻辑图，它由三个74LS90组成。计数脉冲CP加至U2的CKA，每输入一个计数脉冲，U2就翻转一次。U3、U4都以前级的QD端输出作为触发信号，当U2的Q3由1变0时，U3翻转，其余类推。分析其工作过程，不难得出输出波形图3.4，由图可见，每输入一个计数脉冲，计数器的状态就按二进制编码值递增1，其中U4的QD得到CP的1000分频。由1kHz得到1Hz。U2的QD为CP的十分频，以此类推，U3的QA为U2的QD的二分频，U3的QD为U2的QD的十分频；U4的QA为U3的QD的二分频，U4的QD为U3的QD的十分频。 图3.3 分频器CPU2的Q0 图3.4 二分频波形3.1.3 校正电路的设计当数字钟接通电源或者计数出现误差时，需要校正时间。这种校对是数字钟应具备的基本功能。一般电子手表具有时、分、秒的校对功能，为使电路简单，这里只进行分和小时的校对。对校对电路的要求是，在小时校对时不影响分和秒的正常计数；在分校正时，不影响秒和小时的正常计数。校对方式有“快校对”和“慢校对”两种: “快校对”是通过开关控制，使计算器对1Hz的校对脉冲计数；“慢校对”是用手动产生单脉冲作校对脉冲。图3.5为校“时”、校“分”电路。其中K1为校“分”用的控制开关，K2为校“时”用的控制开关，它们的控制功能如表3.1所列。校对脉冲采用分频器输出的1Hz脉冲，当K1、K2分别为0时可进行“快校对”。如果校对脉冲由单次脉冲产生器提供，则可以进行“慢校对”。 图3.5 校时电路表3.1 校对开关的功能K2 K1 功 能 1 1 计数 1 0 校分 0 1 校时3.1.4 计数器的设计3.1.4.1分与秒计数器 分和秒计数器都是模M=60的计数器，其技术规律为000102585900选74LS92作十位计数器，74LS90作个位计数器，再将它们级联组成60进制计数器。 图3.6 分和秒计数器电路图 分和秒之间由三个与非门连接，来实现满60秒进一分的功能。在秒个位计数器74LS90中当CKA被1Hz脉冲促发时，就计一个数。当满一个60秒，就促发分个位计数器74LS90中的CKA的脉冲，使分计数。3.1.4.2 时计数器的设计 将两个74HCT390级联在一起，组成24进制的计数器，用来计小时，当满24小时，立即反为0，连接法如图3.7。C1C0先将两组计数器均接成8421码二十进制计数器，然后将它们级联，接成一百进制计数器。在此基础上，借助与门译码和计数异步清零功能，将C0的Q2和C1的Q1分别接至与门的输入端。工作时，在第24个计数脉冲作用后，计数输出为0010 0100状态，C1的Q1与C0的Q2同时为1，使与门输出高电平。它作用在计数器C0和C1的清零端CR（高电平有效），是计数器立即返回到0000 0000状态。状态0010 0100仅在瞬间出现一下。如图3.7 图3.7 时计数器连接法3.1.5 译码器和显示器的设计译码器是用来将计数器得到的数通过对应管脚的连接让显示器显示；我所采用的显示器就是共阴七段LED数码管。 图3.8 数码管引脚图LED数码管是由发光二极管构成的，亦称半导体数码管。将条状发光二极管按共阴极(负极)方法连接，组成“8”字，再把发光二极管另一电极作笔段电极，就构成了LED数码管。若按规定使某些笔段上的发光二极管发光，就能显示从09的系列数字。同荧光数码管(VFD)、辉光数码管(NRT)相比，它具有：体积小、功耗低、耐震动、寿命长、亮度高、单色性好、发光响应的时间短，能与TTL、CMOS电路兼容等的数显器件。图3.9 译码器与显示器3.1.6扩展电路数字钟在指定的时刻发出信号，或驱动音响电路闹时，或对某装置的电源进行接通或断开控制。不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求，设计图如图3.10 图3.10 闹时电路例如要求上午7时59分发出闹时信号，持续时间为1min。7时59分对应的数字钟时个位计数器的状态为0111，分十位计数器状态为0101，分个位为1001。若上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，可以使音响电路正好在7时59分响，持续1分后（即8点时）停响。3.2电路参数的计算及元器件的选择3.2.1 电路参数计算振荡器中R1=2K,R2=5.1K,P2=2.1K，C1=0.1uF,C2=0.01uF，电容器C1放电时间为=0.357ms ，电容器C1充电时间为=0.644ms；校正电路中的两个电容器C=0.01uF；音响电路中R3=3.3K,R4=1K,R5=223.2.2 元器件选择3.2.2.1 振荡器中的元件 由于在数点中，我们详细学了关于555多谐振荡器的用功能及原理，所以我选择它作为数字钟的时钟源。 图3.11 555多谐振荡器构成的振荡器当接通+5V电源后，电容C1被充电，当Vc上升到2Vcc3时，使V。为低电平，同时放电三极管T导通，此时C1通过R2放电和T放电，Vc下降。当Vc下降到Vcc3时，V。翻转为高电平。电容器C1放电时间为； 当放电结束时，T截止，Vcc将通过R1、R2向电容器C1充当，Vc由cc3上升到2Vcc3所需时间为，当Vc上升到2Vcc3时，电路又翻转为低电平。如此周而复始，形成波形如图3.12。 2/3Vcc1/3VccVcVotpHtpL图3.12 555多谐振荡器波形3.2.2.2 分频器中的元件 图3.13 74LS90引脚图分频器是由三个74LS90计数器连接而成，由于计数器本身可以作为分频器，只要连接方法正确就可非常方便的使用。74LS90的功能在计数器模块详细介绍。3.2.2.3 计数器中的元件 图3.13 计数器中用到元件 74LS90：由图3.7可见，74LS90由四个触发器及附加门组成，它有两个时钟脉冲输入端CKA、CKB。两个清零输入端Ro(1)、Ro(2)，两个置“9”输入端R9(1)、R9(2)，四个输出端QD、QC、QB、QA，两个NC端(空脚)。从功能表我们便清楚地知道它的功能。利用74LS90的Ro(1)、Ro(2)和R9(1)、R9(2)可以实现复位和置位功能。当R9(1)、R9(2)两个输入端全为“1”时，无论Ro(1)、Ro(2)为何状态，计数器置“9”；当Ro(1)、Ro(2)都为“1”时，R9(1)、R9(2)中有一个为“0”时，计数器清零。当Ro、R9，输入端都为低电平时，74LS90方可计数。计数功能如下：1.时钟脉冲从A端输入，从QA端输出，则是二进制计数器。2.时钟脉冲从B端输入，从QB、QC、QD。端输出，则是异步五进制加法计数器，其计数状态见表32。3.当QA和CKB端相连，时钟脉冲从A端输入，从QD、QC，QB、QA端输出，则是8421码十进制计数器。其计数状态见表3.3。4.当A端和QD端相连，时钟脉冲从B端输入，从QD、QC、QB、QA端输出，则是5421码十进制计数器，其计数状态见表3，3。5.利用置“0”端和置“9”端，可以实现N进制计数器，当N10时，可用计数器级联反馈方式去实现。表3.2 计数 输出 QD QC QB0 0 0 0 1 0 0 12 0 1 03 0 1 14 1 0 0表3.3计数 8421码 5421码 QD QC QB QA QD QC QB QA 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 2 0 0 1 0 0 0 1 0 3 0 0 1 1 0 0 1 1 4 0 1 0 0 0 1 0 0 5 0 1 0 1 1 0 0 0 6 0 1 1 0 1 0 0 1 7 0 1 1 1 1 0 1 0 8 1 0 0 0 1 0 1 1 9 1 0 0 1 1 1 0 0 3.4 90的逻辑功能表 R端输入 输出 R0(1) R0(2)R9(1) R9(2) QD QC QB QA 1 1 0 0 0 0 0 1 1 0 0 0 0 0 1 1 1 0 0 1 0 0计 数 0 0 0 0 0 0 表74LS92: 由图3.14可知，74LS92是由四个J K触发器及门构成的，它有两个时钟脉冲输入端CKA、CKB。两个清零输入端Ro(1)、Ro(2)，四个输出端Q0、Q1、Q2、Q3，五个NC端(空脚)。从功能表我们便清楚地知道它的功能。表3.5 92的逻辑功能表重 置输 出Ro(1)Ro(2)Q0Q1Q2Q311000001计 数10计 数00计 数 图3.14 92的内部逻辑图由表3.5知，当Ro(1)、Ro(2)都置为1是，输出全为0，其余情况都只计数状态。计数功能如下：1.时钟脉冲从A端输入，从Q0端输出，则是二进制计数器。2.时钟脉冲从B端输入，从Q1、Q2、Q3。端输出，则是异步五进制加法计数器，其计数状态见表3.2。3.当Q0和CP1端相连，时钟脉冲从A端输入，从Q3、Q2，Q1、Q1端输出，则是8421码十进制计数器。其计数状态见表3.3。4.当CP0端和Q3端相连，时钟脉冲从B端输入，从Q3、Q2、Q1、Q0端输出，则是5421码十进制计数器，其计数状态见表3.3。表3.5 92的逻辑功能表3.2.2.4 译码器与显示器中的元件 图3.15 七段数码管与45114511中的Qa Qb Qc Qd Qe Qf Qg分别与七段数码管中的a b c d e f g相连，这样，显示器即可显示0、1、2、3、4、5、6、7、8、9。4511功能介绍：A、B、C、DBCD码输入端。QA、QB、QC、QD、QE、QF、QG译码输出端。LT测试输入端，LT =1时，译码输出全为1。BI消隐输入端，BI=1时，译码输出全为0。LE锁定端，LE=1时，译码器处于锁定（保持）状态，译码器输出保持在LE=0时的数值。当LE=0，LT=0，BI=0时为正常译码。其功能状态表见表3.6 表3.6 4511功能状态表输 入输 出LEDCBAabcdefg显示字形011111118010000000消隐01100001111110001100010110000101100101101101201100111111001301101000110011401101011011011501101100011111601101111110000701110001111111801110011110011901110100000000消隐01110110000000消隐01111100000000消隐01111110000000消隐111锁 存锁存3.3特殊器件的介绍 这里要介绍介绍74HCT390，这一器件在我们的数电课本上出现过，但当时理解还不够全面，而且它在TINA软件里没有，为了更加理解它的作用，在小时计数器中我选用了它。表3.7 390计数功能表计数输出Q0Q1Q2Q3Q0Q1Q2Q300000000011000010020100001031100011140010000151010100060110110071110100180001111O910011001 左边一个表是Q0与CP1相连，脉冲从CP0输入；右边一个表是Q3与CP0相连，脉冲从CP1输入，CR脚是清零端。3.4各单元模块的联接由555多谐振荡器构成数字钟的时钟源，产生1kHz的频率，再连接到分频器的CKA，有分频器产生1Hz频率，再连接到秒计数器，校正电路与分和时的计数器相连，计数器与译码器相连，译码器与显示器相连。最后的闹时扩展电路与时个位、分十位和个位相连。4 软件设计 4.1软件设计原理及设计所用工具 本次设计中，我选用的是TINA软件，这个软件能是重要的现代化EDA（Electronic Design Automation，即电子电路设计自动化）软件之一。先利用软件中已有的各种器件，选出我们所需要的元件，调整其大小，并合理安排位置，再利用“电线”连接各器件。 4.2系统软件功能该软件的具体功能包括：在模拟电路分析方面，除了具有一般电路仿真软件通常所具备的直流分析、瞬态分析、正弦稳态分析、傅立叶分析、温度扫描、参数扫描等仿真分析功能之外，还能先对输出电量进行指标设计，然后对电路元件的参数进行优化计算。此外，它具有符号分析功能，即能给出时域过渡过程表达式或频域传递函数表达式；具有RF仿真分析功能；具有绘制零、极点图、相量图、Nyquist图等重要的仿真分析功能。，缺点是某些器件无法找到或者不可使用。4.3主要软件设计流程框图及说明设计流程说明如下：1.先将一秒时钟源接入电路中，再进行分析，测试连接是否正确。若分析出错则修改电路再测试，如此反复直至无误。2.再将校时电路接入电路中，将开关打到校时端，再进行分析，若分析错误则查看连接是否正确 修改后再测试，如此反复直至无误。3.设计出秒计数器并连接上译码驱动器4511和数码显示器，用时钟脉冲作为CP脉冲信号输入，运行分析功能，测试秒计数器设计是否正确。4.将分计数器及与其连接4511和数码显示器接到原电路中，再分析至无误。5.将时计数器及与其连接4511和数码显示器接到原电路中，分析至无误。6.最后将闹时电路接入电路中，运行分析功能测试其正确性至无误。一秒时钟源校正电路分模块秒模块时模块闹时电路图4.1 设计流程框图5系统功能、指标参数5.1 系统功能总结1.准确计时，以数字形式显示时，分，秒2.小时即使要求24翻1，分和秒的计时要求60进位3.能够校正时间4.有闹钟功能5.2 参数计算振荡器中R1=2K,R2=5.1K,P2=2.1K，C1=0.1uF,C2=0.01uF，电容器C1放电时间为=0.357ms ，电容器C1充电时间为=0.644ms；校正电路中两个电容器C=0.01uF音响电路中R3=3.3K,R4=1K,R5=226 结论本设计中，采用555多谐振荡器和三个74LS90连成的分频器作为一秒时钟源，因为555多谐振荡器连接简单，且参数易计算，并且本人对其相对了解，所以采用