（材料物理与化学专业论文）叠层芯片封装的可靠性研究.pdf

叠层芯片封装的可靠性研究 摘要：现代便携式电子产品对微电子封装提出更高的要求，其对更轻、更薄、更小、 高可靠性、低功耗的不断追求推动微电子封装朝着密度更高的三维封装方式发展。 叠层芯片封装( s t a c k e dd i ep a c k a g e ) 由于其的密度更高，功能更强，性能更好，而 成本却更低使其得到广泛的应用。但由于叠层封装在结构和工艺上与单芯片封装不 同，新工艺和新结构对器件可靠性提出了新的挑战。本次研究通过实验和模拟结合 的方法，首先研究了采用旧工艺的双层叠层芯片器件的可靠性，通过对双层叠层芯 片封装器件进行高温高湿老化实验，对失效模式进行分析和研究，从材料性能和器 件结构角度讨论了改善双层芯片叠层封装器件可靠性的方法，总结了叠层器件的基 本失效机理；进而研究了采用了新工艺的超薄叠层封装器件，对其进行了多种老化 实验，分析了样品的失效模式和机理，结合有限元模拟分析了失效点和缺陷对器件 可靠性的影响，分析了新工艺中存在的问题，比较了不同封装工艺造成的失效的异 同，同时提出了改进方法。 关键词：叠层芯片封装；有限元分析；分层；芯片裂纹：空洞；高温高湿老化实验 t h es t u d yo nr e l i a b i l i t yo fs t a c k e dd i ep a c k a g e a b s t r a c t ：t h er e c e n tt r e n d so fh a n d h o l da p p l i c a t i o n sr e q u i e dm o r ef u n c t i o n a l i t ya n dp o w e rb u t l i g h t e r ，m o r ec o m p a c ta n dt h i n n e ri cp a c k a g i n gt e c h n o l o g y s t a c k e dd i ep a c k a g ei ss t a c k e dd i e p a c k a g ei sa3 dp a c k a g ew h i c hi sw i d e l yu s e dd u et oi t sh i g hp a c k a g ed e n s i t y p o w e r f u lf u n c t i o n ， h i g hp e r f o r m a n c ea n dl o wc o s t s c o m p a r e dt h es i n g l ed i ep a c k a g e ，m a n yn e wt e c h n o l o g i e sa n d n e ws t r u c t u r e sa r eu s e di ns t a c k e dd i ep a c k a g e t h en e wt e c h n o l o g i e sa n dn e ws t r u c t u r e sh a v e i m p a c to nt h er e l i a b i l i t yo fs t a c k e dd i ep a c k a g eb e c a u s es t a c k e dd i ep a c k a g ei sd e v e l o p e dq u i c k l y t h e s ey e a r s ，t h es y s t e m i cr e s e a r c ho nt h er e l i a b i l b i t yo fs t a c k e dd i ep a c k a g ei ss t i l lr e q u i r e d i nt h i s s t u d y ，t h er e l i a b i l i t i e so ft w o - d i es t a c k e dd i ep a c k a g ea n df i v e - d i es t a k c e dd i ep a c k a g ew h i c hw e r e f a b r i c a t e db yd i f f e r e n tt e c h n o l o g i e sw e r es t u d i e d a tf i r s tt h et w o - d i es t a c k e dd i ep a c k a g es a m p l e s w e r es u b j e c t e dt oh i 曲l y - a c c e l e r a t e dt e m p e r a t u r ea n dh u m i d i t ys t r e s st e s t ( 8 5 6 0 r h ) a f t e rt h e s t r e s st e s t ，t h ed i f f e r e n tf a i l u r em o d e s ，a n df a i t u r em e c h a n i s m sw e r ea n a l y z e da n dd i s c u s s e d b y t a k i n gt h ea d v a n t a g eo f f i n i t ee l e m e n ta n a l y s i s ( f e a ) ，t h es u g g e s t i o n sf o ra l l e v i a t i n gf a i l u r ei n t w od i es t a c k e dd i ep a c k a g ew e r ea l s od i s c u s s e d t h eb a s i cf a i l u r em e c h a n i s mo fs t a c k e dd i e p a c k a g ew a ss u m m a r i z e d w h e nt h es t a c k e dd i ei sa d d e dt of i v e ，t h er e l i a b i l i t yo ff i v e - d i es t a c k e d d i ep a c k a g ei sn e e d e dt os t u d yd u et ot h ec h a n g eo ft h es t r u c t u r ea n dt h en e wt e c h n o l o g i e s t h e f i v e d i es t a c k e dd i ep a c k a g es a m p l e sw e r es u b j e c t e dt om a n ys t r e s st e s t s a f t e rm a n yk i n d so f s t r e s st e s t s t h ef a i l u r em o d e sa n df a i l u r em e c h a n i s m sw e r ea n n y z e d c o m b i n i n gt h ef e a m e t h o d s ，t h ei m p a c t o fd e f e c t so f tt h e r e l i a b i l i t y o fu l t r a - t h i ns t a c k e dd i e p a c k a g ew a s d i s c u s s e df i n a l y , t h ed i f f e r e n tf a i l u r em o d e sc a u s e db yt h ed i f f e r e n tp a c k a g et e c h n o l o g i e sw e r e c o m p a r e d t h er e a s o n a b l es u g g e s t i o n sw e r eg i v e n t oi m p r o v et h er e l i a b i l i t yo f s t a c k e dd i ep a c k a g e k e yw o r d s ：s t a c k e dd i ep a c k a g e ；f i n i t ee l e m e n ta n a l y s i s ( f e a ) ；d e l a m i n a t i o n ；d i ec r a c k v o i d ；h i g h l y - a c c e l e r a t e dt e m p e r a t u r ea n dh u m i d i t ys t r e s st e s t 第一章引言 第一章引言 二十一世纪是信息技术和生物技术的时代，半导体工业作为信息技术发展的 主要依托，正在市场的驱动下不断取得进步，是发展最迅速、也是最重要的工业 之一。它改变了我们的工作和生活方式，极大地提高了我们的生活效率。半导体 工业主要包括集成电路的设计、制造和封装测试三部分。其中的封装测试属于后 道工序，它对集成电路产品的质量和竞争力有着极大的影响，而其成本也占据了 器件总体成本的三分之一，正所谓三分天下有其一l 。实际上，电子封装是连接 半导体芯片和电子系统的一道桥梁，它不但直接影响着i c 本身的电、热、光和 机械性能，还在很大程度上决定了电子整机系统的小型化，可靠性和成本。近年 来，随着集成电路技术的飞速发展和应用前景的日益广阔，对集成电路的封装也 提出了更高的要求，以满足集成电路向小型化、高速化、大功率、多引脚、高密 度、高可靠发展的需要。同时封装成本在整个集成电路总成本中所占比例越来越 高，有的甚至超过5 0 。这就促使了封装研究在全球范围的迅猛发展，特别是 系统封装( s i p ) 和3 d 叠层芯片封装的出现更是使封装可能产生质的飞越。其面 临的机遇和挑战也是不言而喻的。集成电路封装是多种学科融汇的综合性极强的 高新技术，它涉及到材料、电子、热、力学、化学、机械和可靠性等多种学科， 需要不同学科的专家协同努力。国际上已将电子封装作为一个单独的重要行业来 发展，它不仅影响着电子信息产业乃至国民经济的发展。而且与每个家庭的现代 化也息息相关1 2j 。 1 1 集成电路封装的作用及内容 集成电路封装的目的，在于保护芯片不受或少受外界环境的影响，并为之提 供一个良好的工作条件，以使集成电路具有稳定的、正常的功能。其作用概括起 来主要有以下几点”1 ： ( 1 ) 封装对集成电路起机械支撑和机械保护作用。 ( 2 ) 封装对集成电路起着传输信号和分配电源的作用。 ( 3 ) 封装对集成电路起着热耗散的作用。 ( 4 ) 封装对集成电路起着对外界力的保护作用，外界力包括震动，机械外力， 水汽的渗透，化学腐蚀和其他。 现代集成电路封装技术主要是针对l s i 、v l s i 及a s i c 芯片的电子封装而言 的。封装可以分为三个层次，即将芯片封装成单芯片组件和多芯片组件的一级封 装：将一级封装和其他元件一周组装到单层或多层p c b 上的二级封装这个工艺 过程通常称为“装配”；再将二级封装插装到母板上组成三级封装。但是这种传 统意义上的划分正在受到新工艺的挑战，例如，c o b ( c h i po nb o a r d ) 技术等， 复旦大学硕十学位论文 第一章引言 将未经过封装的裸芯片直接贴装在p c b 板上，即芯片并不经过一级连接而直接进 行二级连接。由硅晶圆片开始的三级封装层次如图1 1 所示。从广义上将t 封装 包含了从芯片到系统的各个层次，但习惯上定义封装即为一级的连接，即芯片到 系统的第一层次的连接“1 。 图1 ，1 集成电路封装的三个层次示意图 1 2 集成电路封装技术的演变 自1 9 4 7 年美国电报电话公司( a t t ) 贝尔实验室的三位科学家巴丁、布赖 顿和肖克莱发明了第一只晶体管起。就同时开创了集成电路封装的历史。其发展 过程大致经历了以下四个阶段。” 第一阶段是以通孔器件和插入器件为主，其代表是六十年代就开发出的双列 直插式引线封装d o u b l ei n - l i n ep a c k a g e d i p 。d i p 是f a i r c h i l d 的b r y a n t r o g e r s 在六十年代早期发明的，当时只有1 4 个引脚，这种封装方式很快在1 9 6 2 年被t i 采用了。d i p 不论在塑料和陶瓷封装方面部是少引脚数的商业封装的 个最早的工业标准，一般引脚数在8 至4 8 个。应用于存储器和逻辑微控制器。 芯片被完整的封装再塑封料中，通过铜或k o v a r 框架连接至下一级，引脚间距通 复旦大学硕十学位论文 第一章引言 常为1 7 5 m m 至2 ，5 m m 。 第二阶段是随着八十年代表面贴装技术( s m t ) 的迅猛发展，而出现的各类 表面贴装元器件( s m c s m d ) 电子封装。诸如塑料短引线芯片载体( p l a s t i cl e a d e d c h i pc a r r i e r p l c c ) 和四边扁平引线封装( q u a df l a tp a c k a g e - q f p ) 等。 第三阶段发生在八十年代至九十年代，随着i c 特征尺寸不断减小以及集成 度的不断提高，芯片尺寸和i o 数也不断增大。电子封装引脚由周边型向面阵列 形发展。综合了q f p 和p g a 的优点，于九十年代初终于研制开发出新一代集成电 路封装一球栅阵列封装( b a l lg r i da r r a y b g a ) 。至此，多年来一直大大滞后于 芯片发展的集成电路封装，由于b g a 的开发成功终于能够适应芯片发展的步伐。 然而历来存在的芯片小而封装大的矛盾至b g a 并没有真正解决。 第四阶段是在9 0 年代，美国继开发出b g a 之后，又开发出u b g a ，而日本也 开发出芯片尺寸封装( c h i ps i z ep a c k a g e c s p ) ，这两种封装的实质是一样的。 c s p 的封装面积不大于芯片面积的1 2 0 。这样，c s p 解决了长期存在的芯片小而 封装大的根本矛盾，足以再次引发一场集成电路封装技术的革命。 以上介绍的集成电路封装的发展历程( 如图1 2 所示) 是在i c 技术发展和 市场需求的不断推动下实现的。整个集成电路封装技术的发展历程伴随着封装各 级互连技术的不断演变“1 ： 芯片互连 引线键合一t a b 一倒装芯片 封装互连 p t h s m t 一窄节距s m t b g as m t c s ps m t 单芯片封装 d i p q f p t o f p b g a c s p 复旦大学硕士学位论文 第一章引言 晦c o l l f 引一教 p g a ，o$mtpga b 矾 ；瓣醉璧塑一：鏖雪翟：； 图1 2集成电路封装的发展进程 至今，封装技术已从简单的d i p 封装发展到复杂结构的c s p 、m c m ( 多芯片 组件) 和圆片级封装。甚至跳过传统封装工艺的一级互连，直接将芯片贴装在线 路板上，称为直接芯片贴装技术( d i r e c tc h i pa t t a c h m e n t d c a ) 。 封装与电路板互连的发展历程如图1 3 所示，说明了从引脚通孔插装到s m t ， 再到面阵列的技术发展方向。当前，s m t 已进入微组装、高密度组装和立体组装 技术的新阶段，m c m ( 多芯片组件) 、b g a ( 球栅阵列) 、c s p ( 芯片尺寸封装) 等新 型表面组装元器件快速发展并大量应用。c s p 以其芯片面积与封装面积接近相 等、可进行与常规封装i c 相同的处理和试验、可进行老化筛选、制造成本低等 特点，从9 0 年代初期脱颖而出”3 。 复旦大学硕士学位论文 第一章引言 卜 芯片尺寸封装 磊节距；m t 球栅阵列 一 霎要窄s m 节t 距 b g a 芯片倒装 一删装( 娥s m t j 粘接 电路板 图1 3 集成电路封装与电路板互连的发展历程 1 33 - d 封装技术 一般的微电子封装技术均是在x 、y 平面内实现的二维 ( t w o d i m e n s i o n a l 一2 一d ) 封装。由于电子整机和系统在航空、航天、计算机等 领域对小型化、轻型化、薄型化等高密度组装要求的不断提高，在m c m 发展的基 础上，对有限的面积，电子组装必然在二维组装基础上向z 方向的空间发展，这 就是所谓的3 一d ( t h r e e - d i m e n s i o n a l ) 立体封装技术，这是今后相当长时间内实 现系统组装的有效手段。由于3 一d 封装体密度很高，上、下层问往往采取垂直互 连，故引线长度缩短，信号的传输延迟大大减小，寄生电容、电感也大为减小， 这有利于高速传输、改善高频性能、减少功耗和提高可靠性。与常规的微电子封 装技术相比，3 - d 封装最明显的是可使产品的尺寸和莺量减小数十倍。 3 一d 封装形式有很多种，大致可分为三类：埋置型3 一d 封装，有源基板型3 一d 封装和叠层型3 一d 封装“1 “。 埋置型，即将元器件埋置在基板上多层布线内或埋置、制作在基板内部。r 、 c 一般可随多层布线用厚薄膜法将其埋置于多层中，而i c 芯片一般要紧贴基板。 还可以在基板上先开槽，将i c 芯片嵌入、用环氧树脂固定后与基板平面平齐， 即可实施多层布线。最上层再安装i c 芯片，实现3 一d 立体封装。如图1 4 ( b ) 所 不。 有源基板型，这是用硅圆片规模集成( w s i ) 技术做基板时，先用w $ 1 将一般 半导体i c 制作方法作次元器件集成化，这就成了有源基板。然后再实施多层 布线，顶层仍安装其他i c 或其他元器件就实现了3 一d 立体封装。图1 4 ( a ) 是 复旦大学硕士学位论文 5 积 籼 枷 瑚 第一章引言 个典型的有源基板型3 - d - m c m 的结构。 ( a )( b ) 图1 4 有源基板型和埋置型3 d 封装示意图 叠层型，是将l s i 、v l s i 、2 d m c m 或者己封装的器件，无间隙的层层叠装互 连而成。这类3 一d 封装形式目前应用最为广泛，其工艺技术中应用了许多成熟的 组装互连技术，如引线键合技术( w b ) 、载带自动焊技术( t a b ) 、倒装芯片技术 ( f li pc h i p ) 以及c 4 技术等。图1 5 所示为应用引线键合技术和c 4 技术制造 的叠层型3 d 封装。 图1 5 叠层型3 d 封装示意图 3 一d 封装技术不但可使电子产品密度更高，同时也使其功能更强，传输速 度更快，性能更好，可靠性更高，而成本却更低。它将有可能推动新封装技术的 发展，成为未来十年内的主流封装形式。 1 4 叠层封装的结构介绍 现代半导体工业的发展要求封装技术能达到更多功能，更轻薄的程度。在无 线通讯，掌上电脑和数字图像领域要求有更巨大的存储容量的闪存产品。不但芯 片尺寸封装( c h i p s c a l ep a c k a g e s ) 不断缩小封装尺寸，而且对多个芯片封装于 一个器件中的需求也不断的增加。叠层封装s c s p ( s t a c k e dc h i ps c a l ep a c k a g e ) 以其适用范围广，工艺简单，成本较低被广泛研究应用。叠层封装不但提高了 封装密度，同时减小了芯片之间的互连导线的长度，提高了芯片的运行速度，而 且通过叠层封装可以达到器件的多功能化。 叠层封装( s t a c k e dc h i ps c a l ep a c k a g e 缩写为：s c s p ) 的结构和典型的 球栅阵列( b g a ) 十分相似。结构上也是芯片粘贴在b t 基扳上，然后通过金线来 复旦大学硕士学位论文 6 第一章引言 互连，整个器件通过焊球来和p c b 板连接。区别就是叠层封装有多块芯片在垂直 方向粘叠起来然后再进行封装。1 。 圈1 6 四种不同结构的叠层封装结构 由于散热等问题的存在，现在的叠层封装主要应用于内存和闪存等数据存储 方面。图1 6 是四种不同的叠层芯片封装的形式，( a ) 是由4 块面积逐渐减少的 芯片垒叠组成的，这样就可以在下层芯片的边缘打金线；( b ) 是由3 块面积相似 的芯片再加上一块没有功能的硅片( s p a c e r ) 组成，加上一块s p a c e r 的主要目的 是垫高芯片与芯片之间的距离，便于打金线；( c ) 是4 块芯片组成，和( b ) 类似， 但是没有s p a c e r ，而是把这块芯片旋转9 0 度这样这块芯片的引脚就不用在两 边引出，而可以在前后打金线。( d ) 的模型是( c ) 的进一步的变化，它是由两 块旋转9 0 度的芯片组成。o 。 尽管叠层封装增加了工艺步骤 本还是降低了。 所以相对于普通的单芯片封装 1 提高封装效率 2 提高电性能 3 提高可靠性 4 降低成本 但是由于封装密度的大幅提高，总的封装成 叠层芯片封装主要具有四个主要作用“ 由于以上的优点，叠层芯片封装比单芯片封装在形成所需的系统级功能时被 期望有广泛的应用前景，其中某些已列于表1 1 复且大学硕士学位论文 第一章引言 表1 1 叠层封装的应用和特点 应用特性 计算机高的电性能，更小的体积，高可靠性 军事更小的体积和重量 电信高宽带性能 消费类电子更小的体积和重量 医疗更小的体积 汽车更小的体积 1 5 封装的可靠性和失效分析 1 5 1 可靠性的概念 所谓可靠性，就是指个产品在规定的时帕j 内和规定的条件下完成所需要的 功能而用概率来表示的一种产品特性。可靠性是产品质量的一个重要指标。集成 电路器件在贮存、运输和使用过程中，所遇到的各种环境条件是非常复杂的，越 来越多的电子封装被应用于严苛的环境中。例如会遇到比重力高很多倍的振动、 冲击等机械作用，也可能遇到潮湿、赫雾或各种射线辐照等恶劣的环境，并且也 可能要求电路能够在低温、高温条件下进行正常工作。因此必须针对不同的用途， 对集成电路器件进行不同项目、不同强度的可靠性试验和可靠性分析“1 。 可靠性技术涉及下面四个问题：失效何时产生、失效因何产生、怎样防止失 效、电子产品期望达到的可靠性“1 。 为确保封装可靠性，新器件在投产前需进行大量的可靠性测试。理论上讲， 测试应该在封装今后使用的环境中进行。但是，大多数情况下许多电子产品所设 计的使用寿命足够长，不可能在实际使用的情况下进行测试。在实验室中往往采 用加速实验来收集可靠性数据和检测产品的质量。在加速实验中，器件要比在正 常使用情况下经历更高的应力，通过加速失效机理，可以比实际条件下更快观察 到失效的模式，在较短时间内收集可靠性数据。 1 5 2 电子封装的失效分析 失效分析是通过电子、物理和化学方法对电子封装中的失效模式和失效机理 复旦大学硕十学位论文 第一章引言 的研究。针对不同的失效视理，从而采取相应的措施加以改进，以改善成品率， 降低成本，提高产品质量及性能。随着微电子封装技术的发展，器件的小型化和 多功能化要求更高的可靠性，相应的先进失效分析工具和手段也不断出现。如扫 描电子显微镜( s e m ) ，c 模式超声显微镜( c s a m ) ，聚焦离子束( f i b ) 等微分析 手段。 失效分析的般步骤为：详细记录失效现象：对样品进行光学显微镜和超声 显微镜等无损检测；随后进行开封或样品剖面的观察检测i 对失效的关键点进行 结构和成分的物理和化学分析；结合以上得到的结果分析可能的失效机理：最后 是根据失效机理找出设计、材料和工艺等的改进措施。 一个特定的失效模式是指由材料特性和周围环境等综合作用的一些过程所 导致的结果。这些过程称为这个特定失效模式的失效机理。现今电子封装中的电 学和化学反应也是引起热应力失效的重要因素。”。 1 6 本论文的目的和研究内容 现代电子工业和便携式对微电子封装提出更高的要求。更小，更轻薄，高可 靠性，低功耗的要求使微电子封装朝着密度更高的三维封装方式发展。叠层封装 s c s p ( s t a c k e dc h i ps c a l ep a c k a g e ) 即是一种非常有前景的三维电子封装。本论 文对叠层芯片的可靠性进行了系统的研究。 为了保证现有的工艺不进行大的改动，对于叠层封装般是通过薄减芯片的 厚度来保证总的封装厚度不变，芯片厚度的减小会造成芯片在热处理的过程中弯 曲形变的增加，从而导致芯片问的应力增力珏会造成芯片的损坏，这类现象在叠层 封装中经常被报道，同时由于塑封料厚度的减小，对于阻止水汽侵入芯片和塑封 料界面的能力也减弱了，这样也会促进裂纹的产生和扩展。对于多层叠层芯片封 装的器件，会有贴片和打金线等新工艺的进入，这些工艺也会对器件的可靠性产 生影响1 “。 目前，单芯片封装器件的可靠性及失效机理已得到了广泛的研究，存在的失 效模式主要包括焊球的热疲劳、贴片胶和芯片之间的分层、器件热应力和湿气造 成的失效等”。”。而对芯片叠层封装可靠性和失效分析的报道较少，包括弯 曲试验分析焊点的可靠性、用有限元方法分析焊点可靠性、芯片贴片胶溢出高度 的影响等”“。而对结构和工艺导致的失效问题涉及较少。 本论文首先通过对采用传统工艺的双层芯片叠层封装器件进行失效分析，解 析了叠层封装基本的失效模式和机理，并结合有限元模拟从材料和结构等角度讨 论了改善双层芯片的叠层封装器件可靠性的方法；在得到叠层器件基本的失效模 式和机理后，进而研究了采用了新工艺生产的超薄叠层封装器件，分析了失效模 式和机理以及由于新工艺引起的失敏，同时也比较了采用不同封装工艺的双层和 复且大学硕十学位论文 9 第一章引言 超薄多层器件的失效的异同。论文各章节内容安排如下： 本论文第二章，主要阐述了封装中裂纹和分层失效的机理、实验中采用的可 靠性实验及失效分析的手段 本论文第三章，主要研究双层芯片叠层封装的可靠性，这类器件基本沿用了 单芯片器件的封装工艺，在芯片厚度和贴片工艺等都保持不变，所以作为研究叠 层封装器件可靠性的基础，对双层芯片器件的可靠性进行研究，希望得到基本的 叠层器件失效的模式和机理。首先对双层芯片的器件进行高温高湿老化实验，使 用超声波显微镜和光学显微镜对经过老化后的双层芯片的叠层封装的器件的失 效模式进行观察和分析。总结了三种失效模式分析了其的失效机理，并通过有限 元分析对器件内热应力的分布进行了计算模拟，分析了芯片裂纹的失效机理，并 从材料性能和结构等角度讨论了改善双层芯片的叠层封装器件可靠性的方法。 本论文第四章，主要研究了超薄多层芯片的叠层封装器件的可靠性，对于多 层芯片的器件采用了和双层不同的新工艺，在结构上也与双层芯片不同，所以在 可靠性方面和双层芯片会有一定程度的异同，通过研究希望得到新结构和新工艺 导致的失效模式和枫理。首先对新工艺及新工艺中存在的问题进行了阐述。并且 对超薄的多层芯片的叠层封装器件进行了多种老化试验及老化试验后的失效分 析，分析了新工艺中存在的造成失效的问题，并且通过有限元分析对芯片的热应 力分布进行了模拟，计算了封装器件存在空洞和不存在空洞两种情况下的热应力 分布，并且评估了空洞大小及不同层空洞对器件的可靠性的影响。 本论文第五章，总结了双层和超薄多层叠层封装器件的失效机理与改进方 法；同时比较了双层和超薄多层的失效模式及不同工艺对器件可靠性的影响。 复舅人学硕十学位论文 第二章封装失效机理和研究方法 第二章封装失效机理和研究方法 2 1 塑料封装的失效机理 失效机理主要分为两大类：过应力和磨损。过应力失效通常是瞬间的和 突然发生的。磨损失效是长时间的损耗积累，通常先是产品性能下降，然后器件 失效。根据诱发失效机理的应力类型进一步分为机械的、热学的、电学的、辐射 的或化学的。1 。如下介绍的为一般的单芯片塑料封装中的裂纹和分层产生机理和 原因。 2 1 1 封装热失配 温度升高时，固体材料的体积膨胀，这种现象称为热膨胀。不同的材料热膨 胀的比率并不一样。对大多数的工程材料来说，在合理的温度范围内，热膨胀比 率是一常数，称为热膨胀系数( c t e ) 。电子封装由不同材料构成，当温度升高时 它们的热膨胀率不同，表2 1 中给出了电子封装中常用材料的热膨胀系数( c t e ) 。 在实际的封装过程中，由于封装体各种组成部件间的热膨胀系数差异，在封装过 程中温度的改变会在封装材料间产生热应力，其结果严重的会导致封装产生分层 失效和芯片裂纹等”。 表2 1 电子封装常用材料的热膨胀系数( p p m ，0o c - 2 0 0o c ) 金属陶瓷、半导体材料 金1 4 2s i 0 2 玻璃 0 5 1 镍 1 3 1 5 单晶硅 2 8 金锡共晶1 6氧化锅 67 铜及其台金1 6 - 1 8有机物( 低于玻璃化温度) 银1 9k e v l a r2 铅锡共晶 2 1 环氧树脂玻璃f r 4 ( 水平) 1 1 1 5 ( 垂直)6 0 8 0 5 9 5 锡铅2 8聚酰亚胺4 0 5 0 铅2 9 环氧树脂 6 0 8 0 复旦大学硕士学位论文 第二章封装失效机理和硼究方法 2 1 2j 卷片裂纹 芯片在热处理过程、划片或划片台可能会导致表面划伤和裂纹。如果在芯片 制造之后，先前固有的裂纹等于或者大于临界裂纹尺寸( 取决于施加的应力幅值) 时，芯片会因脆化而突然断裂。例如，由于芯片表面划伤而集结在顶部表面的微 小裂纹，可能会扩展到一个有源晶体管而使器件失效。在芯片表面的划片损伤造 成的边缘裂纹最可能扩展到芯片角上，这是由于芯片一引线框架结构在温度循环 试验时，该部位通常承受高的纵向应力。粘结材料中的空隙也可能会造成芯片破 裂。 c h i a n g 和s h u k a 收集了边缘或中心存在空隙的大量样品，并让其承受l o 次温度循环冲击。统计数据表明，中间存在空隙的器件不会出现裂纹，而边 缘存在空隙的器件几乎有5 0 芯片因裂纹而失效。虽然划片造成的边缘损伤会产 生裂纹，但精确控制划片速度和划片刀质量可避免大多数缺陷。在薄型封装器件 生产时，芯片背面减薄操作形成的背面裂痕也会造成芯片裂纹。由于使用磨料粒 度粗细程度不同，减薄过程中产生的裂痕可能减少，也可能增加。通常，裂纹的 大小接近磨料颗粒尺寸。因此，所有的粗糙裂痕都可通过精细研磨或则背面腐蚀 而避免。 在芯片粘结过程中，芯片通过转换电磁阀将胶带上的芯片吸下来。该过程会 对芯片产生损伤，因为电磁阀吸嘴的尖端和装片速度控制着压痕的大小和深度。 在塑料封装中各种材料间因热膨胀系数不匹配产生的热应力可表示为”： 轧赫 其中，c = 与几何相关的常数；n = 热膨胀系数；e = 弹性模量。下标p 和1 分 别表示封装材料和与之接触的材料( 如芯片或框架材料) 。图2 1 为两种由于热 应力造成的芯片裂纹。 复旦大学硕士学位论文 丁 1brj 第二章封姨失效机埋和研究方法 ( b ) 图2 1 两种媳型的芯片裂纹 2 1 3 封装爆裂( 爆米花现象) 封装中的爆米花现象是组装过程中将塑封器件安装于电路板时，由回流温度 分布产生的内部应力。简言之，在回流过程中，装配温度快速声高到高于塑封料 的玻璃化温度t g ( 大约1 4 0 。0 1 6 0 。c ) 达到焊料的熔点2 2 0 。c 或更高的温度时，在 此高温下，塑封料和被粘附材料如引线框架和芯片之间的热失配非常严重，以至 于使界面易于剥离。塑封料吸附的水分汽化成蒸汽后，由此产生的体积改变将产 生大于界面粘附强度的压力，产生界面剥离。剥离现象可能发生在塑封料和引线 框架之间或在塑封料和芯片表面之间，严重时，封装会产生裂纹。偶尔，受封装 尺寸影响，裂纹会延伸到封装上表面或沿引线平面延伸到封装器件侧面，此时裂 纹清晰可见“7 “。 2 1 4 引线框架的低粘附性及分层 潮气可通过封装体或沿引线框架与塑料界面渗透到塑封器件内，加速塑封器 件的分层。用湿度传感器实验表明，当塑封料与引线间粘附良好时，潮气进入封 装体的主要途径是通过塑封料。然而，由于组装过程不良因素，如键和高温氧化、 应力消除不充分或过大的冲筋和成型力使引线框架翘曲等使粘附性能降低，在封 装的外表面产生剥离和微裂纹，水气可由此途径侵入电路内部“。 在界面处，潮气使环氧树脂水解，降低界面的化学结合力。然而，由于模塑 料的不同对潮气的反应各异。例如，低应力的环氧树脂化合物由于其中加入了硅 酮调节剂以减小应力，他对潮气的变化比无硅酮的塑封料更敏感。低的玻璃化转 复旦大学硕士学位论文 第二审判装失技相l 理和研究方法 变温度会促进潮气的吸附。 为了获得良好的粘附，严格清洗表面是必需的。氧化的表面，如铜合金引线 框架暴露在高温环境中，通常会产生剥离。氮气或氢氮混合气体可以避免氧化， 在高温处理过程中应使用这些气体保护。 低亲和力的表面涂覆层，如局部镀银表面，增强了界面粘附力。通常芯片焊 盘镀银来控制偏压和防止引线氧化。但是，镀银层和塑封料之间的粘附性太差。 新型的引线框架设计采用局部镀层来减少贵金属的用量和减少引线框架覆盖镀 层面积，后者对形成脱层是敏感的。 塑封料中的脱模剂和助粘剂能加速塑封器件界面剥离的产生，因此必须精确 调整其含量，脱模剂有助于从模腔中取出压模件，但存在大的界面剥离的风险。 另一个方面，助粘剂保证了塑封料和元器件间良好的界面粘附性能，但也可能使 从模具中取出塑封器件更困难。“。 2 1 5 塑封材料的疲劳裂纹 由于温度变化和温度梯度及热膨胀系数失配导致封装中产生周期性热应力， 对脆性裂纹扩展，由于承受热循环有关的封装寿命估算可由p a r i s 定律得到。 应力强度因子随温度的改变利用有限元法计算得到，两者之间的关系表示 为多项式八。利用p a r i s 定律，当裂纹长度从a o 扩展到a 。时，经过的温度循 环次数n 由下式得到： ：广。 塑 j 口0 c f ( a ) 其中，c = 材料常数；m = 由使用单边裂口杨品的塑封料确定；a o = 初始裂纹 长度，通常取值偏小，取决于制造缺陷。当裂纹长度比较小时，到失效时的总温 度循环数与初始裂纹长度相对来说关系不大”。 2 2 环境试验 环境试验主要是分析和考核试样承受各种气候环境影响的能力，分析其在该 气候环境影响下失效的原因，找出改进的措施，提高可靠性。美国h u g h e s 航空 公司的技术资料明确的表示了失效与环境应力的关系如图2 3 ，在各种应力的 影响下，温度与湿度环境应力所引发的失效占所有环境应力引发失效的6 0 左 右。 复旦入学硕士学位论文 第二章封装失效机理和研究方法 图2 2 环境应力与失效之间的关系 2 2 1 温度循环试验 温度循环试验是考查试样由环境温度较高的正温度变化到环境温度较低的 负温度，以及再由负温度回复到工f 温度的承受能力。目前我国集成电路的温度循 环试验的试验条件一般采用一5 5 ”c 1 2 5 “c 的温度变化范围“。 本次研究中的温度循环测试温度曲线如图2 4 所示。高低温范围从一5 5o c 到 1 2 5 0 c ，高低温停留时间分别为1 0 分钟，升( 降) 温速率为1 0o c 分钟。共进行 了1 0 0 0 周的循环。6 0 0 周和8 0 0 周时分别拿出部分样品进行观察。 g 1 5 。 琶1 0 0 三 5 0 量 。 垦 5 0 一1 0 0 - j d- - 一 _ 2 c4 008 0t 0 02 0 ， t i m e ( m i n ) 图2 3 温度循环测试温度曲线 复旦大学颂：卜学位论文 第二章封装失效机理和研究方法 2 2 2 高温高湿加速试验 高温高湿加速试验是考虑到大气中水气，游离离子等将直接影响着塑封器件 的可靠性。j e d e c 对于非气密器件的高温高湿加速试验的条件包括如下一些 2 3 2 4 ，2 5 表2 2 高温高湿加速试验的条件( j e d e c ) 温度( o c )湿度( ) 气压( k p a )时间( 小时) 1 3 0 + - 28 5 + 一5 2 3 0 9 6 1 l o 十- 2 8 5 + - 5 1 2 2 2 6 4 8 5 + - 28 5 + 一5 4 9 1 1 0 0 0 ( 一2 4 ，十1 6 8 ) 于塑封器件的高温高湿加速试验，由于塑料封装使用的塑封材料和贴片胶等 有机物的玻璃化转变温度( t g ) 为在1 3 0o c 左右，而水汽会降低这些塑封材料的 玻璃化转变温度，当环境温度高于这些材料的t g 时，会导致一些在低于t g 时不 会发生的失效，其失效机理也会不同。所以在工业界，通常会使用8 5o c 8 5 ( r h ) 的条件进行加速试验。 在恒温、恒定相对湿度的条件下非气密封装的失效时间的预测性模型有两 个：一个是p e c k 提出的，另个是由d e s o n 和b r u s i u s 提出的，实际上他们的 方程都是经验性的陬2 7 2 。 p e c k 模型中的基本假定是器件的失效时间( t t f ) 是对数正态的随机变量，且 其变量在一个很宽的温度和湿度范围内湿相等的并为常数。基于这些假设，可以 得到一个计算的样品平均失效时间( t t f ) ( 。c ，砌) 。这种样品平均值的p e c k 模型是： 厂p t m ( 。c ，_ 1 2 ) = 4 唧拍) ”e x p l 了, c j a ( 。c + 2 7 3 ) 叫l 其中，k = 波尔兹曼常数，8 6 1 5 1 0 5 e v k ；a = 换算常数；n ，e a = 模型常数 b e s o n 和g r u s i u s 模型与p e c k 模型类似，也可以凭经验推出。b e s o n 和g r u s i u s 模型的平均寿命方程t ，( 。c ，r h ) 为： c o c ，护加x p 去h 高 其中，k = 波尔兹曼常数，8 6 1 5 * i o - 5 e v k ；a = 换：算常数：n ，e a = 模型常数 可以看到两式中的温度函数关系都是相同的，两者都符合与温度有关的 a r t h e n i u s 定律。然而，相对湿度的关系却有很大的不同。d e s o n 和b r u s i u s 模 复旦大学硕士学位论文 1 6 第二章封装失效机理和研究方法 型中的r h 是指数关系，但是p e c k 模型中的却是多项式关系。 两种模型基本上都是经验性的，虽然均有许多应用。然而在参数设计方面 因灵敏度不够这就削弱了观测范围以外估算失效时间的应用。在得到进一步数据 之前，他们仅能用于近似的可靠性计算，而不能用于准确及可信度高的可靠性计 算。 2 2 3 回流焊接工艺 在半导体器件的封装和装配过程中，器件会经历多个高温处理过程，包括塑 封料固化和回流焊过程等。同时回流焊工艺也被常用于可靠性实验中，研究封装 体中水汽在经历高温过程中对封装体可靠性的影响。红外线回流焊是目前使用最 为广泛的s m t 焊接方法。本实验中的红外回流采用航天华泰公司生产的h t 系列 全自动台式回流焊炉来实现。它采用先进的强制热风与红外混合加热方式。回流 温度曲线的设置如图2 4 。在本实验中回流峰值温度取为2 2 0 0 c 左右，在共晶熔 点( 1 8 3 “c ) 以上经历的时间为6 0 - 9 0 秒。 2 5 0 ，、2 0 0 世 鬟1 5 0 v 嚣1 0 0 蟋 画5 0 o 回流温度曲线 0f i 01 0 01 5 0 2 0 0 2 5 0 3 0 0 回流时问( 秒) 图2 4 回流焊温度特性曲线 2 3 超声显微镜的无损检测 超声显微镜通常用于检测i c 封装中的缺陷。它是种快速的、非破坏性的 检测工艺技术。这些缺陷包括封装中的各种裂纹及空洞，塑封体与芯片之间的各 种剥离，粘片或引线框架中的各种剥离或别的缺陷。 超声显微镜的特点在于能够通过检测反射波的相位等信息来成像。由于超 声波在介质中的传播满足波动方程，在界面上的反射和折射服从s n e l l 定律，由 衍射理论可得到反射式的成像方程为： 隆等, s ) ：a m 咖( ，y o ) r ( x 儿一y o ) 出o + o 复旦大学硕士学位论文 1 7 第二章封装失效机埋和研究方法 式中：为样品的像函数，决定显示的样品声学图像格点的灰度或色彩 h 为成像系统的点扩散函数，取决于超声透镜的结构和工作频率 r 为样品的反射系数 i f l 为图像的几何放大倍数b = 慨，y 。= m y 。 ，为平面坐标 t ，y 、为样品上声速通过点的坐标 ，儿显示器上与，y 。对应点的坐标 利用时间门电路技术可以区分和获得样品内不同深度z 处的反射回波信号。 系统结构示意图 图2 5 扫描超声波显微镜的系统结构示意图 图2 5 为扫描超声显微镜的系统结构示意图，当进行c 模式扫描时， 探头需做二维扫描，对应于探头的一个位置在显示屏上得到一个亮点，扫描轨迹 可以有很多形式，通常用矩形栅格扫描方式。 复旦大学硕：b 学位论文 第二章封裴失效机理和研究方法 2 4 有限元分析方法 在解析、数值和实验方面有很多手段可用于评价封装对热变化的响应 能力，或则是对任何施于结构上的负载的响应能力。一般情况下对于应力和应变 的控制方程无法精确求解，需要某些近似的方法来求解。对于电子封装，用于研 究热失配问题最要的数值分析工具就是有限元分析。 2 4 1 有限单元法的简介 目前在工程技术领域内常用的数值模拟方法有：有限单元法、离散单元法和 有限差分法，但就其实用性和应用的广泛性来说，主要还是有限单元法。 有限单元法是随着电子计算机的发展而迅速发展起来的一种现代计算方法。 有限单元法的基本思想早在4 0 年代初期就有人提出，但真正用于工程中则是在 电子计算机出现之后。有限元法分析计算的思路和做法可归纳如下： 1 物体离散化 2 单元特性分析 3单元组集 利用结构力的平衡条件和边界条件把各个单元按原来