（材料物理与化学专业论文）基于工艺波动的互连信号完整性分析.pdf

摘要 随着科学技术的飞速发展，超大规模集成电路制造工艺缩小到深亚微米领域， 互连的尺寸不断缩小，集成电路信号面临着严重的互连问题，如信号延时、串扰 等等。因此在集成电路设计中，互连工艺波动对集成电路性能的影响变得至关重 要。为了有效分析工艺波动对互连性能的影响，本文着重研究超大规模集成电路 中互连工艺波动对互连延时和串扰噪声的影响。通过分析互连几何参数波动与互 连寄生参数的关系，得到其近似的函数关系表达式。基于工艺波动分别建立r c 互 连延时、r l c 互连延时和互连串扰统计模型，并利用本文提出的模型得到互连延时 和串扰噪声均值和标准差的解析表达式。与目前广泛应用的蒙特卡罗仿真相比， 本文所提方法在确保计算精度的前提下大大缩短了计算时间，仿真表明本文方法 具有较高的效率和精度，实用性更强。 关键词：互连工艺波动延时串扰统计模型 a b s t r a c t w i t ht h er a p i dd e v e l o p m e n to ft e c h n o l o g y , v e r yl a r g es c a l ei n t e g r a t e d c i r c u i t s m a n u f a c t u r i n gp r o c e s st e c h n o l o g i e sg o i n g d e c r e a s i n gm i n i n l u n lf e a t u r es i z eb r i n gt o i n t ot h ed e e ps u b m i c r o nr e g i m e ，r a p i d l y t h ef o r e f r o n tn e wp h y s i c a li s s u e ss u c ha s d e l a ya n dc r o s s t a l k s ot h ei m p a c to fp r o c e s sf l u c t u a t i o n so np e r f o r m a n c e h a sb e c o m e e x t r e m e l yc r i t i c a li ni cd e s i g n t oe f f e c t i v e l ya n a l y z ei m p a c to fp r o c e s sf l u c t u a t i o n s o n i n t e r c o n n e c tp e r f o r m a n c e ，t h ei m p a c to fi n t e r c o n n e c tp r o c e s sf l u c t u a t i o n s o nt h e m r c o n n e c td e l a ya n dc r o s s t a l kn o i s ei nv l s ii ss t u d i e da n dd i s c u s s e di nt h et h e s i s t h ea p p r o x i m a t ef u n c t i o nr e l a t i o n s h i p sa r eo b t a i n e db ya n a l y z i n gt h ei m p a c t o f i n t e r c o n n e c tg e o m e t r i cp a r a m e t e r sf l u c t u a t i o no nt h ei n t e r c o n n e c tp a r a s i t i cp a r a m e t e r s t h es t a t i s t i c a lr ci n t e r c o n n e c td e l a ym o d e l ，r l ci n t e r c o n n e c td e l a y m o d e la n d c r o s s l a l l 【 n o i s em o d e la l es u c c e s s f u l l yp r o p o s e d a n db u i l t r e s p e c t i v e l y t h e m a t h e m a t i c a le x p r e s s i o n so fm e a na n ds t a n d a r dd e v i a t i o no fi n t e r c o n n e c td e l a ya n d c r o s s t a l kn o i s ec a l lb eo b t a i n e db yu s i n gt h ep r o p o s e dm o d e l s t h et i m eo f c a l c u l a t i o ni s g r e a t l ys h o r t e n e d w i t hag o o dc a l c u l a t i n gp r e c i s i o nu s i n gt h eo b t a i n e dm e t h o d c o m p a r e dw i t ht h ew i d e l yu s e dm o n t ec a r l os i m u l a t i o n s i ti sp r o v e dt h a tt h e y h a v e h i g he f f i c i e n c ya n da r ea c c u r a t ee n o u g h , s o o u rm o d e l sa r em o r ep r a c t i c a l k e y w o r d ：i n t e r c o n n e c t p r o c e s sf l u c t u a t i o n s d e l a y c r o s s t a l k s t a t i s t i c a lm o d e l 西安电子科技大学 学位论文创新性声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切的法律责任。 本人签名：i 盈亟日期型! 翌：王，壁 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。 ( 保密的论文在解密后遵守此规定) 本学位论文属于保密，在一年解密后适用本授权书。 本人签名：i 因亟日期兰竺! ! ：主：壁 导师签名： 日期毯江哆 第一章绪论 第一章绪论 i i 研究背景 摩尔定律最早给出了电子产品的发展方向：更小、更快、更便宜、研发周期 更短【l 】。现代电子系统设计已经达到g h z 及以上的特高频设计领域。而在电子电路 技术飞速发展的背后，具有性能属性的信号完整性问题已经成为电子设计的一个 瓶颈【2 1 。这样高速的信号切换对于系统设计者而言，需要考虑在低频的电路设计中 所不需要考虑的信号完整性问题，诸如延时、串扰、反射以及传输线之间的耦合 情况等等。同时许多系统的工作频率也很高，达到几十m h z 甚至上百m h z ，以适 应人们对于大量数据的处理，例如图像数据处理、音频处理等。这就要求在电路 设计中要仔细研究所有可能影响信号完整性的因素和条件。这样可以及时地发现 问题，并加以修正，提高系统的工作性能，缩短系统的研发周期，减少系统的投 入，提高产品的竞争力。从广义上讲，信号完整性问题主要包括：延时、串扰、 反射、电磁兼容性( e m i ) 等。 当集成电路技术发展到深亚微米技术时代以后，技术的进步和特征尺寸的缩 小将导致互连线横截面和线间距减小，互连密度以及互连引线层数增加，互连线 的电阻、电容及电感寄生效应将会严重影响电路性能，包括信号传输延时的增加 以及信号传输畸变的更加显著【3 】，互连已成为决定集成电路性能、封装密度、可靠 性、制造产率和成本的最重要因素之一。而随着集成电路工艺的继续发展，互连 线产生的问题将会更加严重。微电子技术将面临着器件和互连技术两个方面的挑 战【4 1 。对于器件而言，这些挑战包括漏感应的势垒降低效应、栅介质的直接隧穿效 应、迁移率降低效应以及可靠性等问题；而对于互连技术来说，导线电阻率的降 低、新型互连材料的集成、互连引线和通孔图形的加工、芯片平坦化的控制和高 可靠性等方面的实现将是严峻的挑战。器件所面临的上述问题一旦得到解决，其 尺寸缩小将使得器件门延时减小，性能更加提高；而对于互连来说，即使尺寸缩 小所带来的技术和物理问题能够得到很好解决，也会出现单位长度互连延时增加 和互连性能降低等一系列新的问题，这是互连技术不同于器件技术的特点之一。 此外，互连线截面的不断缩小直接导致其电阻不断增大，虽然在工艺加工过程中 采用了多种手段( 比如增加互连线厚度，用铜互连线取代铝互连线等) 来缓解互连 线电阻不断增大的趋势，但这些措施仅仅是减缓了这种趋势，并不会从根本上改 变这种趋势f 5 】。传统的设计方法是以器件为核心的，因为上述趋势的出现而使其面 临许多问题，诸如时序不收敛、信号完整性以及功耗过大等等。所以传统的以器 2 基于工艺波动的互连信号完整性分析 件为核心的设计方法可能向以互连线为核心的新的设计方法转变【6 】。 目前，随着集成电路制造行业的飞速发展，互连线的工艺变化问题已经成为 集成电路制造业的一个新挑战。芯片特征尺寸的减小推动着集成电路向高速、低 功耗方向发展，在这个过程中出现了很多问题：电感效应、互连延时和串扰、芯 片温度以及工艺波动等等，这些问题严重影响着集成电路的可靠性，制约着集成 电路的发展。基于工艺波动下的互连延时、互连串扰是本文的研究重点。 1 2 研究意义 随着集成电路复杂度的提高，其分析和设计技术日渐成为人们关注的焦点。 小小的一块芯片上是由成千上万、甚至是上百万个基本器件构成的。器件组成芯 片、芯片组成系统都需要互连。v l s i 芯片上互连尺寸的缩小，芯片面积的增大， 以及工作速度的提高，使得集成电路的互连问题越来越重要。同时，集成电路生 产过程中各种工艺的不确定性即工艺波动会极大地影响深亚微米集成电路的性 能，其中互连已经成为限制整个芯片性能的关键因素之一。因此，如何分析工艺 波动条件下的互连性能已经成为近期的研究热点。 在集成电路工艺进入深亚微米阶段，互连延时越来越大，已超过门延时，成 为集成电路性能和可靠性的决定性因素 7 1 。另外在深亚微米集成电路中，集成电路 特征尺寸的缩小使得线间耦合作用显著增强，工艺波动对串扰噪声的影响也显著 增大，若工艺波动使串扰噪声峰值达到足够大，将导致互连线上传输的信号逻辑 特性发生混乱。因此，在高性能电路的设计中，必须对存在工艺波动情况下的互 连延时和串扰噪声进行准确分析和建模。 目前，国内外研究互连工艺波动主要采用蒙特卡罗( m o n t ec a r l o ) ，y 法【8 】，就一 般而言，采样点数取得越大，蒙特卡罗方法的模拟结果就越精确，但是当采样点 数取的很大时，由于需要对原系统进行直接计算，会耗费大量的计算时间。因此， 如何建立一种解析的方法来给出工艺波动对互连延时和互连串扰噪声的影响，从 而在保证计算精度的前提下能够快速而准确地分析工艺波动下的互连性能，成为 集成电路设计过程中急需解决的问题之一。 1 3 国内外研究现状 集成电路制造过程中的工艺波动问题很早就引起了人们的重视，但之前的研 究主要是针对设备的工艺波动问题。直至上世纪9 0 年代末，随着v l s i 制造技术与 工艺的发展，互连线的工艺波动问题才逐渐开始引起专家学者们的关注。 d a i w 和s t i n e b e 等研究者首先对i c i 艺波动的组成部分进行了分析【9 , 1 0 ，指 第一章绪论 出工艺波动并不是完全随机的，它可以分成确定部分和不确定部分，n a s s i f s r 等 人指出不能只考虑片间工艺波动，芯片内部的工艺波动已经成为芯片设计过程中 新的挑战i l 。 互连线的工艺波动会对集成电路功能与性能产生影响，这种影响到底有多严 重以及如何减小这种影响是人们最关心的问题，因此需要进一步研究互连线的工 艺波动对电路传输性能的影响。文献 1 2 1 5 基于工艺角方法分析了互连线工艺波 动对电路性能的影响。然而，yl i u 等人却指出由于互连线工艺波动依赖于环境的 性质，使基于工艺角的方法不再有效【l6 1 。a c a r e 等人也举例说明了为什么最差工艺 角方法不适合解决互连线的工艺波动问题，因为互连工艺波动不一定是单调的， 而且是依赖于环境的【1 7 j 。z h a n y 等人建立了延时与工艺波动之间更精确的二次模 型，可以准确估计非线性门延时和互连延时模型的非高斯分布【1 8 , 1 9 。 很多学者将仿真试验与统计技术相结合来分析工艺波动影响下的互连线传输 特性。其中s a u t e r s 研究了不同时钟树模型的时钟偏移对工艺波动和温度波动的敏 感度【2 0 】；l i n z j 等人采用曲线拟合的方法建立互连线寄生参数与工艺参数波动之 间的近似解析关系式，研究了电路性能对互连线工艺波动的敏感度【2 1 , 2 2 】；另外， a h n 等人分析了制造过程中的工艺波动对封装层结构不同的互连线的信号完整性 的影响【2 列；z h a n gq i a n g 等人提出了工艺波动影响下的互连线优化方法【2 4 】；n u r m i t 等人比较了在数据总线中不同转换模式和工艺参数波动对互连线性能的影响【2 5 1 ， 其实验结果表明转换模式和工艺波动对延时和噪声的影响是相互联系的。 也有学者试图采用数学建模与分析手段来研究互连线的工艺波动问题。 n a k a g a w a o s 提出了一种简单的介质厚度与线宽工艺波动的数学模型【2 酬。 b h a v n a g a r w a l a a j 等人提出了一种新的分布互连线树状模型以及统计延时分布模 型1 27 1 。l ux i a n g 等人提出了一种估计工艺参数波动影响下的延时评估方法参数 延时估算法( p a r a d e ) 瞄引，通过该方法可以将大型电路中任意路径的延时建模为一 个多互连线和工艺变量的函数。r a j a r a m a 等人也通过线形分析，估计出一个线宽 波动引起偏移的解析边界1 2 9 1 。 文献【3 0 】将互连线的电阻与电容表示为表征工艺波动的随机变量的线性函数， 然后用这些电阻与电容来计算电路的矩量，在将矩量代入己有的互连延时度量表 达式来计算互连延时，由于最后得到的是互连延时的闭合形式表达式，因此，可 以很容易地计算工艺波动下互连延时度量的概率分布函数，以及得到延时的统计 特性。a g a r w a l k 等人又将该方法扩展到工艺波动对互连线串扰问题的研究【3 l 】。 此外，文献1 3 2 j 提出了一种可以在给定物理尺寸波动的前提下估计耦合噪声峰 值和动态延时最差情况的均值与方差的方法。文献【3 3 】提出了一个有效而准确的延 时度量( d m a ) 来估计受工艺波动影响的延时的概率密度函数。而文献【3 4 】研究了电 容耦合互连线工艺波动对串扰延时与噪声的影响，得到了一个简单而有效的串扰 4 基于工艺波动的互连信号完整性分析 延时与噪声模型。 近些年，互连线工艺波动问题也引起了国内部分学者的关注。郝跃等人系统 地讨论了参数成品率的模型和设计技术研究进展，分析了不同技术的特点和局限 性，提出了超深亚微米阶段参数成品率设计和成品率增强面临的主要问题以及发 展方向【3 5 j 。此外，马佩军等人研究了制造缺陷与成品率的关系，提出了一种基于 线宽调整以期降低互连线缺陷关键面积，从而提高成品率的优化模型和算法1 3 6 j 。 蔡懿慈等人提出了一种带缓冲器插入的安全时钟布线算法，防止因光学邻近效应 造成的线宽变化对时钟系统产生影响【3 。 1 4 本文主要工作与结构安排 本文主要研究了超大规模集成电路中互连工艺参数波动对互连信号完整性的 影响。研究工作从分析互连几何尺寸的波动与互连寄生参数之间的关系着手，建 立了互连几何参数波动与互连寄生参数波动之间的函数关系，进而得到了互连几 何参数波动与电路矩的函数关系表达式，本文基于对数正态分布函数提出了一种 互连延时统计模型。并且采用同样的思路，构造了考虑工艺波动的串扰噪声峰值 统计模型。采用本文所提出的模型和计算方法可以在给定工艺波动范围( 本文以 1 0 为例) 条件下精确计算存在工艺波动情况下的互连延时以及串扰噪声峰值的 均值和标准差，进而得到其概率分布。不仅可以保证计算精度，而且计算简便， 节约了大量的仿真时间。在超大规模集成电路互连信号完整性的分析和优化中具 有独到的优势和潜在的应用前景。 论文的第二章首先讨论了互连的相关基本概念，并对互连线分布参数系统进 行了分析和数学建模，随后阐述了互连信号完整性的基本理论，重点分析了互连 延时的分析方法和基于正态分布函数的延时模型，讨论了串扰噪声的产生原理， 并推导得出串扰噪声的表达式，这部分的工作为本文后续所做的考虑工艺波动的 互连延时和串扰噪声工作提供了理论依据。 论文的第三章首先重点讨论了工艺波动的基本概念及其对电路性能的影响， 随后就目前业界广泛应用的分析工艺参数波动的方法一蒙特卡罗方法进行介绍并 指出其存在的不足，最后详细分析了工艺波动对互连寄生参数的影响，通过对公 式的理解、分析、计算验证和推导，最终得到工艺参数波动与互连寄生参数波动 之间的变化量参数，并建立了它们之间的函数关系，从而为后续的研究工作奠定 了坚实的基础。 论文的第四章基于对数正态分布函数提出了一种考虑工艺波动的互连延时统 计模型，并推导出计算互连延时均值与标准差的计算表达式。并针对9 0 n m 、6 5 n m 、 4 5 n m 下的r c 和r l c 互连树进行了仿真，为了验证此模型的正确性和有效性，论 第一章绪论 5 文作者分别采用本章提出的方法和传统的蒙特卡罗方法对互连延时均值与标准差 进行了计算和仿真，结果表明，与蒙特卡罗方法相比，本章方法计算得出的r c 互 连延时均值和标准差误差分别低于1 0 9 和4 4 9 ，r l c 互连延时均值和标准差误 差分别低于1 和4 4 。可以看出本章模型不仅保证了计算精度，而且大大缩短了 仿真机时，从而显示出本章方法的可行性和优越性。 论文的第五章研究了互连工艺波动对串扰噪声峰值的影响，建立了基于工艺 波动的串扰噪声峰值统计模型，并推导出计算串扰噪声峰值均值与标准差的计算 式。为了验证模型的正确性，对输入信号上升时间分别为l n s 、0 1 n s 和0 0 1 n s 的 串扰噪声峰值采用本章方法和蒙特卡罗方法进行了计算和仿真验证，结果表明， 本章方法与蒙特卡罗方法相比，均值误差均低于2 6 4 ，标准差误差均低于7 0 6 ， 本章模型同样可以在保证精度的前提下提高计算速度，具有独到的优势。 论文的最后对本文提出的模型与计算方法进行了全面总结，指出本文工作的 不足之处并提出一些可以继续研究的方向。 第二章互连及其信号完整性问题分析 7 第二章互连及其信号完整性问题分析 本章首先讨论互连的基本概念，并对互连线分布参数系统进行分析和数学建 模，随后就互连信号完整性问题中的互连延时和串扰噪声进行详细阐述，为后续 研究工作提供理论依据。 2 1 互连的基本概念 随着现代科技的飞速发展，各种功能全面结构复杂的电子设备纷纷涌现，应 用于社会的各个角落。但是随着电子设备复杂度的提高，它的可靠性日益成为人 们关注的焦点。电子设备是由各种集成电路芯片连接而成，而小小的一块芯片是 由成千上万、甚至是上百万个基本器件构成，器件之间芯片之间均需要导线相连， 因此互连线的问题越来越重要，互连线的可靠性对整个器件的可靠性影响益发明 显。随着芯片复杂度的提高以及多层互连的出现，互连结构变得十分复杂。对于 单层互连，其结构相对要简单，信号线和连接线等都在同一层，但现今的超大规 模集成电路已经从单层互连扩展到多层互连。在多层结构中，互连层一般按长度 分为两级或三级，两级包括局部互连区和全局互连区，三级包括局部互连区、半 全局互连区和全局互连区，如图2 1 所示。 口口口- 口口口。 口口口口口 口口口口口 口口口口口口口口 口口口口口口口口 全局互连 半全局互连 局部互连 图2 1 两级和三级互连 图2 2 给出了一个互连的典型结构。可以看到，互连层在芯片中占的比例很大， 互连层越往上厚度越大，其间的绝缘层也越厚，连接下层的通孔也越宽。图中所 示互连结构只是传统集成电路层次结构的第一层次。传统集成电路的具体层次结 构如图2 3 所示：第一层次，系统最小单元的门电路之间通过多导体互连构成子模 块从而形成芯片；第二层次，一个芯片被固定在一个芯片架上，众多的芯片架组 装在一个基片上，形成一块卡。基片一般是一种多介质层的多导体互连结构，各 个芯片通过其固定装置引出接头以及基片中的多导体互连相互连接；第三层次， 摹于i 艺波动的互琏信号完整性分析 多个卡在一块更大的基板上相互连接成一个系统式电路扳( p c b 板) ，各卡之问的信 号与能量的传递是通过板中的多导体互连来完成的；第四层次，多个p c b 板组合成 系统板，通过互连连接装入整机母板：第五层次，多个母板通过背板连接构成具 有一定功能的系统；第六层次，多个系统相连成为整机。可见集成电路系统是由 不同层次的互连以及互连拓扑组成的，多导体互连是实现封装的基本手段。通过 互连，能够实现封装的基本作用，例如电源供给、信号交流、散热、芯片保护和 机械支撑等。 ， 一栳化 f w - ” 广一n 赝 莲 0 ，分别表示为尺度参数和形状参数， 胁而1 p 1 1 ( 半户 ( 2 - 9 ) 即) = 扣e r f ( 等) ) ( 2 - 1 0 ) 对数正态分布函数的均值和方差分别为： e ( ，) = e 肘+ s 2 7 2 y o ) = p 2 m + s 2 ( p 一1 ) 分布函数的均值和方差可以使用电路的前二阶矩表示为【6 2 】： ( 2 - 1 1 ) ( 2 - 1 2 ) p = 一m l( 2 - 1 3 ) 仃2 = 2 m 2 一m ； ( 2 1 4 ) 由式( 2 1 1 ) ，( 2 1 2 ) 和式( 2 1 3 ) ，( 2 1 4 ) 可以得到对数正态分布均值和方 差与电路的前二阶矩之间的关系： 一铂= + 铲佗 ( 2 一1 5 ) 2 m 2 一砰= p 2 材+ s 2 ( p ，一1 ) ( 2 1 6 ) 将m 和s 代入c d f 中，令d ( t ) ：0 5 ，用c d f 的中值来近似5 0 的延时，则 延时为 第二章互连及其信号完整性问题分析 1 7 l n d ：p k ( 砰压) ：聊? 瓦 ( 2 1 7 ) 因此采用该算法得到的延时仅用前两阶矩就可以表示出来。d 2 m 和l n d 在 工艺波动下的延时比较精确，d 2 m 和l n d 方法在计算延时值差别不大，是一 个比值 一d 2 m ：黑0 9 8 0 2 ( 2 - 1 8 ) 一= = i z 1 6 - l n dl 4 2 、 因此l n d 阶矩，也比较简单。因此，此方法是一种更加简单、准确的从 统计学角度出发来进行延时计算的方法。 2 3 2 串扰 串扰是指当信号在互连线上传输时，相邻信号之间由于电磁场的相互耦合会 产生不期望的噪声电压信号，即能量由一条线耦合到另一条线上。有害信号从一 个网络转移到相邻网络，大量线间的耦合产生噪声，会进一步地降低信号质量和 信号的噪声余量。过大的串扰可能引起电路的误触发，导致系统无法正常工作。 随着电子技术和工艺的发展，串扰将越来越严重，串扰已经成为电子设计者们必 须面对的问题。 任何一对网络之间都存在串扰，我们通常把噪声源所在的网络称为动态网络 或攻击网络，而把有噪声产生的网络称做静态网络或受害网络。串扰是发生在一 个网络的信号路径及返回路径和另一个网络的信号路径及返回路径之间的一种效 应。不仅仅信号路径，信号返回路径这整个回路都是非常重要的。串扰是由电磁 耦合形成的，耦合分为容性耦合和感性耦合两种。容性耦合是由于动态线上的电 压变化在静态线上引起感应电流，从而导致电磁干扰；感性耦合则是由于动态线 上的电流变化产生的磁场在静态线上引起感应电压，从而导致电磁干扰。当信号 沿互连线传输时，信号路径和返回路径之间将产生电力线，信号路径和返回路径 周围也有磁力线圈，这些场并不是被限制在信号路径和返回路径问的空间内，而 是会延伸到周围的空间，这些延伸出去的场称为边缘场。在静态线上产生噪声的 惟一途径是动态线上的信号电压和电流发生变化，造成电流流过变化的电场和磁 场，因此可以说边缘场是引起串扰的根本原因。 2 3 2 1 容性串扰噪声 为了说明容性耦合电流的产生过程，首先建立互连线的等效r c 电路模型，如 图2 6 所示。 1 8 基于工艺波动的互连信号完整性分析 专ii干扰源网络 源端= j 三= = i i j = = = 三芒= = = = j 三= = 亍负载端 近端= 三三= = 兰三三= 兰= 三e = = 兰= 三三二土远端 ! 被干扰对象网络 ii ：匕高一厂 卜 王妄鲁- - - - v ， i v - - a x 一 图2 6 容性耦合引起的串扰 当信号从驱动器输出时，部分容性耦合电流流入静态线，并分别向前和向后 流动。流过静态线近端端接电阻的电流将做正向流动，即从信号路径流到返回路 径。随着驱动器输出信号出现上升沿，电流随之逐步上升。当信号前沿沿着互连 线流动时，后向流动的容性耦合噪声电流流回到近端。当前沿传输了一个饱和长 度后，近端电流将达到一个稳定值。而当动态线上的信号到达远端端接电阻后， 就不再有耦合噪声电流，但是静态线上还存在后向电流流向静态线的近端，这段 额外时间即为延时殇。因此，近端串扰噪声的特征就是容性耦合电流上升到一个 恒定值并持续2 砀，然后下降为0 ，其上升时间等于信号上升时间。另外，信号到 达远端的同时，前向容性耦合电流也到达远端。而且由于前向容性耦合电流也是 由信号路径流到返回路径，因此静态线的端接电阻两端的压降为正方向。静态线 上的容性耦合电流与d v d t 成比例，因此静态线远端的实际噪声波形是信号边沿的 微分。如果信号边沿是线性上升，则容性耦合噪声电流为一个很短的矩形脉冲， 持续时间等于信号的上升时间，由动态线耦合到静态线上的电流总量将集中于这 个窄脉冲中。因此，远端容性耦合电流幅度与单位长度互容和耦合长度成正比， 而与上升时间成反比。上升时间越短，远端噪声电流就越大。 决定噪声电流大小的主要因素是噪声电流受到的阻抗。噪声电流在静态线上 两个方向的阻抗都相同，因此向前和向后的电流量也相等。应用基尔霍夫电流定 律，列出静态线上的方程： i v o + 兹2 c a x - 鲁t p 柳 因为= v ，_ ，所以有 屹= v ，= i z z o c 缸a 讲 , ( 2 - 2 0 ) 每经过一段互连线，干扰源就会加强串扰脉冲，这样，在线长为l 的远端来 看，远端串扰噪声为： 第二章互连及其信号完整性问题分析 1 9 v f e = 1 2z n c 一上生( 2 - 2 1 ) 假设干扰源的边沿是斜线，即冬= 粤，其中为峰值电压，代入式( 2 2 0 ) ， a ta t 得到近端串扰噪声为： = 三磊w o ( 2 - 2 2 ) 4 而z o v ：下1 , 0 7 7 ：一11 ，其中c 为传输线单位长度的电容，所以 、l c c ：丢金(2-23)vne v o 2 百吉 写成系数的形式，得到近端串扰系数： = 等= 4 等 ( 2 _ 2 4 ) v 0 c 从上述分析可知，容性耦合在远端造成一个短的脉冲，而在近端产生一个较 长的信号。远端脉冲的幅度随着传输线的长度而增加，而近端噪声宽度随着传输 线的长度而增加。当信号边沿从低到高变化时，串扰是正值，当信号边沿由高到 低变化将是负值。 2322 威幛审枕噪声 受动态线上d l l d t 的驱动，由于互感在静态线上产生一个电压，即形成感性耦 合电流。信号沿互连线传输时，动态线上变化的电流从信号路径流到返回路径。 静态线上的电流以相反的方向形成感应电流回路。 图2 7 为感性耦合电流示意图，后向感性耦合噪声电流与容性耦合噪声电流的 特征类似。先从零开始，然后随着驱动器输出信号而上升。当信号传输的长度超 过饱和长度时，后向电流将达到稳定值并保持这一水平。信号边沿可看作是感性 耦合电流的根源，信号在沿着整个耦合长度传输时，会产生稳定的近端耦合电流。 前向移动时，感性耦合噪声与动态线上信号边沿的传播速度相同，且将会耦合越 来越多的噪声电流，因此远端串扰噪声将随着耦合长度增大而增大。远端感性耦 合电流的形状是上升沿的微分，直接与信号的d i i d t 成正比。 2 0 基于工艺波动的互连信号完整性分析 源端 近端 厅il 干扰源网络 ii 戳“”。 乏i i ： i j i k 卜i 纛l 卜 0 缸一 负载端 远端 通过与上节类似的分析，可以得到： = 三 缸堕a c t + 吁( 2 - 2 5 ) 由于感性耦合电流回路在静态线上两边受到的阻抗相等，因此它将沿两个方 向等量传输，所以老2 一丢，再将2 去代入式( 2 - 2 5 ) ，可以得到： = 三象缸鲁 p 2 6 ， 吁一三去缸鲁( 砌2 - 2 7吁一j 云血言 同容性串扰一样，前向感性串扰噪声随着传输长度变长而不断加强，后向感 性串扰噪声幅度不变，持续时间为2 殇，同( 2 - 2 1 ) 和( 2 - 2 3 ) ，( 2 2 4 ) 类似的有： 一三每哮 p 2 8 ， 一j 云l 言 【小蹦j =i1丁l(2-29)vne v o 2 i t = 1 4 生1 ( 2 - 3 。) 2 3 2 3 总噪声计算 通常，容性串扰和感性串扰是同时发生的。容性耦合噪声的前向和后向都是 从信号路径流到返回路径；而感性耦合电流后向电流是从信号路径流到返回路径， 前向电流是从返回路径流到信号路径。因此近端串扰噪声为容性串扰噪声与感性 串扰噪声的叠加，远端串扰噪声则为容性串扰噪声与感性串扰噪声之差。 第二章互连及其信号完整性问题分析 2 1 对于远端来说，结合式( 2 2 1 ) 和( 2 - 2 8 ) 可得： = 如气一丘z o 、1 j 生d t ( 2 - 3 ，) 当满足z o 气一争= 0 这一平衡条件时，远端串扰噪声将会消除。 对于近端来说，结合式( 2 2 3 ) 和( 2 2 9 ) 可得： = 三( 鲁+ 争) c 2 抛， 近端串扰噪声是无法消除的。 对容性耦合来说，互连线是互相屏蔽的，当线间距增大时，c 。迅速减小，因 此容性串扰主要作用于与干扰源邻近的互连线。而对于感性耦合，其电磁场并没 有被其他金属屏蔽，当线间距增大时，三。并没有明显减小，所以感性串扰会作用 于干扰源附近的多条互连线。由上述可见，邻近互连线间的串扰由容性耦合和感 性耦合共同产生，往往容性占主要地位；而对于较远的互连线，则几乎都是由感 性耦合产生的。 2 3 2 4 近端、远端串扰的表征 对不同耦合长度情况下的近端串扰噪声利用c a d e n c e 软件进行了仿真，得到 的波形与以上的分析结果一致。可以看出： ( 1 ) 若耦合长度大于饱和长度，近端串扰噪声将达到一个稳定值，即近端串扰 值。 ( 2 ) 若耦合长度小于饱和长度，近端串扰噪声峰值小于v 。，其大小与耦合长度 和饱和长度的比值成比例。 ( 3 ) 近端串扰噪声是由信号的上升沿引入的，它持续的总时间为2 殇。 从对不同上升时间情况下的远端串扰噪声的仿真结果可以看出： ( 1 ) 远端串扰噪声只有在信号输入殇时间以后才会出现。 ( 2 ) 远端串扰噪声以脉冲形式出现，它是信号边沿的微分。耦合电流是由d v d t 和d i d t 产生的，并且在信号沿着动态线传输的同时，静态线上产生的噪声脉冲也 向前传输。脉冲宽度就是信号的上升时间。随着上升时间减小，远端噪声的脉冲 宽度也减小，而峰值将增加。 ( 3 ) 远端串扰噪声的峰值与耦合长度成比例。耦合长度增加，远端串扰噪声峰 值将增加。 由上述分析可见，若耦合长度增加或上升时间减小，远端串扰噪声就会增加。 基于工艺波动的互连信号完整性分析 随着技术的发展，信号的上升沿越来越短，互连线长度越来越长，这便是远端串 扰噪声问题日益严重的根本原因。 2 3 2 5 串扰的特性及减小串扰的方法 串扰具有如下特性： ( 1 ) 由于感性串扰和容性串扰的互相抵消，当两线电流同向时，远端串扰小于 反向时，而近端串扰则不受此影响。 ( 2 ) 串扰随线间距增大而减小。 ( 3 ) 串扰随两线平行长度增加而增大。 ( 4 ) 随着干扰源信号频率的增加，被干扰对象上的串扰幅值也会随之增加。 ( 5 ) 在数字电路中，信号的边沿变化( 上升下降时间) 对串扰的影响最大。边 沿变化越快，串扰越大。 ( 6 ) 地平面与信号线间的距离越近，串扰越小。 针对以上这些串扰的特性，可以归纳出几种减小串扰的主要方法： ( 1 ) 加大线间距，减小线平行长度。 ( 2 ) 高速信号线在满足条件的情况下，加入端接匹配可以减小或消除反射，从 而减小串扰。 ( 3 ) 在布线空间允许的条件下，在串扰较严重的两条线之间插入一条地线，可 以起到隔离的作用从而减小串扰。 ( 4 ) 在走线的时候运用3 w 规则，即保证线间距不能小于走线的线宽。 ( 5 ) 内层走线( 如带状线) 之间要保证比表层走线( 如微带线) 更大的线距，因为 在相同条件下，内层走线相互之间的耦合较大。 ( 6 ) 一些重要的信号线( 如时钟线) ，尽量走在中间层，并靠近地层。 ( 7 ) 在多层板设计中，层间距尽可能小，尽量错开层间的平行线，保证最够的 距离。 ( 8 ) 信号不要跨过地平面的断槽，在打过孔的时候注意不要太密，防止截断铺 铜区。 ( 9 ) 在没有必要的情况下，不要过分使用高速器件。 信号完整性问题除了以上提到的延时和串扰外，还包括反射、振铃、地弹、 时钟偏差、边沿畸变和抖动等各种问题，随着工作频率的不断提高，这些因素都 将对电路性能产生影响，但是由于篇幅的限制，本文不做讨论。 第二章互连及其信号完整性问题分析 2 4 本章小结 本章首先介绍了互连的基本概念，随后对互连分布参数系统进行了数学建模 与分析。介绍了信号完整性的基本理论，对其中的互连延时和串扰噪声进行了重 点讨论，并对互连延时的各种分析方法进行了简要的陈述。重点介绍了基于对数 正态分布的延时模型，并对容性串扰噪声和感性串扰噪声的产生原理进行了分析， 得出近端和远端串扰噪声的表达式。最后，分析了近、远端串扰噪声的表征及常 见的减小串扰的方法。本章为本文后续所做的考虑工艺波动的互连延时和串扰工 作提供了理论依据。 第三章互连工艺波动及其对互连寄生参数的影响 第三章互连工艺波动及其对互连寄生参数的影响 在集成电路设计和生产过程中，互连工艺波动极大的影响了深亚微米集成电 路的性能，互连工艺波动已经成为集成电路设计和验证中的一个重要的研究课题。 本章首先讨论互连工艺波动的有关问题，随后介绍目前分析工艺波动的主流方法 一蒙特卡罗方法，最后详细分析互连工艺波动对互连寄生参数的影响。通过公式 推导和计算，建立互连工艺参数波动与互连寄生参数波动之间的函数关系，为本 文后续研究工作奠定坚实的基础。 3 1 互连工艺波动问题 半导体集成电路发明以来，集成电路产业一直以指数增长率迅猛发展，这得 益于半导体集成电路技术的不断进步。集成电路的更新换代是以其特征尺寸的缩 小、晶圆尺寸和芯片集成度的增加为标志的，其中特征尺寸的缩小最为关键。集 成电路的特征尺寸从最初的1 0 u m 缩小到5 u m 、l u m 、0 5 u m ，目前已进入深亚微 米阶段，并向纳米级推进。随着集成电路制造行业的飞速发展，互连线的工艺波 动问题已经成为集成电路制造业的一个新挑战。在超大规模集成电路制造过程中 需要数百甚至上千个工艺步骤，这些工艺步骤包括增层、光刻、掺杂以及热处理 等等。在这么多的工艺步骤中总是不可避免的会存在各种工艺上的变化，这些工 艺变化来自于污染、温度以及一些不可预料的因素，因此工艺的波动是带有随机 性的。工艺波动直接造成了集成电路物理结构的改变，并进而影响电路的性能。 在传统的v l s i 设计与分析中，对集成电路工艺波动问题的考虑往往只是针对器 件，而目前v l s i 制造工艺和技术的水平已进一步提高，集成电路中互连线对工艺 变化的灵敏度在相应增加。加利福尼亚大学的w a y n ed a i 等人指出，对于o 1 3 微 米及以下工艺，互连线的延时分析不能再忽略工艺波动的影响。如果不考虑工艺 波动，那么说一个r c 提取工具的误差在1 0 以内是没有意义的，因为工艺波动可 能超过了标称值的1 0 6 3 j 。毫无疑问，集成电路特征尺寸的不断减小会在工艺流 程中引入更多不确定因素，互连线的工艺波动将使得互连线的寄生耦合效应更加 难以预测与控制，该问题己经引起集成电路领域众多专家学者的关注。 互连线变化可分为空间和时间两大类畔】。时间变化源是时变的，而且随着电 路运行条件的变化而改变，主要包括开关活动，温度变化和可靠性的影响。空间 基于工艺波动的互连信号完整性分析 变化源产生的影响在时间上是固定的，它取决于物理因素如在电路层上的芯片结 构变化、周围的环境等。空间变化源影响结构的几何学可能导致让人不快的效果 如收得率损失。收得率损失可能是函数的或者参数的，导致电路的失灵或性能上 的降级。结构变化对互连线和设备都有影响，这里我们主要讨论它对互连线的影 响。 图3 1 时钟分布的h 树结构 互连线变化对电路性能有着直接的影响。它们会影响高性能数字电路如微处 理器的三个重要的标准。第一个标准是信号延时，互连线中的变化影响了它的电 参数( 阻抗，电容，导纳) ，会导致时延变化。如果信号没有在规定时间内到达输 出端会发生电路故障。长线限制了信号到达输出端的时间总量，而且当设计指导 方针中包含变化的影响时，需要加强合适的电路操作；另外一个电路标准就是时 钟倾斜。这个涉及到在树的输出端时匹配信号延时。因为时钟同步在设计时至关 重要，所以对任何电路来说减少时钟倾斜具有最高的优先级。可用一种最小化倾 斜的方法让树两边对称。这个可以由h 树的结构来保证，如图3 1 所示。为了阻 抗匹配，树的结构是锥形的，所以当遇到分叉时，下一节分支的宽度是原来的一 半。一个好的时钟首先要考虑的一点就是信号到达输出端的时间差要尽量的小， 完全与延时没有关系。然而，由于互连线变化，即使是对称设计，时钟倾斜也很 敏感；第三个重要的电路标准就是串扰噪声。当相邻的一根线无意中影响了另一 根线时，就会产生串扰噪声，如图3 2 所示。信号状态的小波动通常不会影响电路 的性能。然而，过多的噪声会使得信号改变其状态( 如由高到低) ，从而引发电路 故障。这些取决于能忍受的噪声极限，而且在小摇摆电路如功能放大器中是一个 很大的问题。因为串扰受到相邻线的侧面耦合的影响，所以互连线线宽变化会使 得噪声到达不能容忍的范围。 第三章互连工艺波动及其对互连寄生参数的影响 2 7 吃。 吃： 吃， 图3 2 串扰噪声不意图 互连线的工艺波动主要来源于