EMC理论电磁兼容理论教学课件PPT.ppt

1,电磁兼容理论,王志福翟丽wangzhifuzhaili262013年9月,第三章传输线和信号完整性,通过一对平行导体在两点之间传输数字和模拟信号，该平行导体就称为传输线。传输线的电流和电压既依赖于时间t，也依赖于沿线位置z。,2,第三章传输线和信号完整性,图4-2给出了由矩形截面导体构成的一些典型的传输线。印制电路板（pcb）表面和里面具有的矩形截面导线通常被称为连接盘，位于pcb基板的凹槽中，以使其稳定。图4-2a所示为通常所指的微带线，代表了pcb内部的内层面。如图4-2b所示的结构为常见的微带线，典型的是具有内层面的pcb外表面上的连接盘。如图4-2c所示为没有内层面的“单面”或“双面”pcb。,3,第三章传输线和信号完整性,在20世纪80年代中期，这种连接导线是无关紧要的。也就是，传输线输入端的电压和电流与输出端的电压和电流几乎是相同的。今天这种情况不再存在。时钟和数据速率的不断提高，看上去好像还没有止境，所以这些“互连”导线将极大地影响信号传输而不能被忽视。什么时候传输线的连接导线没有问题呢？这一章就是要致力于得到这个问题的答案。此外，还要研究消除导线对信号传输质量的影响的方法。所有这些都属于信号完整性的范畴。信号完整性就是保证传输线输入端和输出端的信号波形相同或近似相同。传输线使信号从一端传输到另一端。其中至关重要的是信号不被传输线所恶化。这就涉及系统及其自身的电磁兼容性的第三个方面。,4,第三章传输线和信号完整性,5,传输线的另一个重要影响是造成信号从一端传输到另一端的时延。人们发现传输线具有传播速度v，他表示信号从输入端传输到输出端的速度。电流和电压通过传输线所需要的时间由时延给出，传输线的总长度为l：4-1a4.1b时延为3.33ns/m或33.3ps/cm或85ps/in或1ns/ft4-1c时延为4.8ns/m或4-2a所以时延为7.2ns/m4-2b4-2c平均值5.6ns/m,第三章传输线和信号完整性,由互连线产生的另一个问题是反射。传输线的第二个特性参数是它的特性阻抗zc。对一根普通的同轴线缆rg58u，它的特性阻抗为50。如果rl=rc，那么，在负载端就不会发生反射，而如果传输线不匹配，也就是说，rlrc，那么将有部分到达负载端的信号反射回源端。这种不匹配传输线上的反射现象是导致信号完整性降级的主要因素。读者需要花费大量的时间学习怎样消除它的影响。,6,第三章传输线和信号完整性,4.1传输线方程考虑如图4-3所示常用的双导线传输线，其中导线与z轴平行放置。如图4-3a所示，如果在两根导线之间加上电压v，那么导线上就会存储电荷，从而产生电场，位于横截面内或xy面内。由于双导线使电荷分离，所以这意味着传输线具有每单位长度的电容为cf/m。现在假设有电流i沿上面的导线向右流动，从下面的导线“返回”，如图4-3b所示。这个电流也会产生位于横截面或xy面内的磁场。该磁场通过两导线之间的环路，意味着传输线每单位长度的电感为lh/m。这意味着传输线可以用由电感和电容所构成的分布参数电路来建模，如图4-3c所示。注意长度为的传输线的总电感和电容等于单位长度的电感电容乘以这部分的长度，为和。,7,第三章传输线和信号完整性,8,第三章传输线和信号完整性,传输线可以被看成这样的等效电路是很重要的一点。如果脉冲加在传输线的左端，那么它就会给第一个电容充电并在第一个电感处储存能量。当脉冲移动到导线的右端时，它就会通过第一个电容放电并在第一个电感处释放能量，然后给下一个电容充电，在下一个电感中储存能量。以此类推。因此电压和电流波（和与它们有关的横向电场和磁场）将以速度v沿着传输线传播。由于需要花费一定的时间储存和释放这些元件中的能量，所以波在传输线中传播也会消耗有限的、非零的时间，这就会导致时延，总长为l的导线的时延为。,9,第三章传输线和信号完整性,考虑如图4-4所示的长度为的传输线，传输线上的电压和电流是时间t和位置z的函数。沿外部环路写出基尔霍夫电压定律为：方程两边都除以z，并令z0取极限，得得到第一个传输线方程(4.2a),10,第三章传输线和信号完整性,类似地，在电容的上节点处写出基尔霍夫电流定律，为方程两边都除以z，并令z0取极限，得得第二个传输线方程：(4.2b)方程（4.2a）和（4.2b）称为传输线方程。可观察这两个方程是对偶的，它们都包括有v和i。可以对着两个方程去耦，例如，将式（4.2a）对z取微分，得,11,第三章传输线和信号完整性,将式（4.2b）对t取微分，得将第二个方程代入第一个方程，得到第一个非耦合方程：（4.3a）将式（4.2b）对z取微分，将式（4.2a）对t取微分，得到第二个非耦合方程：（4.3b）,12,第三章传输线和信号完整性,4.2单位长度的电参数4.2.1导线型传输线结构考虑如图4-1a所示的双线传输线，横向磁场导致传输线每单位长度的电感。图4-5所示为载流导线内部和外部的磁场强度。导线内部的磁场产生内电感，导线外部的磁场产生外电感。外电感比内电感大得多。因此，每单位长度电感近似等于外电感。横向电场导致传输线每单位长度电容。,13,第三章传输线和信号完整性,静态场情况下的安培定律表达式：（4.10）式（4.10）中的安培定律简化为：（4.11）其中，的方向沿导线的同心圆方向。横向的磁通密度矢量可由来求得，其中，假定了周围的媒质不是铁磁性的媒质。第一个基本问题是确定导线外部沿导线方向穿过单位长度表面积s的总磁通。s位于距导线的径向距离为r1和r2的两个同心圆之间，如图4-6a所示。可由磁场密度矢量在s面上的积分来得到（4.12）,14,第三章传输线和信号完整性,15,第三章传输线和信号完整性,第二个基本问题涉及由单位长度分布电荷qc/m的导线上电荷沿导线均匀分布所引起的两点之间的电压，如图4-7a所示。与前面推导的情况相仿，在下面的结果中隐含的一个重要假设就是电荷在导线表面上均匀分布。如果把另一根载流导线靠近该导线，由于对称性，由该电荷分布所产生的电场的方向与导线轴向垂直并沿导线径向向外，在距导线相同距离处的场强相等，可利用高斯定律得到电场场强：（4.13）（4.14）,16,第三章传输线和信号完整性,17,第三章传输线和信号完整性,18,为了利用式（4.12）给出的基本结果，每根导线上的电流必须在导线表面均匀分布。这本质上要求两根导线之间的间距要大。因此，式（4.16）中隐含的要求是srw2，rw1，所以该结果可简化为：（4.17）,通常如果两根导线之间的间距与导线半径之比大于5，即s/rw15，s/rw25，则式（4.17）的精确度约在3%之内，单位长度的外电感定义为穿过导线之间单位面积的磁通，利用式（4.17），得（4.18）一般来说，两根导线的半径相同，对这种情况式（4.18）的结果变为：（4.19）（4.19）,第三章传输线和信号完整性,19,尽管这一结果给出了对相距较远的导线的合理近似，但在参考文献1中导出的精确结果为：（4.20）其中，。当x1时，。对于间隔与导线半径之比为s/rw=4的传输线，式（4.19）给出的近似结果比式（4.20）给出的精确结果大5%。,第三章传输线和信号完整性,20,下一个需要求解的双线传输线的单位长度分布参数是电容。它可以利用由式（4.8b）得到的单位长度电感和由式（4.20）得到的单位长度电感的精确值得到，为：（4.21）如果导线的间距与半径之比足够大，使得导线表面上的电荷分布基本上是相同的。那么式（4.21）可以简化为：（4.22）,第三章传输线和信号完整性,21,半径分别为rw1和rw2、间距为s的两根导线，如图4-9b所（4.23）对于相同半径的导线，式（4.23）可简化为：（4.24）单位长度的分布电容是单位长度电荷与两线间电压的比值：（4.25）,第三章传输线和信号完整性,22,4.2.2印制电路板（pcb）结构通常的印制电路板（pcb）横截面如图4-12所示。比规定单位长度c和电感l更常见的是规定传输线的一个重要特性参数特性阻抗：（4.37）传输线的第二个基本参数是前面讨论过的传播速度。传播速度由下式给出：（4.38）其中，表示有效相对介电常数或有效介电常数。单位长度的电感和电容能根据特性阻抗和传播速度求得（4.39a）（4.39b）,22,第三章传输线和信号完整性,23,第三章传输线和信号完整性,24,如图4-12a所示连接盘位于均匀媒质中，因此，有效介电常数即为其实际介质的相对介电常数，。该结构体现了pcb上位于两内层面之间的走线，假设连接盘的厚度为零，即t=0：（4.40a）其中，中心导线的有效宽度为：（4.40b）,第三章传输线和信号完整性,如图4-12b所示的微带线具有一条宽为w、位于厚为h的板上的连接盘，该电路的相对介电常数为，接地平面在另一侧。这代表了pcb的外层和内层面。假设连接盘的厚度为零（t=0），其特性阻抗为：（4.41a）有效相对介电常数为：（4.41b）,25,第三章传输线和信号完整性,如图4-12c所示的pcb结构中的两条宽为w的连接盘位于电路板的一侧，边缘到边缘的距离为s，这种结构被称为共面连接盘结构，代表了位于pcb两外表面的两条连接盘。板的厚度为h，相对介电常数为。假设连接盘厚度为零（t=0），其特性阻抗为：（4.42a）其中，k等于（4.42b）。有效相对介质常数为：,26,第三章传输线和信号完整性,如图4-12d所示的两条宽度相等的连接盘位于电路板的两侧，被称为pcb结构。在pcb中这种结构是不常见的，因为为了“电路板的布线”，位于板两侧的连接盘一般都相互垂直地布线。利用过孔从一层跳到另一层，可以避免布线的障碍。此时，给出特性阻抗为：（4.43a）和（4.43b）,27,第三章传输线和信号完整性,对于具有宽为w=200mil，厚为h=62mil的宽导体的玻璃环氧树脂电路板而言，从式（4.43a）可得其特性阻抗为=40.05。对于w=200mil，s=62mil的共面连接盘，由式（4.42a）可以计算出其特性阻抗为=155.7。这举例说明了位于电路板两侧宽连接盘对的特性阻抗要比位于电路板同一侧的连接盘的特性阻抗小（间距等于板的宽度）。用这种方式可以得到低阻抗配电电路。配电要求传输线具有低阻抗、高容抗,28,第三章传输线和信号完整性,为了降低由于电源电流的突变而导致的电压降ldi/dt的影响。沿电源线的电压降会降低模块的直流电压，如5v，因而可能会导致逻辑错误。由于特性阻抗，低的代表低电感和/或高电容。因此，直流电源总是由基板（也许该基板不同于pcb的基板）另一侧的连接盘提供。,29,习题,30,第三章传输线和信号完整性,4.4高速数字的互连和信号完整性数字系统中的时钟以一个稳定的速率增加，pc的时钟频率已达到3ghz。数字数据转换率也在不断提高。这两种信号通过pcb上的连接盘从一点传输到另一点。随着时延达到脉冲上升/下降时间的数量级通过连接盘传输的时延已成为系统总时间预算中的一个关键因素。关于时延，存在许多问题，时钟偏移便是其中之一。假设一时钟馈给如图4-24所示的两个模块。在图4-24a中，到达模块1的全部时延为td1+td2。到达模块2的总时延为td1+td2+td3，这是由于其连接线较长，所以比到达模块1的时延长。因此，从每一模块来看，时移在时间上是彼此相关的。这就是时钟偏移。另一方面，如果连接盘的路径如图4-24b所示，则到达每一模块的总时延是相等的，等于td1+td2+td3。,31,第三章传输线和信号完整性,32,第三章传输线和信号完整性,另外，数字信号传输速率的增加可能还会导致其他更关键方面的问题。时钟和数据脉冲均以梯形脉冲的形式进行转换，如在0v到5v之间转换。电平由数字门电路以及其他设备的制造商提供，其中，保证脉冲解释为1和0。如果脉冲电平无意间落在逻辑电平之间，那么数据可能不能被正确地表示。术语“信号完整性”是指保证一个数字脉冲通过一对连接盘传输时，能够以要求的电平及波形到达接收器。理想的情况是我们想让传输线“没有问题”。,33,第三章传输线和信号完整性,不匹配传输线之所以会导致波形的畸变是由于在不匹配负载处的反射造成的。只要传输线的横截面尺寸发生改变，传输线的特性阻抗就会发生改变，因此，会在不连续面上产生反射。这些连接盘往往通过孔从一层转到另一层。过孔即pcb从一层到另一层的连接孔，用于连接相应层上的连接盘。显然，通过过孔从一层传输到另一层的信号将会遇到不连续面，因此特性阻抗会发生改变。,34,第三章传输线和信号完整性,35,第三章传输线和信号完整性,36,第三章传输线和信号完整性,v(0,t)和输出电压v(l,t)。传输线输出端（第二个门电路的输入端）的电压曲线如图4-25c所示，图中清楚地显示了有传输线的不匹配而产生的振铃现象。该振铃现象可能导致电平进入逻辑“0”与逻辑“1”之间的“灰色区域”，从而引起逻辑错误。这里已经获得了该问题的实验结果。实际电路板的照片如图4-25a所示。每一端的bnc连接头允许同轴电缆与脉冲发生器和示波器相连，这里将给出传输线输入端电压的测量值和预测值v(0,t)。由于bnc连接头具有大约5pf的电容，所以将输出bnc连接头开路并以模拟cmos反相器的输入。可见spice的预测与实验结果吻合的很好。,37,第三章传输线和信号完整性,38,第三章传输线和信号完整性,4.4.1传输线波形的终端效应考虑一典型的时钟或数据传输情况，如图4-27所示。数字门电路用戴维南等效电路表示，负载门电路的输入用一负载电阻表示，对于典型的cmos门电路，其选通输出阻抗（非线性）大约为1030。cmos门电路的输入为典型的容性输入，约为5pf15pf数量级。目前，把源和负载表示为终端电阻。在信号完整性方面，连接盘的一种有害效应就是会在终端产生“振铃”现象。产生此现象的原因是因为传输线不匹配。为了说明这一点，考虑用开路来为cmos门电路的输入建模，而驱动门电路具有10的源阻抗，如图4-28所示。源电压在0v5v之间转换。传输线的初始电压为：通过波形跟踪所得到的电压如图4-28b所示。该图表明，接收电压在所希望的5v左,39,第三章传输线和信号完整性,4.4.1传输线波形的终端效应源的反射系数为：开路的负载反射系数为：传输线的初始电压为：,40,第三章传输线和信号完整性,41,第三章传输线和信号完整性,42,通过波形跟踪所得到的电压如图4-28b所示。该图表明，接收电压在所希望的5v左右波动，波动电平范围在8.33v到2.78v之间，最终稳定在5v。这就形成了振铃现象且使接收电压处于由逻辑0和逻辑1表示的，由门电路制造商保证的电压之外，从而导致逻辑错误。,第三章传输线和信号完整性,43,由最后一个例子可观察到，负载和源的反射系数的符号是相反的，即：s=-和l=+。像这样的情况代表了数字逻辑电路中源负载端的大多数情况。当源和负载的反射系数的符号与上述情况相反时，总是会看到振铃现象。另一方面，当源和负载的反射系数的符号相同时，负载电压将稳定地增加到稳态电平。,第三章传输线和信号完整性,44,例如，对于一条50的传输线和一个5pf的负载电容，可以得到1.73ns的时延。,1.容性终端的影响,第三章传输线和信号完整性,45,2.感性终端的影响,初看起来电感由开路状态逐渐变为短路状态。,第三章传输线和信号完整性,46,我们知道，传输线的源和/或负载如果不匹配会导致