（微电子学与固体电子学专业论文）高速低抖动全数字锁相环的设计研究.pdf

高速低抖动全数字锁相环的设计研究 摘要 锁相环在时钟频率合成、通信同步等许多领域里都是个非常重要的关键部件。 对其在s o c 芯片中的应用，尤其是在低带宽、高性能的要求场合中的研究一直是个 热点和难点。 本文针对传统模拟锁相环在低带宽的应用场合下有易受芯片环境噪音干扰、漏电 电流大、产生的时钟抖动大、系统成本高等缺点，和传统的全数字锁相环输出频率不 高和性能较差等缺点，提出了以电荷泵型高带宽的基于调制器的小数分频锁相环 来作为数控振荡器的全数字锁相环的思想。由于此小数分频锁相环具有很高的频率分 辨率，而且它具有较高的带宽，并以晶体振荡器作为参考源，故而这种全数字锁相环 可以获得很高的输出抖动性能。而此全数字锁相环的输出时钟是由小数分频锁相环中 的压控振荡器直接产生，其频率上限在目前0 1 3 微米的工艺中，可以达到几吉赫兹， 完全可以满足绝大多数的应用需要。 本设计在u m c0 1 3 微米工艺实现，其版图面积为0 2 m m 2 。采用c a d e n c e 的混合 电路仿真器进行仿真，使得整个电路的仿真时间只需一个小时左右，而且数字电路部 分的硬件实现由r t l 代码综合而成，从而大大减少了设计周期时间。 本设计已经过流片测试，测试的结果显示这种基于小数分频锁相环作为数控振荡 器的数字锁相环输出抖动r m s 值为3 2 3 6 皮秒，完全达到了预期设计目标。 关键词：数字锁相环，小数分频，数控振荡器，低抖动，高速时钟 i i r e s e a r c ha n dd e s i g no fa l l d i g i t a lp l lw i t hh i g hf r e q u e n c y a n dl o wj i t t e rp e r f o r m a n c e a b s t r a c t p l li sak e yc o m p o n e n ti nm a n ya p p l i c a t i o n ss u c ha sf r e q u e n c ys y n t h e s i z e ra n dt h e s y n c h r o n i z a t i o no fc o m m u n i c a t i o n i ti sa l w a y sa r e s e a r c hd i f f i c u l t i e sa n dh o t s p o tt od e s i g n al o wb a n d w i d t ha n dh i g hp e r f o r m a n c ep l li nt h es o ca p p l i c a t i o n s t h i sa r t i c l ed e s c r i b e sa na l l d i g i t a lp l lw h i c hu t i l i z e saf r a c t i o n a l - np l la si t sd c o ， w h i c ho v e r c o m e st h ed i s a d v a n t a g e ss u c ha ss e n s i t i v i t yt on o i s e ，c h a r g el e a k a g e ，p o o rj i t t e r p e r f o r m a n c ea n dh i 曲c o s tt h a ta l ee n c o u n t e r e di nt r a d i t i o n a la n a l o gp l l s ，a n dt h el o w o u t p u tc l o c kf r e q u e n c ya n dp o o rj i t t e rp e r f o r m a n c ee n c o u n t e r e di nt r a d i t i o n a la l ld i g i t a l p l l sa sw e l l a st h ef r a c t i o n a l np l li sah i g hb a n d w i d t hd e s i g na n dw i t hav e r yf i n e f r e q u e n c yr e s o l u t i o n ，f u r t h e r m o r ei tu s e sac r y s t a la st h er e f e r e n c ec l o c k ，s ot h ea l ld i g i t a l p l li n t r o d u c e di nt h i sa r t i c l ec a i la c h i e v ev e r yg o o dji t t e rp e r f o r m a n c e i t so u t p u tc l o c k f r e q u e n c yc a nb ev e r yh i 曲d u et o t 1 1 e1 1 i g hf r e q u e n c yc a p a c i t yo ft h ev c oi nt h e f r a c t i o n a l - np l l t h ea 1 1 d i g i t a lp l lh a sb e e ni m p l e m e n t e di nu m co 13 u mp r o c e s s t h el a y o u t f l e ai s a b o u t0 2 r a m 2 i nt h ec a d e n c em i x e d s i g n a ls i m u l a t i o ne n v i r o n m e n t ，t h ew h o l ea l l d i l g i t a l p l ls i m u l a t i o nt i m ei sl e s st h a n1h o u r t h ed i g i t a lp a r tc i r c u i t sa led e s c r i b e db y s y n t h e s i z a b l er t lc o d e t h u st h ew h o l ed e s i g n p e r i o dc a l lb es h o r t e n e d t h i sd e s i g nh a sb e e nt a p e d o u ta n dt e s t e d t h et e s tr e s u l t ss h o wt h a tt h eo u t p u tc l o c k r m s j i t t e ri sa b o u t3 2 3 6 p s k e y w o r d s ：a 1 1 d i g i t a lp l l ；f r a c t i o n a l - np l l ；d i g i t a lc o n t r o l l e do s c i l l a t o r ；l o wj i t t e r ；h i g h s p e e d i i i 插图目录 图2 1 电荷泵锁相环框图4 图2 2( a ) 鉴频鉴相器5 图2 2( b ) 鉴频鉴相器波形图5 图2 3 鉴频鉴相器的状态转换图5 图2 4鉴频鉴相器的具体实现5 图2 5 鉴频鉴相器的特性曲线图6 图2 6鉴相器的特性曲线图6 图2 7电荷泵示意图。6 图2 8压控振荡器的增益曲线图7 图2 9 环形压控振荡器原理图8 图2 1 0 二分频电路8 图2 1 l 八分频电路的异步( a ) 与同步( b ) 实现8 图2 1 2 可编程高速双模预分频分频器原理图9 图2 。1 3 各阶环路滤波器架构示意图1 0 图2 1 4 锁相环波特图1 2 图2 15 锁相环阶跃响应图1 3 图2 1 6 锁相环噪声图1 3 图2 1 7 全数字锁相环架构1 5 图2 1 8 正向过零采样型数字锁相环路功能框图1 6 图2 1 9 双向过零采样型数字锁相环功能框图1 6 图2 2 0 触发器型数字锁相环路功能框图1 6 图2 2 1 导前滞后型数字锁相环功能框图1 7 图2 2 2 奈奎斯特速率采样型数字锁相环功能框图1 7 图2 2 3 鉴频鉴相器的框图1 8 图2 2 4 鉴频鉴相器波形1 8 图2 2 5t d c 功能框图及传输曲线1 9 图2 2 6 数字环路滤波器的框图1 9 图2 2 7 数字环路滤波器与模拟环路滤波器的对应关系2 0 图2 2 8 数控振荡器的功能框图2 0 图2 2 9 数控振荡器的增益曲线图2 0 图2 3 0 全数字锁相环的根轨迹( k r - - k i = i ) 2 2 图2 3 lk r 对环路的性能影响2 3 图2 3 2k i 对环路的性能影响2 3 图2 3 3 数字锁相环闭环系统的阶跃响应2 5 图3 1 累加器型数控振荡器架构2 6 图3 2 累加器型数控振荡器的波形图2 6 图3 3 可控分频式数控振荡器架构图2 7 图3 4 “加”、“减”脉冲式数控振荡器的原理框图2 8 图3 5 除n 计数器式数控振荡器的原理框图2 8 图3 6 小数分频锁相环的功能图2 9 图3 7k = 3 ，m = 1 6 时的累加器工作状态与相位误差3 0 图3 8 消除相位误差的模拟补偿法3 0 图3 9 一阶厶调制器的数学模型3l 图3 10m ash 结构的调制器的数学模型3 2 图3 1lm ash1 1 1 调制器原理图33 图3 12z 调制器输出频谱图33 图3 。13 小数分频器的模型3 4 图3 14 不同分频率时的杂散分布3 4 图3 1 5 基于小数分频锁相环的数控振荡器的功能框图3 5 图4 1 全数字锁相环的架构图3 7 图4 2 全数字锁相环的线路图3 8 图4 3 全数字锁相环的版图3 8 图4 4p f d 电路的实现3 9 图4 5e r r o r 信号与量化时钟的同步电路3 9 图4 6t d c 电路图4 0 图4 7 数字环路滤波器的电路图4 1 图4 8 可编程电荷泵电路图4 2 图4 9 高速可编程分频器电路图4 3 图4 1oz 调制器电路图4 3 图4 1 1 全数字锁相环的仿真时序图4 4 图4 1 2 全数字锁相环的混合仿真结果4 5 图4 1 3 全数字锁相环输出时钟的周期抖动曲线4 5 图4 1 4 全数字锁相环的输出测量波形4 6 图4 15l o n g t e r m 抖动测量4 6 图4 1 6 模拟视频接口电路示意图4 8 2 表格目录 表1 环路滤波器参数1 0 表2 锁相环的噪声传递函数14 表3 性能对比4 4 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所 知，除了文中特别加以标志和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果， 也不包含为获得金目巴王些太堂 或其他教育机构的学位或证书而使用过的材料。与我一同工作 的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。 学位论文作者警字：签字日期：护学年多月j 5 日 强癞 学位论文版权使用授权书 本学位论文作者完全了解金魍王些太堂有关保留、使用学位论文的规定，有权保留并向 国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅或借阅。本人授权金目曼至些太 兰l 可以将学位论文的全部或部分论文内容编入有关数据库进行检索，可以采用影印、缩印或扫 描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后适用本授权书) 学位论文者签名：t 欺 导师签名： 签字日期：眵9 年月，歹日 学位论文作者毕业后去向： 工作单位： 通讯地址： t 签字日期：够年月，拍 电话： 邮编： 致谢 在此论文完稿之际，我首先要感谢我的导师解光军教授，本论文是在解老师的指 导与支持下完成的。解老师敏锐的洞察力、严谨的治学精神、渊博的学识以及平易随 和的态度深深地感染着我，三年的求学过程中我获益匪浅，在此，谨向尊敬的导师致 以衷心的谢意。 我还要特别感谢j a m e sw u 先生，在我工作的这些年中，j a m e s 给予了我和同事 们许许多多无私的关怀和谆谆的教诲，一直带领我们汲取知识，鼓励我们努力创新， 让我们在工作中不断成长，这些我永远铭记在心。 感谢我的同事曾红军、徐明菊、何厚端、黄纪业、刘聪、陈晓飞，方金河等等， 那些在一起探讨问题、解决问题的快乐时光将让我一生怀念。 感谢英图公司这些年来给了我成长的环境，尤其要感谢的是公司让我的设计得以 流片实现。 谢谢所有曾经帮助过我的师长、亲人、同学和朋友! i v 汪诚 2 0 0 8 年0 6 月 1 1 课题背景 第一章绪论 锁相环电路从上世纪3 0 年代发展开始，至今已有7 0 多年历史。它随着电 子器件的发展，从电子管、晶体管、小规模集成电路至大规模集成电路，逐步 发展成集成锁相环。同时随着数字技术的发展以及工艺的进步，锁相环电路也 从模拟逐步发展到数字乃至全数字锁相环。 同时，锁相环的应用范围也从最初的无线同步，扩展到如今的频率合成、 频率转移、自动频率调谐跟踪、模拟和数字信号的相干解调、a m 的同步检波、 数字通信中的位同步提取、锁相稳频、锁相时钟数据恢复等。锁相技术能获得 如此广泛的应用主要是由于它与功能相似的其它电路相比，具有性能好、成本 低、易于集成等优点。 而在集成芯片中，数字实现方式具有比模拟实现所无法具有的优势，包括 享有集成工艺尺寸减小所带来的版图面积减小、功耗降低、速度提升等优势， 更重要的是在性能上，数字电路具有抗噪声能力强、受工艺偏差、电压变化以 及温度变化的影响小等优点，而这些问题在模拟集成电路设计中一直都是个难 点。故而，近些年来，越来越多的全数字锁相环得到了广泛的应用。 本文所要讨论的全数字锁相环尤其适合于低输入参考频率、大倍率、低带 宽的应用场合。 1 2 研究现状与存在的问题 锁相环的传统作法，大多是采用电荷泵锁相技术来实现l lj 。这种锁相环具 有非常宽的频率锁定范围宽、架构成熟等优点【2 l ，但是在低参考频率、低带宽、 环境噪声大的应用场合，它有如下几点难以避免的缺点： 1 ) 对于低带宽的锁相环，它的环路滤波器的电容值也必然很大。如对于带宽 为几千赫兹的锁相环，一般它的环路滤波器的电容值大约在几十纳法左右， 这个数量级的电容几乎是无法集成在片内的，即使集成在片内，也将占用 大量的硅片面积，大大的增加了成本，所以一般不会把大的环路滤波电容 放在片内。但是，使用片外电容不仅会增加整个系统的成本，而且很容易 把外部的噪声带入，恶化锁相环的性能。 2 ) 低的环路带宽意味着对压控振荡器( v c o ) 的相位噪声的要求提高。因为 锁相环路对于v c o 的噪声是一个高通的频响特性，环路带宽越低，意味着 v c o 的噪声就输出的越多。( 具体原因将在第二章的噪声传递函数小节中 解释。) 从降低成本的角度考虑，现今的片上集成v c o 大多是采用环形振 荡器( r i n go s c i l l a t o r ) ，而r i n go s c i l l a t o r 这种架构v c o 的相位噪声是比较 差的，所以低带宽的电荷泵锁相环电路一般很难达到好的相位噪声或输出 抖动性能。 3 ) 环路滤波器的电荷泄漏将崖接导致输出频率的漂移，尤其是在低参考频率 的情况下，电荷泵在很长的一段时间内才对环路电容充放电一次，其余大 部分时间环路电容都处在高阻保持态，而这时环路滤波器电容上的电荷就 会通过电荷泵以及芯片的p a d 泄漏掉，导致v c o 的控制电压改变。电荷 泄漏在有些应用场合，如复合视频输入情况，它的行、场同步信号混合在 一起，为了不扰乱锁相环的正常工作，般会在场同步阶段屏蔽掉锁相环 的输入和反馈时钟，这样锁相环就依靠环路电容的电荷来维持原来输出频 率而处在自由振荡状态。这个时间一般会有十几个行同步的时间，如果电 荷泄漏严重的话，频率漂移将会在屏幕的顶端出现偏头现象。 正是由于传统的电荷泵锁相环在低带宽、低参考频率应用场合具有以上这 些缺陷，近些年来，有不少全数字架构的锁相环方案相继提出 3 - 6 j 。全数字锁相 环可以很好地克服电荷泵锁相环的缺点，它不需要电阻、电容作为环路滤波器， 当然也就不会有电荷泄漏的问题，输出的时钟噪声性能主要由数控振荡器 ( d c o ) 来决定，一个良好的d c o 架构可以使输出时钟的性能非常优异而不 受环路带宽的影响。同时，全数字锁相环还有它的数字特性所带来的好处： 1 ) 受环境噪声的影响非常小，因为它所有的信号都是数字的，它只有o 、1 的 不同，没有中间状态。而传统的模拟锁相环电路对环境噪声非常敏感，甚 至连电路自身器件的一些白噪声和低频噪声都会影响到锁相环的性能。 2 ) 使用r t l 代码来描述数字电路，可以使电路很容易从一个工艺转到另一个 工艺而不需要做太多的改动。 3 ) 随着芯片工艺的向前发展，全数字锁相环将具有更小的面积、更低的功耗。 当然，全数字电路相对模拟电路也有它的一些缺点，主要包括速度没有模 拟电路快，精度也没有模拟电路高。尤其是现在的许多全数字锁相环的d c o 部分也是由数字电路来实现，这样，这种d c o 的输出频率的分辨精度就不会 太高，从而导致整个锁相环的输出时钟性能变差，而且全数字d c o 也没法提 供有些场合所需要的高频率时钟。 1 3 本文主要研究工作及贡献 本文针对在低带宽、低参考频率的应用场合，一般锁相环所遇到的以上问 题以及困难，采用了以高带宽、高分辨率的小数分频锁相环来作为全数字锁相 环的数控振荡器部件。它的原理是通过改变锁相环反馈的可编程分频器的分频 值，即可改变锁相环的输出时钟频率，即一个数字值对应于一个时钟频率。如 果这个分频器的分频值不仅限于整数，而可以取小数的话，则每改变一个数值， 则可以很精细地调整输出时钟的频率。小数分频锁相环即可很好地满足此要求。 2 该小数分频锁相环仍采用传统的电荷泵型架构，由于用于数控振荡器的电荷泵 型锁相环的环路带宽比较高，故而对于先前提到的电荷泵型锁相环电路在低带 宽应用场合所具有的缺点在这里表现得并不明显。比如，虽然环路滤波器也是 由电阻、电容组成，但是在环路带宽很高的情况下，此电容值并不大，可以很 容易使用片内的m o s 电容而不占用太多的面积。还有，高带宽对于压控振荡 器的相位噪声要求会降低许多，同时这个小数分频锁相环是以相对高频率且高 性能的晶振作为参考源，而此数控振荡器的输出时钟是由压控振荡器直接产生， 其工作频率在目前0 1 3 微米工艺中可以很容易达到几吉赫兹。因此，用一个小 数分频锁相环来实现数控振荡器可以有高频率分辨率、高输出频率、低成本、 抗噪声能力强等优点。总结起来，本文所作的工作以及贡献为： 1 ) 提出了采用高带宽的小数分频锁相环来作为全数字锁相环的数控振荡器的 思想，解决了传统全数字锁相环所面临的抖动大、输出频率不高的问题。 2 ) 采用基于1 1 1 m a s h 架构的多模调制器，可以让小数分频锁相环工作 在任意的小数分频比而不产生很大的输出杂散，这一点对于小数分频锁相 环当作数控振荡器是很重要的，因为全数字锁相环锁定后，其数控振荡器 的控制数，也就是小数分频锁相环的分频比是不能预先知道的，有可能在 任意的一个值上。 3 ) 对全数字锁相环进行了数学分析以及m a t l a b 仿真。 4 ) 采用混合电路设计方法，使得本设计的设计周期大大缩短。 1 4 本文的结构安排 本文其余各章节安排如下：第二章简单描述了模拟电荷泵型锁相环与全数 字锁相环的基本原理，以及相关的数学描述。第三章讨论了基于小数分频锁相 环的数控振荡器，包括小数分频锁相环的原理，重点阐述了基于调制器的 小数分频锁相环的原理及其实现。第四章给出了电路实现以及仿真和测试的结 果。第五章是总结与展望。 第二章锁相环的基本原理 2 1 电荷泵锁相环基本原理 电荷泵锁相环主要包含有鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频 器。图2 1 是其典型的框图： 图2 1 电荷泵锁相环框图 它的锁定和跟踪过程可以简单地如下所描述：鉴频鉴相器判断输入时钟f 佗f 与反 馈时钟f b c k 之间的相位差，如果f r , f 超前f b c k ，则产生d o w n 信号，反之，产生u p 信号。产生的u p 或d o w n 信号使电荷泵对环路滤波器进行充或放电，进而升高或降低 环路滤波器上的电压v 硎，此环路滤波器上的电压就是压控振荡器的控制电压，改变 控制电压就会改变压控振荡器的输出频率，使得压控振荡器的频率经过分频器除下来 的频率，即反馈时钟f b c k 的频率、相位向着输入时钟靠拢。经过若干周期后，反馈时 钟的频率、相位完全与输入时钟一致，此时锁相环路即锁定。 其中的参数包括电荷泵电流、环路滤波器的电阻电容值、压控振荡器的增益以及 反馈分频器的分频比对整个环路的性能都有很大的影响。而分频器的分频比有时是由 应用场合规定的，压控振荡器的增益值基本由其架构以及电源的电压值所定，故而可 控制的参数主要是电荷泵的电流值以及环路滤波器的电阻电容值。 下面将对环路的各个模块做个简要的介绍。 2 1 1 基本模块 2 1 1 1 鉴频鉴相器 理论上说，锁相环只需要鉴相器就可以使环路锁定，然而使用鉴频鉴相器可以大 4 大地增加频率俘获范围和锁定的速度。 一个典型的鉴频鉴相器的实现方式如图2 2 ( a ) 所示，它包含两个带清零的d 触 发器。 n 门广1n b n 几nn 门 q 订n 厂 q b lli 图2 2 ( a ) 鉴频鉴相器( b ) 鉴频鉴相器波形图 触发器的d 输入端固定接高电位1 ，a 与b 分别是d f f a 和d f f b 的时钟输入信 号，若q a = q b = 0 则a 的上升沿会使q a 变成1 ，当b 的上升沿也到来时，q b 也变成 了l ，此时q a 与q b 相与产生的r e s e t 信号，经过一段器件延迟时间后把两个d f f 同 时清零，即q a 、q b 又再次为零。它的状态图以及特性曲线图分别示于图2 3 和图2 4 。 图2 3 鉴频鉴相器的状态转换图 图2 4 鉴频鉴相器的具体实现 8 从图2 3 可见，此鉴频鉴相器有三个状态，故又被称作三态鉴频鉴相器。图2 2 可 以看作是个示意图，实际实现方式大多采用图2 4 所示的架构，它与图2 2 是等价的， 只是实现起来更加简单，它的d f f 采用了两个相互交叉相连的r s 触发器。 对比图2 5 鉴频鉴相器与图2 6 鉴相器的特征曲线图可见，鉴频鉴相器在两输入 时钟相位差的绝对值大于2 7 【后输出电压并不改变符号，只是幅度在做周期性的变化， 故具有无限的频率检测范围。而鉴相器在相位差绝对值大于兀以后输出电压就会改变 符号，这样在输入频率差过大的情况下，环路将无法锁定。 1 0 u t 。 - 2 置 一 杪 0 + 2 td e i o u t 。 瓠1 o h ；2 z 五 图2 5 鉴频鉴相器的特性曲线图图2 6 鉴相器的特性曲线图 2 1 1 2 电荷泵 电荷泵的作用是把鉴频鉴相器产生的相位误差信号u p 、d o w n 转变成充放电电流 经环路滤波器后产生压控振荡器的控制电压信号。最简单的电荷泵示意图如图2 7 所 不： 图2 7 电荷泵示意图 u p 和d o w n 分别控制着充电电流源与放电电流源的开关，一般情况下充放电的电 流源值是一样大的，而且要求很匹配，否则在锁相环锁定后u p 与d o w n 的宽度将不一 样，以维持电容上总的输出输入电荷值为零，这样就会导致鉴相器的两输入时钟会存 在一个固定的相位差，并且也会在压控振荡器的控制电压上产生波纹，进而导致输出 抖动的增大，所以在设计电荷泵时充放电电流源的匹配问题是很重要的。 为了推出锁相环的传递函数，这里先给出鉴频鉴相器与电荷泵结合在一起的传递 函数。虽然电荷泵在这里是一个开关器件，而非连续器件，我们可以用它的平均电流 来近似。它的平均电流可以表示为： i 矿笔i 平 鉴频鉴相器的传递函数为： 6 = 每= 2 i , 石v 其中的i c p 是电荷泵的充放电恒流源的值。 2 1 1 3 压控振荡器( v c o ) 压控振荡器是一个电压到频率的转化器，一个电压对应着一个输出频率。它的输 出频率与输入电压的关系可表示为如下： o j 厦t t ：+ 墨瑚 其中是自由振荡频率，k ，c 0 是压控振荡器的增益( r a d s v ) ，是控制电压。 足啪在环路设计中是一个比较重要的参数，它的定义可以用图2 8 示出： 图2 8 压控振荡器的增益曲线图 而相位是频率的积分，故压控振荡器的输出信号可以表示成： 夕( f ) = a c o s l h k 唧l r d t ) 在分析锁相环路时，通常把压控振荡器看作一个线性时不变系统，输入是控制电 压，输出是时钟的相位： 妣= 足唧i 衍 这样可以得到压控振荡器的传输函数为： = 糍= 争 压控振荡器的架构大都是l c 或者环形延迟结构。从节省成本的角度考虑，本设 计采用了后者，因为环形振荡器具有面积小、功耗低等优点，而且其性能在经过优化 后，尤其是在高带宽环路的情况下完全可以满足要求，甚至可以达到l c 振荡器的水 平。环形振荡器的原理图如图2 9 所示： 图2 9 环形压控振荡器原理图 控制电压v 。通过改变每一级的延迟时间来达到控制频率的目的。如果每一级的 延迟时间是f ，则对于n 级反相器环形振荡器来说，它的振荡频率为厂= 1 2 n r 。 2 1 1 4 分频器 分频器是一个典型的时序数字电路，有固定分频器和可编程分频器之分。图2 1 0 是最简单的二分频电路，它仅由一个d 触发器组成。 图2 1 0 二分频电路 固定分频器电路有同步与异步的实现方式，在相同的分频比下，一般异步分频器 的工作频率要高于同步方式，但是同步分频的输入输出延迟比异步电路要小，较少的 延迟路径就意味着引入较少的时钟抖动。 图2 1 1( a ) 、( b ) 分别是八分频电路的异步与同步的实现方式。可见，异步分 频器从输入到输出要经过三个d 触发器的延迟时间，而同步分频器只有一个d 触发 器的延迟时间。 图2 1 1 八分频电路的异步( a ) 与同步( b ) 实现 8 可编程分频器一般用可载入数据的同步计数器来实现，为了减少输出时钟的抖 动，一般会在计数器的输出端用输入时钟重新采样然后再输出，这样就可以消除计数 器输出组合逻辑电路的延迟以及所带来的抖动。可编程分频器可以通过改变计数器的 载入数据值来改变分频比，这在锁相环的应用中非常普遍，因为这样只需通过改变反 馈分频器的分频比，就可以改变锁相环的倍频率，使同一个锁相环可以产生不同的输 出频率，适用于不同的应用场合或要求。但是一般的可编程分频器工作频率不高，在 现在的o 1 3 微米c m o s 的工艺中，也很难达到1 g h z 以上，但是压控振荡器的输出 频率往往是好几吉赫兹，这样锁相环就要求一个也要工作在吉赫兹以上频率的可编程 分频器。 一个解决方案是在普通可编程分频器前面加上一级固定高速分频器，它简单、代 价低，然而在需要高频率分辨率的时候就不再适合，因为固定分频器会降低锁相环的 频率分辨率。更好的解决方法是采用双模预分频技术的可编程分频器，其原理图如图 2 1 2 所示。 双模预分频器有两种分频模式，分别为除p 与除p + i ，它受m o d e 信号的控制： m o d e = 0 ，为除p ；m o d e = l ，为除p + i 模式。如果初始时m o d e 信号为l ，则双模预分 频器的输出时钟c k d 频率为输入时钟频率的1 ( p + 1 ) ，此时n 计数器和m 计数器都 在c k d 的触发下，由o 开始向上计数，由于n 8 0 8 0 峰峰值抖动( p s ) 1 2 01 8 4 2 7 415 0 02 5 0 模拟视频接口电路处时钟恢复的典型应用框图如图4 1 6 所示。 行同步信号作为时钟提取电路即锁相环的参考时钟，它将产生视频信号的像素时 钟，并把此时钟信号送入数模转换器，对模拟视频信号进行采样、数字转换。在这个 应用中，行同步信号的频率范围大约是1 0 几k h z 到1 0 0 多k h z 。对于标准的p a l 模式的视频信号，行同步信号频率是1 5 6 2 5 k h z ，为了锁相环能稳定地工作，其环路 带宽必须小于1 5 6 2 5 k h z 的1 0 倍左右，即1 一2 k h z 左右，这是一个非常低的带宽。 而且，输入的参考时钟信号即行同步信号有可能是一个复合信号，也就是说，行同步 信号与场同步信号是在一起的，为了不让场同步信号干扰到锁相环的时钟提取，一般 的做法是在场同步信号到来时，同时送给锁相环一个屏蔽信号，让锁相环不再与输入 信号相联，使锁相环的输出保持原有的频率。当场同步信号没有时，锁相环再次以输 入的行同步信号为参考时钟，锁定在行同步信号上。在这整个过程中，要求锁相环能 很好地保持原有的振荡频率，否则，在屏幕的顶端会出现图像扭曲现象。 传统的模拟锁相环是靠环路滤波器的电容电荷( 电压) 来维持压控振荡器的频率， 然而，电容的电荷一定会通过各种通道泄漏，所以传统的模拟锁相环很难在这种应用 中获得很好的性能。表中的文献【1 】就是一个传统的电荷泵型锁相环电路在这种视频接 口电路中的应用，可以看出其性能并不是很理想，尤其是其测试结果还没有考虑到上 面所提到的场同步时锁相环做自由振荡时的频率漂移。文献【3 】和【4 】则是采用了全数字 锁相环应用在视频接口电路中。文献 4 r 9 的环路滤波器采用了软件方式实现，它节省 了模拟锁相环中的片外电阻、电容等环路滤波器元器件，并且没有电荷泄漏等问题， 其性能主要取决于它的数控振荡器，它的数控振荡器是以数字电路为基础的 “f l y i n g a d d e r ”型数控振荡器，故输出频率并不高，而且其频率分辨率也很难达到很高， 其抖动性能就不会很好。从测量结果可见，最高输出频率只有8 0 m h z ，抖动也相当大， 这个结果对于今后的高清晰电视应用是远远不够的。文献 3 】中的数控振荡器采用的是 高频率分辨率的d d p s 电路，可见它也获得了较好的抖动性能，然而，d d p s 的一个 很大的缺点是输出频率不能很高，这是因为d d p s 的输出频率是由其输入频率分频下 来的，为了获得一个较高的输出频率，就必须要有一个更高的参考频率，这个高频率 4 7 的参考时钟是要通过一个额外的倍频锁相环来实现的，这样做就增加系统的成本，而 且受到工艺的限制，即使有了高频率的参考时钟，输出频率也不能很高，文献 3 】的报 告结果最高为1 7 0 m h z ，远不及本文所设计的最高输出频率能力。 因此，综合地看，本文的设计无论在输出频率能力上，还是抖动性能上，都优于 先前的工作，取得了良好的预期结果。 行 r 钳位与 ，r 模转换嚣 r k 自动增益拉树 7 、“一 r f g 镏位与 r 模转换嚣 g k 自动增益控制 一”一 r f b 钳位与 ，模转换嚣 b 卜 自动增益控制 一弋”一。 i 复脉冲 像桑时钟 时钟恢复电路 图4 1 6 模拟视频接口电路示意图 第五章总结与展望 随着集成电路工艺的不断进步，全数字锁相环的优势已经越来越明显，它可以充 分享有工艺进步所带来的好处，尤其是在要求低带宽锁相环的场合，数字锁相环可以 克服模拟锁相环所遇到的难以解决的问题，诸如：如何抑制噪声能力的问题，电荷泄 露导致的频率漂移问题，如何提高输出时钟抖动性能的问题，等等。然而，如今大多 数数字锁相环的性能还并不是很高，主要的限制因素在于很难设计一个基于数字电路 的高频率分辨率而且输出频率又很高的数控振荡器。 本文引入了利用高带宽、高频率分辨率小数分频锁相环来作为数控振荡器的思 想，设计的全数字锁相环具有高频率输出能力和低抖动的优良性能。总结起来，所设 计的全数字锁相环电路具有以下优点： 1 ) 输出时钟抖动小。这主要得益于小数分频可以使得锁相环在保持高分辨率 的同时，又可以获得很高的带宽。高的带宽就意味着压控振荡器的输出噪 声降低，电荷泄露问题也几乎可以忽略，与此同时，小数分频锁相环的参 考频率为高性能的晶体振荡器，它不但频率较高而且即使在环路带宽很高 的情况下也几乎不引入输入抖动噪声。 2 ) 输出频率高。由于它的输出时钟是由其中的压控振荡器所产生，在目前成 熟的o 13 微米c m o s 工艺中可以很容易产生几g h z 以上的时钟频率，但对 于一般的基于数字电路的数控振荡器，这几乎是不可能的。 3 ) 成本低。由于此全数字锁相环大部分器件为数字逻辑电路实现，它所占用 的芯片面积很小，更重要的是省去了模拟锁相环的片外环路滤波器的电阻、 电容等器件，以及所需的芯片管脚，大大降低了系统成本。即使数控振荡 器采用模拟的锁相环实现，但由于它是高带宽设计，故其环路滤波器所占 用的芯片面积并不大。 4 ) 抗噪声能力强。对于数字电路来说，抗噪声能力强是其固有特性，即使当 中有模拟的锁相环作为数控振荡器，同样由于高带宽的原因，其抗噪声能 力远比一般的低带宽锁相环强许多。 5 ) 无频率漂移问题。由于数控振荡器的控制信号是数字信号，不会存在模拟 锁相环中出现的由于电荷泄漏所导致的频率漂移问题。 6 ) 设计周期短。由于本设计采用数模混合电路设计方法，不论是在仿真速度， 还是在芯片实现上，都是非常快的。尤其是对于数字电路来说，由于是r t l 代码描述，即使本设计从一个工艺换到另一个工艺，也可以很快芯片实现。 本设计在标准的u m co 。1 3 微米c m o s 工艺中设计实现，测试的结果证明，在 相同的应用领域中，它的性能要优于已报道的工作，而且在设计成本上，包括仿真所 需要的时间、芯片实现所需的时间、所占的芯片面积以及占用的芯片引脚数和所需的 外部元器件等诸多方面，均有优势。 4 9 对于将来的工作，将侧重于此全数字锁相环的锁定时间以及它的跟踪性能的研 究，重点放在环路滤波器的设计上。 参考文献 【1 】h e r r em a r i ea n dp h i l i p p eb e l i n g ，ba c q u i s i t i o ni n t e r f a c ew i t hl i n e l o c k e d c l o c kg e n e r a t o rf o rf l a tp a n e ld i s p l a y i e e ejs o ls t ac i r c ，1 9 9 8 ，3 3 ( 7 ) ：1 0 0 9 - 1 0 1 3 【2 f g a r d n e r , “c h a r g ep u m pp h a s e - l o c kl o o p s ，”i e e et r a n s c o m m u n ，19 8 0 ， 2 8 ：1 8 4 9 - 1 8 5 8 3 c a l b a z a , d e ，c o r d o s ，i ，s e t h - s m i t h ，n ，s a v a r i a , y a na d p l lc i r c u i tu s i n ga d d p sf o rg e n l o c ka p p l i c a t i o n s i e e ei n ts y m po nc i r ca n ds y s t ，2 0 0 4 ，4 ，5 6 9 - 5 7 2 【4 l i m i n gx i u ，w e nl i ，j m e i n e r s ，r p a d a k a n t i ，an o v e la l ld i g i t a lp l lw i t hs o f t w a r e a d a p t i v ef i l t e ri e e ejs o ls t ac i r c ，2 0 0 4 ，3 9 ( 3 ) ：4 7 6 4 8 3 5 】m i l l e rb ，c o n l e yr am u l t i p l e m o d u l a t o rf r a c t i o n a ld i v i d e r i e e et r a n s i n s t r u m e n t a t i o na n dm e a s u r e m e n t ，1 9 9 1 ，3 2 ( 1 ) ：1 2 4 - 1 3 2 【6 】6a m f a h i m ，ac o m p a c t ，l o w - p o w e rl o w - j i t t e rd i g i t a lp l l p r o c e e d i n g so ft h e2 9 t h e u r o p e a ns o l i d - s t a t ec i r c u i t sc o n f e r e n c e ，2 0 0 3 ，2 ，1 0 1 - 1 0 4 【7 】胡华春，石玉数字锁相环路原理与应用上海科学技术出版社，1 9 9 0 【8 】8b a n e r j e e ，d e a n p l lp e r f o r m a n c e ，s i m u l a t i o n ，a n dd e s i g n ，3 r de d i t i o n 2 0 0 3 【9 】i y o u n g ，j g r e a s o n , a n dk w o n g ，“p l lc l o c kg e n e r a t o r 、i t h5t o10m h z o fl o c k r a n g ef o rm i c r o p r o c e s s o r s ，”i e e ej s o l i d - s t a t ec i r c u i t s ，19 9 2 ，2 7 ，15 9 9 - 1 6 0 7 【1o 】j h e i na n dj s c o t t ，“z - d o m a i nm o d e lf o rd i s c r e t e - t i m ep l l s ，”i e e et r a n s c i r c u i t s s y s t ，19 8 8 ，3 5 ，13 9 3 - 1 4 0 0 【1 1 】 m p e r r o t t ，“f a s ta n da c c u r a t eb e h a v i o r a ls i m u l a t i o no ff r a c t i o n a l - nf r e q u e n c y s y n t h e s i z e r sa n do t h e rp l l d l lc i r c u i t s ，”i np r o c d e