安徽大学考研数字逻辑电路设计历年真题答案.pdf

2002001 1 年招收攻读硕士学位研究生入学考试试题答案年招收攻读硕士学位研究生入学考试试题答案 一、函数化简（10 分） 已知： 1 ( , ,)(0,1,2,5,6,8,10,15)FA B C Dm 2 ( , ,)FA B C DACDBCBDABACBC 求： （1） 1 F和 2 F的最简与或表达式； （2）用卡诺图求 12 FFF的最简与或表达式。 参考答案： （1） 1 FBDACDACDABCD 2 FCBAC （2） FABDABDABDACD 二、根据各题要求，画出相应波形。 （统考全做，单独命题考试任选两题） （15 分） 参考答案： 三、下图所示各电路能否完成指定功能？若不能请在原电路基础上加以修正。 （15 分） 此电路完成的是ABY 四、分析题（统考全做，单独命题考试任选两题） （20 分） （2） 图 （b） 电路中， 已知74138为3-8线译码器， 74148为8-3线优先编码器， 输入的 321 G G G 为三位格雷码，试填写真值表，概述电路功能。 根据电路图画出的真值表如下： 根据电路图，我们可以看出电路的输出从最大减小到最小。 （3）分析图（c）电路功能 在不考虑CR总清零情况下，两片 74161 的 DCBA Q Q Q Q端分别构成什么计数器？模为 多少？画出状态转换图。 两片 74161 以及总清零控制电路共同构成的计数器模为多少？阐明理由。 参考答案：这类题目在书中的第六章有类似的习题。在那里可以练习一下。 在不考虑总清零的情况下，、分别构成模 10 计数器，状态转换图省略。 在重新置数时，正好 CT 置 1，开始计数。在完成一个循环，计数一次。当 计数 10 次后，QA，QB 为 1。中 QB 为 1 时，此时计数 4 次。计数1001010，中 计数 10，在计数 4 次，CR 为 0，则清零。则共同构成的计数器的模为 104。 五、设计题（25 分） （2）试用 4 位全加器设计一个将余 3 码转换成 8421BCD 码的电路。 参考答案： 将余 3 码转换成 8421BCD 码， 需要在余 3 码的基础上加 1101， 即可转换为 8421BCD 码。因此，可采用 4 位全加器，8421BCD 码作为一组数据输入端的输入，另一组数输入端接 上恒定常数 1101，输出 03 FF即为 8421 码。电路如下： 2002002 2 年招收攻读硕士学位研究生入学考试试题答案年招收攻读硕士学位研究生入学考试试题答案 一、写出下列各电路的逻辑表达式（20 分） 参考答案： 2 全加器 1 iiii CBAF iiiii BACBAC 1 )( 0BASiCBACSF iii 1 3 当 A=0 时，TG 导通BBF 0 3 ；当 A=1 时，TG 截止BBF1 3 4CBACBACABF)( 4 5DCBADCBADCBABCDAF 5 二、试用最少数量与非门实现下图电路功能，画出电路图。 （10 分） 参考答案：最后化简的结果如下：CBY又因为用与非门表示，则CBCBY 三、根据题意画出所要求的波形。 （12 分） 参考答案： 参考答案： 四、完成下列各题（28 分） 1D 形触发器和 T 型触发器各一块， 在 CP 作用下用作数据存贮器。 试用一片双 4 选 1 数据 选择器（允许附加若干门电路）实现下述功能。 AB 00 01 10 11 功能 D、T 触发器置“0” D 触发器和 T 触发器数据交换 取反 保持 参考答案：根据功能表画出真值表如下： AB 11nnnn TDTD 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 1 0 1 1 1 0 0 0 0 1 1 0 0 0 0 0 0 1 1 1 0 1 0 0 1 0 1 2试用若干片128 4RAM 扩展成256 8RAM，画出电路（可加若干门电路） 参考答案：看书的讲解电路图如下：需进行字各位扩展 3设计一序列检测器，它有一个输入端 X，当输入信号序列出现 1101 时，电路输出为 1， 否则为 0。 X：11101101001101 Z：00001001000001 试画出原状态转换图，并进行状态化简。 参考答案：设 0 S为初态，即末接到一个 1 的状态 1 S为接收到一个 1 的状态 2 S为接收到一个 1 后又接收到一个 1，即 11 3 S为接收到 110 的状态 4 S为接收到 1101 的状态 我们可以画出状态转换图如下： 0 S 1 S 2 S 3 S 4 S 1/0 1/0 1/01/0 0/0 0/0 0/0 0/0 0/0 1/1 X/Z 0 S 1 S 2 S 3 S 0/0 0/0 0/0 0/01/0 1/0 1/0 1/1 五、逻辑设计（任选 3 题） （30 分） 1用 JK 触发器设计一个模为 12 的计数器（不允许用任何门电路） 。 参考答案：这个也是书中的题目，书中是考下降沿，这个是异步计数器，不会考了。 模 12 计数器要求有 12 记忆状态，且逢十二进一。由此可以作出如下的状态转移图 写出输出方程： CPQQ nn 1 1 1 123 1 2 )0(QQQQ nnn 1323 1 3 )(QQQQQ nnnn 34 1 4 )(QQQ nn CPQQQQZ)( 4321 电路图如下： 2用 4 位二进制同步计数器 74161 设计一个模为 12 的计数器（含全 0 状态） 。 74161 功能表 参考答案：此题是书的例题，P226 例 6-11 根据要求， 模 12 计数器计数要包含 0000， 因此置入控制信号由全 0 判别电路产生， 当 74161 进入到0000 0123 QQQQ时，0LD，其中 Q3 固定反馈接至并行数据输入端 D3，Q2 固 定反馈接至并行数据输入端 D2，在下一计数脉冲人作用下，置入 0010。此后按二进制计数 顺序计数，当计数器状态为 0100 时，0LD，又执行置操作，在计数脉冲作用下，置入 0110，此后又按二进制计数。如此循环，在一个计数循环中，置入和计数操作轮流进行。则 输入输出 CRLD T CT P CTCP 0 D 1 D 2 D 3 D 0 Q 1 Q 2 Q 3 Q 00000 10 0 d 1 d 2 d 3 d 0 d 1 d 2 d 3 d 1111计数 110触发器保持，co=0 110保持 电路转移表如下： 3设计一运算电路，输入为 A= 10 A A和 B= 10 B B，输出为 Y3A2B，亦为二进制数。 （1）试用 38 线译码器实现之。 （2）试用 ROM 实现之。 参考答案：Y 最大为 15，则设 0123 YYYYY ，列出真值表如下： 我们可以得出如下关系式 151413121110973 YYYYYYYYY YYYYYYYYYYY 15141181165322 151411864311 YYYYYYYYY 1514131276540 YYYYYYYYY （1）用 38 线译码器实现之 （3）用 ROM 实现之 PROM 与固定，或可编程 2002003 3 年招收攻读硕士学位研究生入学考试试题答案年招收攻读硕士学位研究生入学考试试题答案 一、填空： （14 分） 1(15.625)10=(1111.101)2; 2(10101100)2=(010010100101)w 余3BCD码; 注：(10101100)2=(172)10=(000101110010)8421=(010010100101)w 余3BCD码 310 位 DAC， REF V8V，其分辨率为 10 1 21 ；8 位 ADC， REF V10V，其分辨率为 8 1 21 ； 注：分辨率 1 21 n ；其中 n 为位数 4已知( , ,)F A B CC，则有FM（0，2，4，6） ； 注：题目要求用最大项表示() () () ()FABCABCABCABC (2,4,0,6)(0,2,4,6)MM 5已知FABCDE，则 F 的反函数F ()A B CD E ； F 的对偶函数F ()A B CD E ； 二、化简函数： （每小题 7 分，共 14 分） 1 1 FABBCABABC； 参考答案： 1 ()FAA BBCABCBBCABC()()BB BCABC BCABCBCABCABC 2 2( , , ,)(2,3,6,10,12,14)(0,5,7,9,11)F A B C Dmd 。 参考答案：我们可以有卡诺图 得到 2 FCDACABD 三、分析图 1 逻辑关系，写出相应的函数表达式。 （10 分） 参考答案：从图（a）中，我们可以看出 1 D与 2 D只要有一个导通，则 F 高电压。只有 1 D与 2 D同时截止 F0，实现与功能 1 FABCDEF 图（b） 2 FABCBC 四、设 A、B、C 分别为三个一位二进制数，试用双 4 选 1 数据选择器设计一个能完成 ABC的电路。 （20 分） 参考答案：设 F 为输出信号，J 为借位信号。我们可以画出真值表如下： 1 Y 2 Y 1 A双四选一 1 E 0 A 2 E 3210 1111D D D D 3210 2222DDDD A B FJ 1 C1 五、试画出图 2 所示电路 Q 端输出波形，已知 Q 端的初始状态为 0。 （12 分） 参考答案：我们可以根据电路图 六、设计一个“0110”的序列检测器，试画出它的状态转换图，并进行状态化简。 （20 分） 参考答案：设 0 S为初始状态，即未收到 0 的状态； 1 S为接收到 0 的状态； 2 S为连续收到 01 的状态； 3 S为连续收到 011 的状态； 4 S为连续收到 0110 的状态； 我们可以画出状态转换图如下： 4 S 3 S 2 S 1 S 0 S 1/0 0/0 0/0 0/0 0/0 0/1 1/0 1/0 1/01/0 相对应画出转移表如下： x1x1x0 x0 0 S 1 S 2 S 3 S 4 S 4 S 0 S 0 S 1 S 1 S 1 S 1 S 2 S 2 S 3 S 0 1 00 0 0 0 0 0 0 由状态转换表，我们可以知道 1 S与 4 S等价，化简状态转换图如下： 0 S 1 S 2 S 3 S 0/0 0/0 0/01/0 1/0 1/0 1/0 0/1 NZ 七、根据输入波形 1 v，试画出图 3 中 555 定时器 1 v和 0 v波形，标出主要波形参数，并指出 电路名称（设 12 ,TRC TRC） 。 （15 分） 参考答案： 八、试分析图 4 所示的由 4 位二进制同步计数器 CT54161 构成电路的分频比， 并画出状态转 换图。 （20 分） 参考答案：由图 4 可以看出1 TP CTCTCR，所示电路图处于计数状态。当 13 QQ11 时，置数。相应的我们可以画出状态转换图和状态转移表如下： 故我们可以得到分频比为 7 9 九、 （每小题 5 分，共 10 分） 1具有 10 位地址码可同时取 8 位数据的 RAM，其容量上多少？ 参考答案：2 字 容量位字对应地址码 故容量为 10 288K 2 试用 6264（8K 8 位）RAM 扩展为32K 8 位RAM（允许加少量的电路） ，画出结构示 意图。 参考答案：进行字扩展 4 选 1 07 DD 012 AA A13 A14 十、 试用 74160 十进制同步计数器和其它中规模电路设计一个序列信号发生器， 产生序列为： 11011010。 （15 分） 参考答案：74160 为十进制同步计数器，而产生的序列长度为 8，则可用 74160 的输出端 210 Q Q Q进行数据选择，可与数据选择器组成所需要的电路。 3210 QQQQ CP 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 1 0 1 0 1 0 1 0 1 则组成的电路如下所示： 2002004 4 年招收攻读硕士学位研究生入学考试试题答案年招收攻读硕士学位研究生入学考试试题答案 一、填空（共 20 分） 1、 （10111010.1000）余3BCD码（87.5）10； 注： （10111010.1000）余3BCD码（10000111.0101）8421BCD（87.5）10 2、F（A，B，C）ABAB BCBC的最小项和( , ,) m F A B C （0,1,3,4,6,7） ； 注：FABABBCBC（）（） ABCABC+ABC+ABC+ABC+ABC (0,1,3,4,6,7)m 3、对普通 TTL 门电路使用时应注意：输出端不能（直接并接） 。对 CMOS 门电路使用时， 多余输入端不能（悬空） ，以免拾取脉冲干扰； 4、( , ,)F A B C DABADBCD函数中， 当输入信号在 （B=D=0） 、（A=C=D=0） 和 （A=1 B=C=0）组合下可能发生冒险； 注：B=D=0FAA A=C=D=0FBB A=1 B=C=0FDD 5、可编程逻辑器件（PLD）是一种通用型器件，它们的逻辑功能是由（用户）来设定的。 PAL 器件基本结构是由可编程的（与）阵列、固定的（或）阵列及输出反馈单元构成。 二、分析（共 50 分） 1、试写出在清零脉冲作用后， 012 Q QQ的状态转换图及 F 的输出序列。 （15 分） 74194 功能表 D R 1 S 0 SCP 功能 0 xxx 100 101 110 111 清零 保持 右移 左移 并行置数 D1 D2 D3MUX D4 D5Y D6 D7 2 A 1 A 0 A D R 0 Q 1 Q 2 Q 3 Q 74194 1 S 0 S SR D 0 D 1 D 2 D 3 D SL Dcp 0 1 xxxx F 参考答案： 10 S S为 01 对应右移功能。由于首先清零一下，则输出全部为 0，随着时钟脉冲 的到来则 0123 Q Q Q Q变化， 则 012 Q Q Q的状态转移图如下所示：（注意 012 Q Q Q分 别对应的数据选择器的 210 A A A） 000100110011 101001010 012 Q Q Q /F /1/1 /1/1 /0 /0/0 则我们可以看出 F 的输出序列为 1101001，之后 F 的输出则变为 101001 的循环。 2分析图示电路功能， 画出状态转换图， 并说明其计数长度是多少？能否自启动？ （15 分） T CT 3 Q 2 Q 1 Q 0 Q P CT74LS161LD CR 3 D 2 D 1 D 0 D & & “1” cp 参考答案：由于 T CT、 P CT与CR都为 1，则计数器处于计数状态，当 210 Q QQ端同时出现 1 时，LD0，则计数器重新置数。 3 Q端置入的数据为 32 Q Q，则 3 Q 2 Q 1 Q 0 Q的 状态转换图如下： 001000010000 00110100010101100111 10111100110111101111 100010011010 我们可以看出能够自启动，由于循环长度为 10，则计数长度为 10 3分析图示电路功能，画出其时序波形图。 （20 分） 3 QJ FF3 3 QK 2 QJ FF2 2 QK 1 Q J FF1 & & CP 1 Q 2 Q 3 Q CP 1 Q 2 Q 3 Q 参考答案： 11 1JK 2213 nn JKQ Q 321 nn JQ Q 31 n KQ 状态方程如下： 1 11 nn QQ 1 2132 nnnn QQ QQ 1 312313 nnnnnn QQ Q QQ Q 根据该时序电路由 3 个 JK 触发器构成，受同一时钟 CP 控制虽同步时序电路。 根据状态方程画出如下转移表： 321 nnn QQQ 111 321 nnn QQQ CP 0 0 0 0 1 1 1 1 1 0 1 0 1 0 0 1 0 1 1 0 0 0 1 1 0 0 0 1 1 0 0 1 0 1 0 1 0 1 1 0 0 0 1 1 0 0 1 1 0 1 2 3 4 5 偏离 状态 我们得到的波形图如下： CP 1 Q 2 Q 3 Q 三、设计（共 80 分） 1设计下述逻辑电路：( , ,)(0,6,7,10,12,13)F A B C Dm（30 分） （1）采用门电路设计，画出电路图。要求门数最少，每个门的输入端数最少（可采用与 非门、与门、或门、或非门、异或门、同或门等） （2）试用 PLA 可编程逻辑阵列设计，画出阵列图。 （3）试用 2 片 38 线译码器 74LS138 实现，画出电路图（允许加少量门电路） 。 参考答案：1 F 的最后化简公式如下：F=)(CADB 2 PLA 的阵列图如下： 3 用两片 74138 实现的电路如下： 2设计一个同步时序电路输入为 1 X和 2 X， 1 X和 2 X在同一时刻不能同时为 1。 只有当 1 X 始终为 0， 2 X已连续或断续输入 3 个或 3 个以上 1 后， 1 X接着输入一个 1 时，Z 才输 出为 1。试画出状态转换图，并化简。（15 分） 参考答案：这里我给出转移表，其它的就你们自己画了，这是两个输入的，是不会考的。 3试在数据选择器的数据输入端加上适当的信号，使该电路能完成功能表中所示的功能， 并写出 10 ( , )Y A S SB的最小项之和表达式（允许少量门电路） 。（15 分） 0 DEN 1 D 2 D MUX 3 D74151LS 4 D 5 D 6 D 7 D 2 A 1 A 0 A A 1 S 0 S F 1 S 0 S Y AB A B A B A 0 0 0 1 1 0 1 1 功能表 参考答案：对应输入输出真值表如下： 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 B B 1 B 1 B 0 A 1 S 0 SY 0 DEN 1 D 2 D MUX 3 D74151LS 4 D 5 D 6 D 7 D 2 A 1 A 0 A F A 1 S 0 S 1 B 1 4试将 4 位二进制加法器 74283 连接成一个能将 2412BCD 码转换成余 3BCD 码的转换电 路（允许加少量门电路） ，并列出输入、输出真值表。（20 分） CO 3 S 2 S 1 S 0 S 74LS283CI 3210 A A A A 3210 B B B B 2421BCD 码 0000 0001 0010 0011 0100 1011 1100 1101 1110 1111 参考答案：2421BCD 码对应的余 3BCD 码的真值表如下： 根据它们的内在关系我们可以得出以上的关系式。 由此我们可以画出如下的 电路图。如下： 2002005 5 年招收攻读硕士学位研究生入学考试试题答案年招收攻读硕士学位研究生入学考试试题答案 一、填空（30 分） 1.同ABC相等的逻辑函数表达式是（ A ） (A)()()AB AC(B)()()AB AC(C)()A BC 2.能使FA的电路是 （ C ） & A F 1 A F =1 A F (A)(B)(C) 11 3. PAL 为可编程阵列器件，其主要结构是 （ B ） (A) 与阵列可编程，或阵列亦可编程 (B) 与阵列可编程，或阵列固定 (C) 与阵列固定，或阵列可编程 注：PAL 与可编程 ，或固定 PROM 与固定 ，或可编程 4. 一位二进制数 A 为被减数，B 为减数，则（A-B）为 （ B ） (A)AB(B)AB(C)ABAB 5.某 RAM 有 10 根字线，4 根位线，其容量为 （ B ） (A)10 4(B) 10 24(C) 4 10 2 注：2 字线 容量位线 6.T 触发器的状态方程是 （ B ） (A) 1 n n n QTQ (B) 1nn n QTQ (C) 1n n QT 7.()FABCA的最简表达式是 （ B ） (A)FA(B)FABCBC(C)FABC 8.能实现FAB的电路是 （ C ） & & & & 1 1 A B A B A B A B A F F F (A) (C) 注： OC 门 集电极开路门实现“线与”功能 三态门 有使能端 9.实现 100 个变量相异或需要异或门的个数为 （ A ） (A)99 个 (B)100 个 (C)51 个 10.对 n 个变量，最小项的个数为 （ C ） (A)n(B)21 n (C)2n 二、根据题意画出波形 （30 分） 1. 二 进 制 计 数 器 2 Q 1 Q 0 Q 地 址 译 码 器 3 A 1 A 0 A 2 Y 1 Y 7 W 0 W CP DR CP 1 Y 2 Y cc V (B) DR 2. =1 DQ Q Q A CP CP A 令Q起始状态为零 三、分析 （30 分） 1 已知 CT54LS195 电路功能表为 CR/SHLD CPJK 0 D 1 D 2 D 3 D 0 Q 1 Q 2 Q 3 Q 0000 0 d 1 d 2 d 3 d 0 n Q 0 n Q 1 n Q 2 n Q 0 n Q 0 n Q 1 n Q 2 n Q 1 0 n Q 1 n Q 2 n Q 0 0 n Q 1 n Q 2 n Q 0 n Q 1 n Q 2 n Q 3 n Q 0 1 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 0 1 0 1 0 0 d 1 d 2 d 3 d 输入输出 试说明下图所示电路是多少进制计数器？并画出状态转换表。 /SH LDJK 0 D 1 D 2 D 3 D CRCT54LS195 CP 0 Q 1 Q 2 Q 3 Q 3 Q & 1 CP 【参考答案】J端对应 3 Q，K对应 3 Q。当 2 Q 1 Q 0 Q同时为 1 时，此电路对应置数功能。 不同时为 1 时，则对应不同功能（见功能表） 。初始状态 3 Q=0， 3 Q=1，则J=1，K=0 对 应状态转移图如下： 0000 000100100101101001001001 00110110110110110111 由于循环长度为 12，则该电路为 12 进制计数器。状态转移表如下： 1 2 3 4 5 6 7 8 9 10 11 12 1 3 n Q 1 2 n Q 1 1 n Q 1 0 n Q 0000 0001 0010 0101 1010 0100 1001 0011 0110 1101 1011 0111 0001 0010 0101 1010 0100 1001 0011 0110 1101 1011 0111 0000 2 写出下图所示电路的驱动方程、状态方程，画出状态转换图，并说明该电路是否具有自 启动特性。 3 QJ FF3 3 QK 2 QJ FF2 2 QK 1 QJ FF1 1 QK & & CP 1 Q 2 Q 3 Q 【参考答案】 驱动方程： 11 1JK 2213 nn JKQ Q 3210 nnnn Q Q Q Q 序号 3 n Q 2 n Q 1 n Q 0 n Q 312 nn JQ Q 31 n KQ 根据 1nnn QJQKQ 可列出状态方程如下： 1 11 n n QQCP 1 2132 n nnn QQ QQCP 1 312313 n nnnnn QQ Q QQ QCP 根据状态方程可以画出状态转移图 111 110 000001010011100101 四、 设计 （60 分） 1. 已知 A、 B、 C 为三个一位二进制数， 使用 3-8 线译码器 74LS138 完成二进制运算 （A-B-C） 。 （允许加少量门电路） 【参考答案】 根据题目要求我们可以列出真值表如下： A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 1 1 0 1 0 0 1 J 0 1 1 1 0 0 0 1 J 为借位信号 1247 Fmmmm 1247 Y Y Y Y 1237 JY Y Y Y 电路图如下： 321 nnn Q Q Q 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y 74LS138 2 A 1 A 0 A A ST B ST C ST & JF ABC1 2.试用十进制同步计数器 74LS160 和 74LS138 各一片， 附加少量门电路， 设计一个顺序脉冲 发生器，产生 18 ZZ一直顺序脉冲输出，并画出波形。 【参考答案】 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y 74LS138 2 A 1 A 0 A A ST B ST C ST T CT 3 Q 2 Q 1 Q 0 Q P CTCO CRLD CP 3 D 2 D 1 D 0 D 1 Z 3 Z 2 Z 4 Z 5 Z 6 Z 7 Z 8 Z CP 1 & 1 CP 3.某同步时序电路，其状态转换图如下图所示，X、Z 分别为输入、输出信号。用 10 QQ表 示 00，01，10，11 分别代表 0 S、 1 S、 2 S、 3 S状态。用 JK 触发器实现该功能电路（写 出驱动方程和输出方程即可） 。 0 S 2 S 3 S 1 S /XZ 0/0 0/1 1/01/0 1/0 0/0 0/0 1/1 【参考答案】 根据状态转换图我们可以画出状态转移表如下： S(t) 1 1 n Q 1 0 n Q X=1 1 1 n Q 1 0 n Q X=0 1 1 n Q 1 0 n Q X=0 X=1 Z 00 01 10 11 10 11 11 01 01 10 01 00 0 1 0 0 0 0 0 1 1101 0100 00011110 x 0 1 0 1 0 1 x 10 nn Q Q 10 nn Q Q x 00011110 00011110 0111 1001 0100 0010 1 1100 nnnn QQQXQ 00101 () nnnnn QXQQXQ Q 1 1 n Q 1 0 n Q Z 1 00001 nnnnn QX QX QQQ 100 () nnn QXQX Q 1010 nnnn ZX QQX QQ 驱动方程 100 nn JQXQ 100 nn KXQXQ 01 n JQX 0 KX 输出方程 1010 nnnn ZXQ QXQ Q N 10 nn Q Q 20062006 年招收攻读硕士学位研究生入学考试试题答案年招收攻读硕士学位研究生入学考试试题答案 一、 根据题意直接给出答案（30 分） 1.将(26.75)10分别转换成二进制数和八进制数 【参考答案】(26.75)10=(11010.11)2=(32.6)8 2.将(010110000111)8421BCD分别转换成余 3BCD 码和十进制数 【参考答案】(010110000111)8421BCD=(100010111010)余3BCD=(587)10 3.具有 16 位地址码，可同时存取 8 位的 RAM，其容量为多少？构成 2K8 RAM 需要 多少片 2564 RAM？ 【参考答案】具有 16 位地址码，可同时存取 8 位的 RAM，其容量为 16 28648K 构成 2K8 RAM 需要 10 8 28 16 24 片 2564 RAM 4.已知函数FABBCC DE，求其反函数F及对偶函数 F 【参考答案】反函数() () ()FABBCCD E 对偶函数() () ()FABBCCD E 5.已知函数F(A,B,C)=AB+BC,写出最小项表达式和最大项表达式 【参考答案】最小项表达式为(2,4,5,6) m FABCABCABCABC 最大项表达式为()()()()FABCABCABCABC (2,4,5,6)M 二、写出图 1 和图 2 所示电路的函数表达式，并化简（20 分） & & 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y 8 Y 9 Y & A B A B C 1 F DCBA 3 F 2 F 图 1图 2 【参考答案】 1. 图一为三态门组成的电路 1 FABCAB CACB 2. 212341234 FYY Y YYYYY DCBADCBADCBADCBA DBADCBDCA 3. 3679679 FY Y YYYYDCBADCBADCBA DCBDCBA 三、已知 CT4135 为双 4 选 1 数据选择器，分析图 3 所示电路。 （20 分） (1) 写出 1 Qn和 Z 的函数表达式 (2) 根据 CP 及 A、B 的波形，画出 Q 和 Z 的波形（令初始状态为 0） (3) 说明该电路的功能 1 A 1 Y 2 Y1E 0 ACT4153 (MUX)2E 0 1D 1 1D 2 1D 3 1D 0 2D 1 2D 2 2D 3 2D DQ CIQ A B CP 1 图 3 根据电路图可知，CT4153 是双四选一数据选择器。 AB 00 01 10 11 0 n Q n Q 1 n Q n Q n Q n Q n Q n Q 1 A B n Q n Q n Q n Q B 1n Q Z 【参考答案】1. 1 () nnnn QABQABQABAB QAB n ZABQ 2. CP A B Q Z 3.检奇电路，当输入数据中有奇数个 1 时输出为 1，反之为 0 1n Q zA 四、分析图 4 所示的有 4 位二进制同步计数器 74161 组成的电路，列出状态转换图，并说明 其计数长度为多少？（10 分） T CT 3 Q 2 Q 1 Q 0 Q P CT74161LD CR CP 3 D 2 D 1 D 0 D “1” CP “1” 图 4 【参考答案】 根据电路图可知，1 TP CTCTCR计数器处于奇数状态。数据置入端的 数据为 0100。当 2 Q=0 时，计数器重新置数，即重新开始计数。状态转换图 如下： 11101111110100001100 10000100011101010110 有状态转换图可知，循环长度为 10，故该计数器计数长度为 10 五、已知 A=A1A0和 B=B1B0是两个 2 位二进制数，设计 A 和 B 两个二进制数的数值比较电路， 输出分别为 AB F、 AB F、 AB F和 A=B F的表达式依次 如下： 101010101010101010101010A B FA A B BA A B BA A B BA A B BA A B BA A B B 3210 Q Q QQ (4,8,9,12,13,14) m 1010101010101010A B FA A B BA A B BA A B BA A