（通信与信息系统专业论文）遥测跟踪信号处理硬件平台设计及位同步器的设计与实现.pdf

第一章绪论 1 1 研究的现状及意义 第一章绪论 现代遥测跟踪技术是综合自动控制技术、计算机技术和现代通信技术三大领 域的技术成果，在工业生产、科学研究及国防上具有重要的意义，它随着工业生 产的发展和军事上的需要逐渐发展起来。 遥测跟踪技术发展的主要发展现状和趋势主要表现为如下儿个方面： 1 大容量、高精度、高速率 遥测跟踪系统的容量是可传输的信号数目。目前国内已经做到数百路信号， 精度达到偏差几度以下，传输速率达到几m b s 。但是随着科学技术的发展，遥测 跟踪系统的要求愈来愈高，我国这一领域目前的技术水平与国际先进水平相比还有 很大的差距，因此研制大容量、高精度、高速率的遥测跟踪系统是非常必要的。 2 系统的可靠性和适应性 随着目标载体的距离变化，周围环境( 如地形，天气等) 变化，接收到的信 号电会变得时强时弱，噪声的干扰造成差错的机会越来越多。所以遥测跟踪系统的 信息传输的可靠性和对系统工作环境的适应性是无线电跟踪测控技术重要的研究 课题之一。国内目前的技术水平还远不能满足需要。 3 综合性 目前的发展方向是把遥测跟踪技术与信息传输技术、计算机应用、电源技术 等综合在一起以提高系统的有效性和可靠性。综合的结果是大大地简化了殴备，提 高系统的可取性，减小系统体积和功耗。国内现有的遥测跟踪系统一般体积比较庞 大，功耗相当高，通信效率比较低。为此，必须加强综合技术的研究。 4 系统的适应能力 目前设计的遥测跟踪系统，大都是按照特定的任务来设计的，因此当设备制 成后，其性能完全由系统的硬件锁决定。系统传输的信号数目、信息速率、采样 频率、帧格式等 x 电子科技大学硕士学位论文 念引入遥测跟踪系统的设计中，使用计算机控制，实现对整个系统的动态控制， 当任务改变时，只要改变软件而不必重新设计硬件系统。可编程a s i c 的出现，使 得电子系统的设计开发与传统方式相比发生了革命性的变化。f p g a 和c p l d 提供的 系统内可再编程( i s p ) 能力，使得硬件功能设计可以像软件一样通过编程来修改和 开发。可以使电子系统设计在运行期间通过改变可编程a s i c 的配置来改变系统功 能，大大提高了电子系统设计的灵活性和通用能力，并且缩短开发周期，降低设 计成本。而且f p g a 正朝着内嵌c p u 、d s p ，速度更快，容量更大方向发展，是实现 软件无线电设计理念的最佳选择之一。 国内在精确遥测跟踪平台技术的研究方面与国外相比有较大差距。高性价比 的跟踪系统有很广阔的应用领域，因此对这方面的研究将是热点之一。国内一些 研究所和公司已经在这方面取得了一些成果，比如3 8 所研制的自动跟踪系统，性 能比较好，稳定性比较高，但是价格也比较高。 由于各种通信理论和可编程器件的快速发展，数字通信已经进入全盛时期， 同步又是数字通信系统中的关键技术之一。位同步，或称码元同步、定时同步， 是要在接收端确定每一个码元的起止时刻，它是在数字通信的诸多同步之中的首 要问题，没有位同步就无从解出传输的数字信息。虽然通用通信系统中位同步技 术的方法已经比较完善，但是同编码技术和调制解调技术相结合，还是有很大的 研究和应用前景。在各类基于p c m ( 脉冲编码调制) 的航空、航天测控系统中，载 波经过解调恢复出遥测基带信号后，首先要从遥测信号中提取与遥测信号码元同 步的码同步脉冲。码同步信号是后续帧格式解调和数据处理的基础，起着遥测解 调处理“同步基准”的关键作用。目前国内还没有产品化的位同步器，而国外的 产品虽然各项功能十分完备，但是价格高达十几万元。比如美国u l y s s i x 公司生 产的位帧同步全长p c i 卡，具有网络、u s b 、p c i 等接口，还可以完成p c m 数据流 的解码，但是中国市场价格达1 7 万元。为此，有必要研制自己的位同步器。 由于现代电子设备大多趋向采用计算机控制，而几乎所有的c p u 和外部设备 都会提供p c i 总线的接口，p c i 总线已经是计算机系统中应用最为广泛、最为通用 的总线标准。为此，基于p c i 接口的电子设备的设计时必然趋势。 1 2 课题背景 遥测跟踪是一个获得目标信息的重要技术手段，已在国内外得到了广泛的发 第一章绪论 展和应用。 本课题来描崩蹙型圳鼋簿嘶潭砸蝴学咧哆罐之隋淆滴鹣新鲥警商耜斯刊辅 蠢一；妻i 彰刊啡玩叠艮剐匿5 。硝蓓型鐾恭矸赁垣种是正变调箭洼：与此疆厚殴 臻怄m 恿| i 主；乐精普强 ；禾向! i 羔溶澎蕊憾 j | | 91 厦采样摈顺序采样法酮醛鞘函融 酣弧箔；召崔箬磋确原理参丽：晰啊翼鎏套搿鬻搿鞘羝塞器吲型忿謦基毳簌璺。 参髻器铭萋一譬贮甏啦业登鳊相关的误差信号a 和e ( 对方位仰型天线座) ，基准源产生一组低频相干的，和 2 ，的对称方波信号，用于对a 和e的顺序采样，2 ，用于对a 和e 的0 7 c 相位 调制，最后由一个1 2 d b 的耦合器与和信号合成一个单通道信号，经过l n a 及接收 机放大变换和控制后，送入接收机的末级中 频，在末级中频中，限幅中频用于解 调数据信息，线性中频用于角跟踪误差的一次解调，即同时含有a 和e 的幅度包 络信号。这个包络信号由基准源输出的，频率信号进行相干同步采样，以去除脉 冲信号经积分网络后延时效应所带来的方位、俯仰交叉耦合。最后在两个同步检 波器中，与基准源输出的2 ，进行相干解调，分别得到直流误差电压v 。和v 。，用于 伺服系统驱动天线完成自跟踪闭环。 图2 x 电子科技大学硕士学位论文 论文主要内容安排如下： 第一章，介绍本课题研究的意义、发展现状和发展前景，并介绍了课题的工 程背景，概括本文研究的主要内容。 第二章，介绍遥测跟踪系统的总体构架，组成部分和工作原理，以及系统的 主要技术指标。 第三章，介绍遥测跟踪系统信号处理硬件平台的设计目的及其与外部设备的 接口，然后论述怎样根据系统需要选择器件搭建信号处理硬件平台。 第四章，主要介绍同步的概念和实现位同步的几种方法，以及位同步的性能 指标。 第五章，主要论述位同步方法中三种锁相法的f p g a 实现以及时序后仿真结果。 第六章，简单介绍p c i 总线接口技术的特点与规则，然后论述f p g a 实现的p c i 接口模块以及时序后仿真结果。 第七章，介绍对位同步器的系统硬件设计和软件设计与实现。 4 电子科技大学硕士学位论文 2 3 系统的主要技术指标 1 对于2 0 w 发射功率，高度为8 公里的高速战斗机，系统接收距离不低于 l o o 公里( 条件为接收门限1 2 d b ，码速为2 m b p s ，误码率为l o 4 ) ； 2 天线距离发射机的最近距离为1 0 0 0 米； 3 能实现多模式跟踪，如自跟踪、手动跟踪和引导跟踪等； 4 实时接收p c m 流数据，位速率不低于6 m b p s ： 5 系统具备自检功能； 6 系统总重量不大于8 0 公斤； 7 电源为2 2 0 v l o ，5 0 h z l h z 8 跟踪速度：方位3 0 。s 俯仰3 0 。s 9 跟踪加速度：方位2 5 。s 2 俯仰2 5 0 s 2 电子科技大学硕士学位论文 号，采样间隔内能够得到的采样点数据可以达到一百个以上，完全满足后 端信号处理算法软件的需要。 模拟量输入通道的数据采集触发模式可使用预触发、后触发、匹配触发和 延时触发，以及外部触发。由于信号调理控制卡在输出三路模拟量和差信 号的同时，也提供了一个同步信号，利用这个同步信号作为外部触发信号， 可以准确的在差信号的有效信号段( 间隔1 m s ) 采集数据，不会错误地采 集无效信号段数据。 每个模拟量输入通道的增益可编程。当使用多通道、多增益、单极一陡数据 输入时，整体采样率能够达到6 0 0 ：b s ，这样对于5 个通道，不同增益要 求的情况下，每个通道依然可以得到1 0 0k b s 的采样率，这样在满足不同 通道增益控制的同时，也可以满足后端信号处理算法软件的需要。 同时在p c i 一1 7 1 2 l 多功能数据采集卡的接口上存在一个+ 5 v 的直流电 压源，作为输出参考电压，虽然它所能提供的电流很小，只有4 0 m a 左右， 但是利用它作为手动操纵杆的直流电压源已经足够了。 图3 2p c i 一1 7 】2 l 多功能数据采集卡的的结构模块 1 2 第三章信号处理硬件平台的设计 3 t 3 2i p c 5 3 7 2 2 开关量输入卡 由伺服工控系统回传给信号处理平台的方位和俯仰实时信息是通过两个自定 义的2 5 针并口进行的。天线真实方位、俯仰信号均为1 2 位数字信号。每个2 5 针 自定义并口都由1 2 位数据线和一个地线构成，其余针脚空置。为了把数据传送到 信号处理机中，必须通过一个接口转换设备。同时考虑到伺服工控系统本身的公 频干扰比较大，根据需要，我选用了康拓工业电脑公司生产的i p c 5 3 7 2 2 开关量 输入卡作为接口转换设备。i p c 5 3 7 2 2 是一种带光电耦合器件的3 2 位开关量输入 卡，它可以实现p c 总线与被测工业设备或数字仪器之间完全的电隔离，以消除公 共地线和电源的干扰，使工业设备和微机系统可靠工作。i p c 5 3 7 2 2 开关量输入 卡的输入信号采用共地单端输入方式，采用i s a 总线接口与p c 通信；3 2 位开关 量输入占用四个连续的口地址，其中一路可用于提供中断申请信号；工作模式为 c p u 扫描输入。因此，在任意时刻，通过对口地址的读操作，可以得到来自伺服 工控系统的两路方位、俯仰数据信息。在本系统中信号处理机的软件采用c p u 扫 描方式，每隔2 5 m s 获取一次数据，然后将获得的数据做迸一步处理。 数据接口如图3 3 所示： 图3 3 伺服与信号处理机的真实方位、俯仰信号接口图 电子科技大学硕士学位论文 3 3 3 信号处理机 本遥测跟踪系统要求能够便携，机动性要求高，能够在野外条件下连续工作 7 2 小时，对气候要求适应性较强，可以选用一般的便携式工控机。同时信号处理 平台需要处理的数据量并不是很多，实时性要求不是太高，而处理的瓶颈在于角 误差的算法处理上，根据算法仿真，在w i n d o w s 操作系统下，使用p 42 o g 以上 的通用微处理器，2 5 6 m b 内存完全能够满足需要。 同时这个系统中一个重要的问题就是所需要的接口比较多。其中基于p c i 接 口的板卡有数据采集卡、卡式微波接收机、信号调理控制卡，目标g p s 数据传输 所需要的网卡：使用r s 一2 3 2 串口的是伺服系统接口、本地g p s 信号接收设备接口。 此外需要解决伺服转发预留的接口有：位同步信号接口( 需要同时向数字接收卡 和位同步卡传送信号) 等。考虑到主板本身带有的串口和并口数量，决定采用p c i 扩展多路串口和并口。因此在选用工控机时特别注意选择带有多p c i 插槽的底板。 综合信号处理硬件各组成部分，可以得到一个信号处理平台的大体框架如图 3 4 所示： 卜吲“w 1 搿髓卡b 颦 和信号 。磊嚣萋墨割 同步信号 来自无线和微波竺仰差信吲j 信号处理 接收机的信号 | p c i 接口 q ：信号调理控制卡 。= = = 书 1 _ 自动跟踪算法 2 手动跟踪算法 融剃仰、 弄裟卷逛驾 3o p s 甩踪算法 机 4 信号调理设置交 x j开关量输入卡|k = = = ：5 顿率带宽选择 互 ”l “” 界 面 目葙珏p s 数据ip a 接口 ：闷络接口_ 卡k = o 考皂至璧i ! 售 的信号 p c i 接口 卡式微波接收机总二= = 令 本地0 p s 数据r s 2 3 串口 r 方位俯仰变更数据r s 2 3 2 串口 图3 4 信号处理平台结构框图 本系统选用了美国a c m e 公司生产的a c m e i i8 0 0 型便携式工业控制机，使用 4 第三章信号处理硬件平台的设计 了带有6 个p c i 插槽、1 个i s a 插槽的底板，换装了4 0 0 w 的a t x 电源以满足卡式 微波接收机要求。该便携式工控机体积小，结构坚固，有优良的通风系统，有效 地降低机箱内温度。 由于便携式工控机机箱空间比较小，同时信号处理平台加装的板卡比较多， 使得整个硬件空间十分紧凑，在减小体积的同时，也带来了其他问题，尤其是卡 式微波接收机放置在这个硬件平台上，从而带来一个不容忽视的问题：电磁干扰。 微波接收机输入和处理的信号是宽带射频信号和视频信号，所以为了防止电磁辐 射干扰其他设备正常工作，需要在卡式微波接收机适当的位置加上电磁屏蔽罩。 由于整个信号处理硬件平台还要和天线、伺服工控系统相连接，为了防止多系统 多电源间的干扰，在工控机上设置了共地端。 图3 5 信号处理机( a c 皿i i8 0 0 ) 实物图 3 ，3 4 自检信号发生电路 为了系统能够在非应用状态下检测信号处理系统是否能够正常工作，同时也 为了在系统调试阶段有个参考信号源，根据三路模拟量和差信号的特点，制作了 自检信号发生电路。 实际条件下和信号是一个在0 5 v 间缓变的直流电平，而方位差信号和俯仰 差信号都是在约一2 v 2 v 之间以2 k h z 变化的双极性模拟电平，并且是间隔出现的。 基于以上特点，我使用了5 1 单片机控制三路d a c 输出，而得到三路模拟量和差信 号。基本结构如图3 6 所示： 电子科技大学硕士学位论文 图3 6 自检信号发生电路结构图 由于自检信号发生电路结构比较简单，两路差信号变化周期实际只有1 k h z ， 所以使用5 l 系列单片机完全可以满足控制要求。 本电路设计中采用的单片机为是a t 8 9 s 5 2 ，采用的1 2 m h z 外接晶振，机器周 期为1 u s ，使用定时器中断方式向数模转换芯片发送数据和控制指令。软件编程中 选用了5 组三路和差信号数据，分别以八位有符号数据格式( 对应于d a c 数据格 式要求) 预置于单片机内部数据存储器的数据缓冲区。5 组数据如表3 1 所示： 表3 1 和信号方位差信号俯仰差信号 幅度值八位数据幅度值八位数据幅度值八位数据 0 相位 + 4 v1 1 1 0 0 1 1 0+ 1 2 v1 0 0 1 1 儿0十08 v1 0 0 1 0 1 0 0 第l 组 n 相位 + 4 vl l l 0 0 1 1 01 2 v0 0 0 1 1 1 1 00 8 v0 0 0 1 0 1 0 0 0 相位+ 36 v1 1 0 l l l 0 01 5 v 0 0 1 0 0 11 0一l2 vo 0 0 1 1 1 1 0 第2 组 m 楣位+ 3 6 vl l o l l 】0 1+ 1 5 v 1 0 1 0 0 1 i 0+ 1 2 v1 0 0 1 1 1 1 0 0 相位 + 25 v 1 1 0 0 0 0 0 0 + 0 8 v1 0 0 1 0 1 0 0+ 1 0 v1 0 0 1 1 0 0 1 第3 组 “相位 + 2 5 v1 1 0 0 0 0 0 l一0 8 v0 0 0 1 0 1 0 0一1 o v0 0 0 1 1 0 0 1 0 相位 + 3 3 vl l 叭0 1 0 0一o5 v0 0 0 0 1 1 0 0十0 7 v1 0 0 1 0 0 0 1 第4 组 n 相位 + 3 3 v1 1 0 l o l o l+ 0 5 v1 0 0 0 1 1 0 00 。7 v0 0 0 1 0 0 0 1 0 相位 + 34 v1 1 0 1 0 儿1+ 0 1 v1 0 0 0 0 0 1 0十0 1 v1 0 0 0 0 0 l o 第5 组 n 相位 + 3 “0 1 0 1 l l一01 v0 0 0 0 0 0 1 0一0l v0 0 0 0 0 0 1 0 满刻度为一5 v 和+ 5 v ，对于八位有符号数据，分辨率为5 ，1 2 8 ，即o 0 3 9 0 6 2 5 v 。 虽然在幅度值转换为八位数据时，有一定的精度偏差，但是这里仅仅是利用幅度 值来测试信号处理算法是否能正常工作，所以可以接受一定的误差。 数模转换芯片采用的是比较常用的d a c 0 8 3 2 。它是一种具有两个输入数据寄 第三章信号处理硬件平台的设计 存器的8 位电流型d a c ，能够直接与5 1 单片机接口，其主要特性参数为：分辨率 为8 位；电流稳定时间1 u s ；可单缓冲、双缓冲或直接数字输入；只需在满量程下 调整其线性度；单电源供电( + 5 + 1 5 v ) ；低功耗，2 0 0 m w ；无参考电压源， 使用外接参考电压源；两级锁存控制，可实现多个d a 同步输出。在本电路设计 中，由于有三路信号输出，所以使用了3 个d a c 0 8 3 2 ；采取双缓冲方式输入控制 多片d a c 。 由于d a c 0 8 3 2 是电流输出型d a 转换器，要获得模拟电压输出，需要外加转 换电路。本电路设计中采用两级运算放大器组成双极性模拟电压输出电路。运算 放大器选用的是l f 3 5 6 ，它的转换速率为1 2 v ps ，设定建立时间为1 5 s ，增益 带宽为5 m h z ，虽然各项指标不高但足以满足精度不高的1 k h z 变化率的输出。 整个电路简化结构图如图3 ，7 所示： 图3 7 自检信号发生电路原理图 制成的p c b 电路板如图3 8 所示。使用示波器测试三路输出信号，证明符合 电子科技大学硕士学位论文 三路模拟量和差信号的时序特点，该电路满足预定的设计要求。 在实际应用中，我们发现由于这是个开环系统，信号处理算法只能根据预置 固定的和差信号幅值驱动伺服控制天线转台不停的转动，而没有一个模仿的天线 方位俯仰位置信号回传给自检信号发生电路，使之成为一个闭合系统，因此该自 检信号发生电路还有待增加接收回传信号的功能。 图3 8 自检信号发生电路实物图 在信号处理系统调试阶段，用编写好的应用软件通过数据采集卡读取自检信 号发生电路输出的三路和差信号，从而在没有信号调理控制卡输出的情况下，为 应用控制软件的验证提供了测试源。 3 4 系统整体调试 在整个遥测跟踪接收系统项目进行的过程中，对信号处理的硬件平台进行了 检验和使用，并根据需要，不断做出相应的调整。 经过多次实地对飞行目标的跟踪接收测试，证明整个系统能够达到设计指标， 同时也说明了信号处理硬件平台能够实时、稳定、持续的工作。 信号处理机内部结构如图3 9 所示，还没有加装卡式微波接收机( p c i 全长卡) 。 整体联机测试如图3 1 0 所示。 第三章信号处理硬件平台的设计 图3 9 信号处理机内部结构如图 图3 1 0 系统联调 1 9 电子科技大学硕士学位论文 4 1 同步的概念 第四章位同步原理 同步是数字通信系统以及某些采用相干解调的模拟通信系统中的一个重要问 题。由于收发双方不在一地，要使它们能步调一致协调工作，必须要有同步系统 来保证。在数字通信中，按照同步的功用分为：载波同步、位同步、群同步和网同 步3 4 ”。 当采用同步解调或相干检测，接收端需要提供一个与接收信号中调制载波同 频同相的相干载波。这个载波的获取称为载波提取或载波同步。 数字通信中，除了有载波同步的问题外，还有位同步的问题。任何消息都是一 连串信号码元序列，所以接收时需要知道每个码元的起止时刻，才能在恰当的时 刻进行取样判决。我们把在接收端产生与接收码元的重复频率和相位一致的定时 脉冲序列的过程称为码元同步或位同步，而称这个定时脉冲序列为码元同步脉冲 或位同步脉冲。 在数字通信中，信息流是用若干码元组成一个“字”，又用若干“字”组成“句”。 在接收端产生与“字“、“句”起止时刻相一致的定时脉冲序列，称为“字”同步 和“句”同步，统称为群同步或帧同步。 随着数字通信的发展，特别是计算机通信的发展，多个用户需相互通信而组成 了数字通信网。显然，为了保证通信网内各用户之间可靠地进行数据交换，还必 须实现网同步，使得在整个通信网内有一个统一的时钟节拍标准。 同步系统性能的降低，会直接导致通信系统性能的降低，其至使通信系统不 能正常工作。可以说，在同步通信系统中，“同步”是进行信息传输的前提，正因 为如此，为了保证信息的可靠传输要求同步系统具有更高的可靠性。 4 2 位同步的方法 位同步是指在接收端的基带信号中提取码元定时的过程，是正确取样判决的 基础，只有数字通信才需要，并且不论是基带传输还是频带传输都需要位同步； 所提取的位同步信息是频率等于码速率的定时脉冲，相位则根据判决时信号波形 第四章位同步原理 决定，可能在码元中间，也可能在码元中止时刻或其他时刻。 基带信号若为随机的二进制不归零脉冲序列，那么这种信号本身不包含位同 步信号。为了获得位同步信号，就应在基带信号中插入位同步导频信号，或者对 该基带信号进行某种变换。这两种方法称为插入导频法和直接法。 4 2 1 插入导频法 3 】 这种方法是在基带信号的零点处插入所需的位定时导频信号，如图4 1 所示， 其中，图( a ) 为常见的双极性不归零基带信号的功率谱，插入导频的位置是1 t ： 图( b ) 是表示经某种相关变换的的基带信号，其谱的第一个零点为1 2 t ，插入导 频应在1 2 t 处。 w ( ) ( 日) 0 l ，2 7 ( 6 图4 1 插入导频法频谱图 在接收端，对图4 1 ( a ) 的情况，经中心频率为1 t 的窄带滤波器，就可以从解 调后的基带信号中提取位同步所需的信号，这时，位同步脉冲的周期与插入导频 的周期一致：对于图4 1 ( b ) 的情况，窄带滤波器的中心频率应为1 2 t ，因为这 时位同步脉冲的周期为插入导频周期的1 2 ，故需将插入导频倍频后，才得所需的 位同步脉冲。 插入导频法的另一种形式时使数字信号的包络按位同步信号的某种波形变 化。在相移键控或频移键控的通信系统中，对己调信号进行附加的幅度调制后， 接收端只要进行包络检波，就可以形成位同步信号。 以上导频插入法都是在频域内插入的。事实上，同步信号也可以在时域内插 入，这时载波同步信号、位同步信号和数据信号分别配置在不同的时间内传输。 接收端用锁相环路提取出同步信号并保持它，就可以对后面的数据进行解调。 电子科技大学硕士学位论文 4 2 2 直接法3 这一类方法是发端不专门发送导频信号，而直接从接收的数字信号中提取位 同步信号的方法。这是数字通信中经常采用的一种方法。直接提取位同步的方法 又分为滤波法和锁相法。 1 滤波法 对于不归零的随机二进制序列，不能直接从其中滤出位同步信号。但是，若 对该信号进行某种变换，例如，变成归零脉冲后，则该序列中就有f - 1 t 的位同步 信号分量，其大小可由式( 4 2 4 ) 算出。 只( 国) = 乓( ) + p ( ) = 正( 1 一p ) ig ，( ，) 一g z ( 厂) 1 2 + 1 疋【尸g ，( 磁疋) + ( 1 一尸) g 。( 啦疋) 】1 2 艿( 一避疋)、 p * l 4 2 4j 经一个窄带滤波器，可滤出此信号分量，再将它通过一移相器调整相位后， 就可以形成位同步脉冲。这种方法的方框图如图4 _ 2 所示。 输入基带垡呈一( 垂蔓至三 _ 压塑垂垂耍丑 曼垂二 _ - 吐夏至至雯! + r 厂n 几 l0 ll 0 图4 2 滤波法原理图 图43 基带信号微分、整流波形 图4 4 频带受限的2 p s k 信号的位同步提取 下面介绍几种具体的实现方法。 图4 2 原理图中的波形变化，在实际应用中可以是一微分、整流电路，经微分、 整流后的基带信号波形如图4 3 所示。可以看出这个波形虽然和图4 2 中的波形有 些区别，但是同样包含有位同步信号分量。 第四章位同步原理 另一种常用的波形变换方法式对带限信号进行包络检波。在某些数字微波中 继通信系统中，经常在中频上用对频带受限的2 p s k 信号( 如图4 4 ( a 1 所示) 进行 包络检波的方法来提取位同步信号。因频带受限，在相邻码元的相位变换点附近 会产生幅度的“陷落”，经包络检波后，可得4 4 ( b ) 所示的波形。可以看出它是 一直流与图4 4 ( c ) 所示波形相减而组成的，因此包络检波后的波形中包含如图 4 4 ( c ) 所示波形，而这个波形中已含有位同步分量。因此，将它经过滤波器后就 可以提出位同步信号。 2 锁相法 位同步锁相法的基本原理是，在接收端利用鉴相器比较接收码元和本地产生 的位同步信号的相位，若两者相位不一致( 超前或滞后) ，鉴相器就产生误差信号 去调整位同步信号的相位，直至获得准确的位同步信号为止，前面介绍的滤波法 中的窄带滤波器可以是简单的单调谐回路或晶体滤波器，也可以是锁相环路。 把采用锁相环来提取位同步信号的方法称为锁相法。在数字通信中，常采用 数字锁相法提取位同步信号的信息。 本论文中位同步器使用的方法就属于锁相法，因此在第五章，将详细介绍锁 相法的基本原理和两种具体的方法的f p g a 实现。 4 3 位同步的性能指标 位同步系统性能指标主要有相位误差、建立时间、保持时间及同步带宽等。 本节只分析数字锁相环法位同步系统的性能，并讨论其相位误差对误码率的影响。 4 3 1 相位误差0 e 位同步信号的平均相位和最佳相位之间的偏差称为静态相差。对于数字锁相 法提取位同步信号而言，相位误差主要是由于位同步脉冲的相位在跳变地调整所 引起的。每调整一步，相位改变2 尢n ( 对应时间t n ) ，n 是分频器的分频次数， 故最大的相位误差来表示o 。，可得 e e 一3 6 0 。n( 4 3 1 ) 4 3 2 同步建立时间t 。 同步建立时间是失去同步后重新建立同步所需的最长时间。为求这个最长 电子科技大学硕士学位论文 时问，令位同步脉冲的相位与输入信号码元的相位相差t 2 秒，而锁相环每调整一 步仅为1 n ，故锁相最大的调整次数为 ：l ：兰 2 万订 2 ( 4 4 2 ) 接收随机数字信号时，可近似认为相邻两个码元出现o l 、1 0 、1 1 、0 0 的概率 相等，其中有或无过零点的情况各占一半。假设数字锁相法中是从数据过零点中 提取做比相用的基准脉冲的，因此，平均来说，每2 t 秒可调整一次相位，故同步 建立时间为 t 。= 2 t n = n t ( s )( 4 4 3 ) 4 _ 3 - 3 同步保持时间t 。 当同步建立后，一旦输入信号中断，或出现长连“0 ”、连“1 ”码时，锁相环 就失去调整作用。由于收发双方位定时脉冲的固有重复频率之间总存在频差f ， 收端同步信号的相位就会逐渐发生漂移，时间越长，相位漂移量越大，直至漂移 量达到某一准许的最大值，就算失去同步了。有同步到失步所需要的时间，称为 同步保持时间。 设收发两端固有的码元周期分别位t 1 = l f l 和t 2 = 1 f 2 ，则 一肾驻1 击一争帮= 等 “t4 _ 4 式中，f o 为收发两端固有码元重复频率的几何平均值，且有 t o = 1 f o ( 4 4 5 ) 由式( 4 4 4 ) 可得 届l 正一疋p 等 ( 4 - 4 6 ) ，0 在由式( 3 4 6 ) ，上式可写为 i 互一疋l f 兀r ( 4 4 7 ) 说明当f 存在时，每经过t o 时间，收发两端就会产生i t l t 2 l 的时间漂移。若 规定两端允许的最大时间漂移( 误差) 为t o k 秒( k 为一常数) ，则达到此误差的 时间就是同步保持时间t 。带入( 4 4 7 ) 后，得 民| k 一心 乞蜀 2 4 ( 4 4 8 ) 第四章位同步原理 解得 1 f k 若同步保持时间t 。的指标给定， 度的要求为 盯：上 f f ( 4 4 9 ) 也可由上式求出对收发两端振荡器频率稳定 此频率误差是由收发两端振荡器造成的。 每个振荡器的频率稳定度不能低于 竺：+ 上 2 2 f 。j r 4 3 4 同步带宽，s 若两振荡器的频率稳定度相同，则要求 由式( 4 4 8 ) ，若输入信号码元的重复频率和收端固有位定时脉冲的重复频 率不相等时，每经过t 0 时间( 近似每个一个码元周期) ，该频差会引起t = f f 。2 的时间漂移。根据数字锁相环的工作原理，锁相环每次能调整的时间为t n ( t n “t 。n ) ，所以在一个码元周期内最多可调整的时间为t 。2 n 。很显然，如果输 入信号码元的周期与收到固有位定时脉冲的周期之差为 帅嘉 则锁相环将无法使收端位同步脉冲的相位与输入信号的相位同步， 所造成的相位差会逐渐积累。因此，我们根据 r ：互：上求得 2 h2 n f n 盟：j 一 露2 时j 最后解出 悱鲁 式( 4 4 1 2 ) 就是隶得的同步带宽表示式。 ( 4 4 1 1 ) 这时，由频差 第五章锁相环法位同步方法的设计与实现 第五章 锁相环法位同步方法的设计与实现 锁相环法位同步是直接从接收到的信号中提取同步信息。用锁相环法实现位 同步的方法有很多种，本章主要介绍锁相法的基本原理和其中两种具体方法，以 及这两种方法的v h d “9 1 设计实现和f p g a 时序后仿真。 5 1 数字锁相法 3 】 图5 1 超前、滞后数字锁相环原理框图 数字锁相的原理方框图如图5 1 所示，它由高稳定度振荡器( 晶振) 、分频器、 相位比较器和控制器所组成。其中，控制器包括图中的扣除门、附加门和“或门”。 高稳定度振荡器产生的信号经整形电路变成周期性脉冲，然后经控制器再送入分 频器，输出位同步脉冲序列。若接收码元的速率为f ( h z ) ，则要求位同步脉冲的 重复速率也为f ( h z ) 。这里，晶振的振荡频率设计为1 1 f ( h z ) ，由晶振输出经整 形得到重复频率为n f ( h z ) 的窄脉冲( 图5 2 a ) ，经扣除门、或门和n 次分频后， 就可得重复频率为f ( h z ) 的位同步信号( 图5 2 c ) 。如果接收端晶振输出经n 次 分频后，不能准确地和收到的码元同频同相，这时就要根据相位比较器输出的误 差信号，通过控制器对分频器进行调整。调整的原理是当分频器输出的位同步脉 冲超前于接收码元的相位时，相位比较器迭出一超前脉冲，加到扣除门( 常开) 的禁止端，扣除一个a 脉冲( 图5 2 d ) ，这样，分频器输出脉冲的相位就推后1 n 周期( 3 6 0 0 n ) ，如图( 5 2 e ) 所示；若分频器输出的位同步脉冲相位滞后于接收码 元的相位，那么晶振输出整形后除a 路脉冲加于扣除门外，同时还有与a 路相位相 差1 8 0 。的b 路脉冲序列( 图5 2 b ) 加于附加门。附加门在不调整时是封闭的，对 第五章锁相环法位同步方法的设计与实现 分频器的工作不起作用。当位同步脉冲相位滞后时，相位比较器送出一滞后脉冲， 加于附加门，使b 路输出的一个脉冲通过“或门”，插入在原a 路脉冲之间( 图5 2 f ) ， 使分频器的输入端添加了一个脉冲。于是，分频器的输出相位就提前1 n 周期( 图 5 2 9 ) 。经这样的反复调整相位，即实现了位同步。 ( b ) _ j _ _ _ 上上上l l l lss l l _ j j j l l e 二二竺兰兰二型 u i k j | l。ll l l uu 芒芏r ；。 n123456789n 1 234 【f u 赳。l。【u | l 附加一个脉冲 ( g ) 图5 t 2 位同步脉冲的相位调整 根据接收码元基准相位的获得方法和相位比较器的结构不同，位同步数字锁 相环法又分为微分整流型数字锁相环和同相正交积分型数字锁相环两种。它们的 区别仅仅是基准相位获得的方法和鉴相器结构的不同，其他部分工作原理相同。 5 1 1 微分整流鉴相器 微分整流鉴相器( 如图5 3 ) ，就是从基带信号的过零点中提取位同步信息的。 假设接收信号为不归零脉冲( 波形a ) ，我们将每个码元的宽度分为两个区，前半 码元称为“滞后区”，即若位同步脉冲波形b 落入此区，表示位同步脉冲的相位滞 后于接收码元的相位；同样，后半码元称为“超前区”。接收码元经微分整流后， 输出如波形d 所示的窄脉冲序列。分频器输出两列相差1 8 0 度的矩形脉冲b 和c 。 当位同步脉冲波形b ( 它是由n 次分频器b 端的输出，取其上升沿而形成的) 位 于超前区时，波形d 和b 使与门a 产生一超前脉冲( 波形e ) ，与此同时，与门b 关闭，无脉冲输出。 位同步脉冲超前的情况如图5 3 ( b ) 所示。同理，位同步脉冲滞后的情况如图5 3 电子科技大学硕士学位论文 ( c ) 所示。 i x 面舔一1 。赢r 仨生厂 b - 哩州爱 b 广 mr l ci 门：厂1np d ll 。一l 。1 。一一一 j f l 一 越漪脉冲 滞嬲j | 末挣 图5 3 微分整流鉴相器 图中利用d 触发器构成的时序电路，检测信号边沿的跳变，功能上类似于微 分整流电路。 5 1 2 同相正交积分鉴相器 从基带信号的过零点中提取值同步信息，当信噪比较低时，过零点位置受干 扰的影响较大，不太可靠。如果应用匹配滤波的原理，先对输入的基带信号进行 最佳检测，则干扰的影响就大为减弱，这样提取出的位同步信号必然会有更好的 抗干扰性能。同相正交积分型数字锁相正是这样的种方法。 图5 4 给出了积分型鉴相器的原理框图。设接收的双极性不归零码元为图中波 形a 所示的波形，送入两个并行的积分器，积分器的积分时间都为码元周期t ，但 加入这两个积分器作猝息用的定时脉冲的相位相差t 2 。这样，同相积分器的积分 区间与位同步脉冲的区间重合，而正交积分器的积分区间正好跨在两相邻位同步 脉冲的中点之间( 这里的正交就是指两积分器的积分起止时刻相差半个码元宽度) 。 在考虑了猝息作用后，两个积分器的输出如波形b 和c 所示。对两个积分器的输 出电压加于取样保持电路，它是对临猝息前的积分结果的极性进行取样，并保持 2 8 攀 趣b b c d 毽 f 第五章锁相环法位同步方法的设计与实现 a 呷! ! 冈! 竺 f l j 牛专 专 千 ：拿酗( 1 斗_ l 一 。 孓下产求 。譬己二= 最 仁z 口口一丑 畦；弱隘目 。： 珏 。毽。一。目 ( b ) 呷! ! 门! 竺 # g 垛 七= f 乇二二j 乇 i ， 十十ttt 鼍厶拣可气n 乇= 二于乇 j i 白口一。f 口 ；囵口疆疆 ；nnnn 图5 4i 司相正交积分型鉴相器 一码元宽度时间t ，分别得到波形d 和e 。波形e 实际上就是匹配滤波法检测所输 出的信号波形。虽然输入的信号波形a 可能由于受干扰影响变得不太规整，但原 理图中d 点的波形却是将干扰的影响大大减弱的规整信号。这是同相正交积分型 数字锁相优于过零点检测( 微分整流) 型数字锁相的原因所在。d 点的波形极性取 决于码元极性，与同步的超前或滞后无关，将它进行过零点检测后，就可获得反 映码元是否反转与否的信号i 。而正交积分保持输出e 的极性，则不仅与码元反转 方向有关，还与同步的超前滞后有关。对于同一种码元反转方向而言，同步超前 与滞后时，e 的极性时不通道。因此将两个积分清楚电路的输出，经抽样极性保持 后模2 相加，可以得到判断同步信号时超前还是滞后的信号h 。将信号h 加到与门 a 和b ，可控制码元转换信号从哪一路输出。当同步信号超前时，i 脉冲到达时， 信号h 为正极性，将与门a 开启，送出超前脉冲，如图中( b ) 所示。若位同步信 号滞后，则h 为负极性，反相后使与门b 开启，送出滞后脉冲，如图( c ) 所示。 电子科技大学硕士学位论文 积分型鉴相器既充分利用了码元的能量，又有效地抑制了信道的高斯嗓声 因而可在较低的信噪比条件下工作，性能上优于直接微分整流型鉴相器。 5 1 3 其他锁相环法 由于位同步与载波同步有一定的相似性，所以有的载波同步方法的原理经过 调整也能应用于位同步。其中载波同步锁相环法也有几种可以利用的。 例如基于调整采样时刻的同步方法：它本来是对“q 两路匹配滤波器输出的载 波进行同步，由g a r d n e r 定时误差检测器，数字环路滤波器和数字压控振荡器 ( d c o ) 组成。现在我们抛开数字环路滤波器和d c o ( 就是一个数字锁相环) ， 利用g a r d n e r 定时误差检测的方法得到一个数字鉴相器。采样方法如图5 5 所示。 s n 是基准采用点的极性值，s n 是与s n 采样时刻相差驯2 的采样点极性值。 黼们厂厂 s ( n ) ：fi !f if 。l !f ! 。l ： 州n ) 1 1l ：f ! ! f ! f ； 超前 图5 5 调整采样时刻的鉴相方法 t c ( n ) = s i 鲈( s i g n 【s ( n 一1 ) + s i g n s ( n ) - s ( n - 1 ) ( 5 1 ) 作为基准采样点，当完全同步时，采样时刻对应于每个码元的中点，落到码 元的前半区为“超前”，反之为“滞后”。当落在超前时，t e o 。 由此我们可以通过调整采样时刻来对准中心位置，达到位同步。 还有基于采样点内插等其他方法这里就不再专门说明了。 5 2 硬件与软件开发工具 1 c y c l o n e 器件简介 a 1 t e r a 公司开发的c y c l o n e 系列的f p g a 器件是一款低价格，中等密度的f p g a ， 采用o 1 3 u m ，全铜s r a m 工艺，容量从2 ，9 1 0 个逻辑单元到2 0 ，0 1 0 个逻辑单元， 1 5 v 内核。内含的r a m 块可以实现真正双口r a m ，具有8 个全局时钟网络；支持 多种串行总线、网络接口和通信协议，包括3 2 比特6 6 m h z 的p c i 接口；还支持多 第五章锁相环法位同步方法的设计与实现 种单端和差分的i o 标准。 特别值得称道的是，c y c l o n e 器件内置最多2 个增强型锁相环，可给用户提供 高性能的时钟管理能力，如频率合成、可编程移相、片外时钟输出、可编程占空 比、失锁检测等。每个锁相环可以提供3 个不同频率的输出，由两个比例因子m 和n 构成的除法计数器确定，m 和n 可以设置成l 到3 2 之间的任意整数。由于这 种锁相环是基于模拟电路电荷泵的方法实现的，因此还具有对输入时钟进行一定 的整形作用。 2 ，o u a r _ c l l s i i 简介 本文中使用的f p g a 设计软件是a 1 t e r a 公司的。u a n u si i 软件，它提供了可编 程片上系统设计的一个综合开发环境。q u a r t u si i 集成环境包括以下内容：系统级 设计，嵌入式软件开发，可编程逻辑器件设计，综合，布局和布线，验证和仿真， 也允许设计者在设计流程的各个阶段使用熟悉的第三方e d a 工具。 3 m o d e s i m 简介 m o d e s i m 仿真工具是由m c n t o r 公司开发的目前业界最通用的仿真器只有，支 持、h i l o g 和v h d l 混合仿真，仿真精度高，仿真速度快。 5 3 数字锁相环法位同步模块设计 从前面对数字锁相环位同步方法的介绍，我们可以看出，它们的区别仅在于 码元基准相位的获得方法和相位比较器的结构不同，而对位同步脉冲的调整方法 都是类似的。所以本文在对数字锁相环位同步模块设计中分成通用子模块设计和 专用子模块设计两类。 这些模块，本文中采用f p g a 硬件使用v h d l 语言设计实现。 5 3 1 通用子模块 1 数字脉冲滤波子模块： 输入的随机码元，由于噪声的存在和信道干扰，码元本身存在幅度抖动和相 位抖动。对于噪声引起的幅度抖动，我们可以采用滤除随机数字短脉冲的方法。 不考虑信道相频失真的情况下，对于数字信号，每个码元的边沿幅度抖动是造成 码元相位判断误差的直接原因，而码元中间的幅度抖动，只要信号的信噪比不是 太低( 噪声的幅度超过门限) ，它对于相位的判断影响就很小，所以有必要对输入 电子科技大学硕士学位论文 的数字信号进行滤波，以滤除码元周期内突然出现的短脉冲。同时也有必要滤除 码元中间出现的短脉冲，以利于对整个码元周期的判定。 滤除短脉冲的方法为：使用n 倍码速率( 采样周期t ) 对输入的数字信号采 样，并且对一个滤波周期中的采样值进行寄存，如果在m 个采样周期内，采样值 在高、低电平间来回跳变( 抖动) ，就使输出的信号保持前一个稳定的连续采样值 ( 低电平或高电平) ；如果m 个采样周期内，采样值没有跳变，就认为它使一个稳 定的连续采样值。m 的大小根据信噪比大小取值，滤波宽度为l s = m t 。根据这个 方法用v h d l 语言设计的数字滤波子模块时序后仿真如图5 6 所示。 图5 。6m = 4 的数字滤波子模块时序后仿真图 2 整合扣除门和附加门的n 次分频器： 从图5 1 数字锁相环原理框图的介绍，我们知道超前脉冲控制的扣除门是常 开门，而滞后脉冲控制的附加门只在有滞后脉冲时才打开。超前脉冲和滞后脉冲 都是通过前端的时序电路产生的，它们的宽度都至少有一个系统时钟周期宽( 本 设计中仅使它们有一个系统时钟周期宽) 。根据原理，我们可以使一个超前脉冲通 过一个非门，再同系统时钟窄脉冲序列( 占空比5 0 的时钟脉冲经过整形变成占 空比比较小的窄脉冲序列) 相“与”( 即经过一个与门) ，就扣除了一个系统时钟 窄脉冲；同理，使一个滞后脉冲直接同系统时钟窄脉冲序列相“与”，放行一个窄 脉冲，并通过或门直接插入扣除门出来的系统时钟窄脉冲序列。然后，实际当中， 由于我们无法确保超前脉冲正好扣除一个窄脉冲，如果有一点偏移，肯定会出现 超前脉冲扣除的是相邻两个窄脉冲的各一部分；同样，滞后脉冲也很可能放行相 邻两个窄脉冲的各一部分，也就相当与两个窄脉冲。这就不符合我们的要求了。 而如果在前端使超前脉冲和滞后脉冲的宽度小于一