（电路与系统专业论文）iic总线接口ip核的设计与验证.pdf

i i c 总线接口i p 核的设计及验证 摘要 随着科技的发展，半导体 艺制程进入超深亚微米时代，在一个芯片上集 成上百万甚至上亿个晶体管成为现实。当集成规模发展到可以将整个数字计算 机系统集成到一块芯片上时，系统芯片( s o c ，s y s t e m o n a c h i p ) 应运而生， 并且迅速成为大规模数字集成电路的主导。s o c 在带来诸多优点的同时，也对现 有的设计与验证技术提出了新的挑战。 目前，普遍认为i p 核重用技术是解决s o c 产品设计规模与面市时间之间矛盾 的有效途径，可以充分地发挥s o c 的优势。散逻辑和状态机是i p 核设计中两种常 用的描述方法。在验证技术方面，更高抽象层次的方法如基于事务级的验证越 来越受到业界的重视。本文根据i i c 总线协议规范，使用基于散逻辑的描述方法 设计了一个完整的i i c 总线接口i p 软核；并围绕i p 核的验证问题，在研究了当前 主要功能验证方法和技术的基础上，对本文所设计的i p 核进行了全面的功能验 证。论文主要研究工作和取得的成果如下： l 、对基于散逻辑与基于状态机的设计方法进行了对比研究，分析了i i c 总 线协议规范，使用基于散逻辑的设计方法成功设计出一款功能实现比较完全的 i i c 总线接口i p ； 2 、在基于重用的功能验证方法学的指导下，使用v e r i l o g 语言，为本文所 设计的i p 核搭建了基于b f m ( b u sf u n c t i o n a lt a o d e l ) 的功能验证平台； 3 、研究了功能验证的基本方法和相关研究的进展情况，在基于事务的验证 方法学的指导下，使用s y n o p s y s 新推出的硬件验证语言o p e n v e r a ，搭建了 i i c 总线接口i p 核的验证平台，并与使用传统方法所搭建的验证平台进行了性能 对比。对比结果表明，新的验证语言及验证方法可以获得更高的验证性能。 关键词：i i c 总线接口b f m功能验证平台o p e n v e r a d e s i g na n dv e r i f i c a t i o no fi i cb u si n t e r f a c ei p a b s t r a c t w i t ht h ed e v e l o p m e n to fs e m i c o n d u c t o rt e c h n i c s ，t h ed e s i g no fi n t e g r a t e dc i r c u i t h a se n t e r e di n t os u b - m i c r o ne r aa n dc h i p sw i t hm i l l i o n so ft r a n s i s t o r sh a v eb e c o m e c o m m o n w h e nt h ew h o l ed i g i t a lc o m p u t e rs y s t e mc a nb ei n t e g r a t e di n t oo n ec h i p ， s o c ( s y s t e mo nc h i p ) h a sb c o m ea ni n e v i t a b l er e s u l to ft h ec u r r e n tt e c h n o l o g y t r e n d a ss o cp r e s e n t sal o to fa d v a n t a g e s ，i ta l s op u t sf o r w a r dd e wc h a l l e n g e st o t h ed e s i g na n dv e r i f i c a t i o no fc i r c u i t s r e u s a b l ei pi sc o n s i d e r e dag o o ds o l u t i o nt ot h ec o m p l e x i t yo fs o ca n dt h et i m e p r e s s u r e f r o mm a r k e t r a n d o m - l o g i ca n df i n i t e s t a t e m a c h i n ea r et w om a i n d e s c r i p t i o nm e t h o d si ni pd e s i g n o nt h eo t h e rh a n d ，t h ev e r i f i c a t i o nm e t h o db a s e d o nt r a n s a c t i o nh a v e b e e np a i dm o r ea n dm o r ea t t e n t i o n i nt h i s t h e s i s ，a n i n t e g r a t e di i cb u si n t e r f a c ei pi sd e s i g n e db a s e do nr a n d o m l o g i ca c c o r d i n gt oi i c b u s ss p e c i f i c a t i o n s o m ef u n c t i o n a iv e r i f i c a t i o nm e t h o d o i o g i e sa r es t u d i e d ，a n da c o m p l e t et e s t b e n c hf o rt h el l cb u si n t e r f a c ei pi sc o n s t r u c t e d m a i nw o r k sa n d a c h i e v e m e n t sa r ea sf o l l o w s ： f i r s t l y ，t w od e s i g nm e t h o d sa r ec o m p a r e d ，o n ei sb a s e do nr a n d o m - l o g i ca n dt h e o t h e ri sb a s e do nf i n i t e - s t a t e - m a c h i n e ，t h e na ni i cb u si n t e r f a c ei pw i t hr e l a t i v e l y f u l lf u n c t i o n si sd e s i g n e db a s e do nr a n d o m l o g i c s e c o n d l y ，u n d e rt h eg u i d a n c eo f t h ef u n c t i o n a lv e r i f i c a t i o nm e t h o d o l o g yw h i c hi s b a s e do ni pr e u s e ，at e s t b e n c ho ft h ei i ci n t e r f a c ei pb a s e do nb f mi sc o n s t r u c t e d w i t hv e r i l o gh d l f i n a l l y ，b a s i c m e t h o d so f f u n c t i o n a lv e r i f i c a t i o na n dr e l e v a n td e v e l o p m e n ta r e s t u d i e d at e s t b e n c hi se s t a b l i s h e du s i n gan e wh a r d w a r ev e r i f i c a t i o nl a n g u a g e n a m e d “o p e n v e r a ”w h i c hi sp r e s e n t e db ys y n o p s y s t h ep e r f o r m a n c eo ft h en e w t e s t b e n c hi s c o m p a r e d w i t ht h a to ft r a d i t i o n a lm e t h o d s t h er e s u l t so ft h e c o m p a r i s o n i n d i c a t et h en e wv e r i f i c a t i o n l a n g u a g e a n dm e t h o d i m p r o v et h e p e r f o r m a n c eo ff u n c t i o n a lv e r i f i c a t i o n k e y w o r d s ：i i cb u si n t e r f a c e ，b u s f u n c t i o n a l m o d e l ，f u n c t i o n a lv e r i f i c a t i o n t e s t b e n c h ，o p e n v e r a 插图清单 图1 1集成电路逻辑复杂度的发展l 图1 2设计复杂度与设计效率剪刀差2 图1 3i c 产业的三次分工【7 1 4 图i - 4验证效率与设计复杂度的关系图【8 1 5 图1 5 验证技术7 图2 1 图2 2 图2 3 图2 - 4 图2 5 图2 6 图2 7 图2 8 图2 9 图2 1 0 图2 1 1 图2 1 2 图2 1 3 图2 1 4 图2 1 5 图2 1 6 图2 1 7 图2 ，1 8 图2 1 9 图2 2 0 强2 2 l 图2 2 2 图2 2 3 图2 2 4 图 图 图 图 i i c 总线系统示意图一1 0 i i c 总线的“线与”结构1 1 i i c 总线上数据位传送1 1 i i c 总线上的起始和终止信号1 2 i i c 总线的时钟同步过程1 3 i i c 总线仲裁过程1 3 i i c 总线上的数据传送1 4 数据传输进程的类型( 7 一位地址格式) 1 5 m o o r e 型状态机的框图与状态图。1 6 m e a l y 型状态机钓框罄与状态图1 6 状态转换图1 7 基本状态机结构1 8 基本状态机结构2 0 状态转换图2 4 i i c 总线接口在数据传输过程中所处的位置2 6 i i c 总线接口总体结构图2 7 i i c 总线接口设计示例各功能块2 8 慢时钟同步快时钟信号示意图【4 引3 6 握手机制解决慢时钟同步快时钟控制信号原理图【4 8 1 3 6 s c l 数据同步原理图3 7 主设备处于慢时钟域扶设备处于快时钟域时时钟同步仿真图。3 8 主设备处于慢时钟域从设备处于快时钟域时时钟同步原理图4 0 主设备处于快时钟域从设备处于慢时钟域的时钟同步原理图一4 0 主设备处于快时钟域从设备处于慢时钟域的时钟同步仿真图4 1 1集成电路设计与验证流程关系4 4 2事务与接口信号间的对应关系4 5 3验证平台和验证流程【2 4 l 4 6 4 采用b f m 的验证环境4 8 图3 - 5 图3 - 6 图3 7 图3 8 图3 - 9 图3 1 0 图3 ，l l 图3 1 2 图3 1 3 图3 1 4 可重用i p 验证平台4 7 参考模块仿真方法【z 6 1 5 0 基于覆盖率的功能验证流程【6 】一5 1 验证平台总体结构一5 4 仿真波形5 5 功能仿真图5 6 功能仿真图5 6 功能仿真图5 6 功能仿真图5 7 功能仿真图5 7 图4 1 v e r at e s t b e n e h 模块组成【2 9 1 6 0 图4 2v e l a 验证流程6 1 图4 3v e r a 自动开发的验证平台的总体构架6 2 图4 4i i c 总线接口功能验证平台架构6 2 图4 5自核对系统的框架6 6 图4 6编译最终结果6 7 图4 7状态机覆盖率检查结果6 7 图4 8分支覆盖率检查结果6 8 图4 9 搭建v e r a 验证平台全流程一6 8 表格清单 表2 1三种设计方法综合结果2 3 表2 - 2三种设计方法综合结果2 4 表2 3i i c 控制寄存器描述3 2 表2 - 4i i c 状态寄存器描述3 3 表2 5二级分频移位寄存器3 8 表2 - 6两个i i c 总线接口i p 核综合结果4 2 表4 - 1验证平台性能比较6 9 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。 据我所知，除了文中特别加以标志和致谢的地方外，论文中不包含其他人已经发表或撰 写过的研究成果，也不包含为获得 盒胆王些盍堂 或其他教育机构的学位或证书而使 用过的材料。与我一同工作的同志对本研究所做的任何贡献均己在论文中作了明确的说 嚼并表示谢意。 学位论文作者签字：侵孑i 醑签字日期：卫呷年乒月夕日 学位论文版权使用授权书 本学位论文作者完全了解盒墨工、业左堂有关保留、使用学位论文的规定，有权 保留并向同家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅或借阅。本人 授权 金墅王、业盍堂可以将学位论文的全部或部分论文内容编入有关数据库进行检 索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后适用本授权书) 学位论文者签名：敖辛时 导师签名 签宁日期：二叩7 年4 月1 7 日 学位论文作者毕业后去向 工作单位： 通讯地址： 翼0 旅乙 签字日期：如刁年年月，日 电话 邮编 致谢 本文是在高明伦教授、张多利副研究员的悉心指导下完成的。高老师不仅 学识渊博、治学严谨，而且诚恳待人、诲人不倦。高老师宽广的知识面、活跃 的思维、对科学的浓厚兴趣、对学科的深刻认识、对产业的深入理解给我留下 了非常深刻的印象。高老师平易近人的工作作风和甘为人梯的崇高品德是我永 远学习的楷模。三年来，高老师和师母潘剑宏老师对我的学习给予了精心的指 导、对我的生活给予了充分的关心，在此表示衷心感谢! 感谢合肥工业大学微电子设计研究所张多和副研究员在两年多的时间里， 对我的无私指导；感谢林微老师、邓红辉老师、贾靖华老师、王锐老师的热心 帮助；感谢验证项目组的何伟、沈斌、何亚军在项目过程中给我的支持与帮助， 感谢微电子设计研究所全体成员陪我度过两年多的美好时光。 特别感谢我的父母和亲人给予我学业和生活上的关心、帮助和支持。 感谢文中引用过文献的所有作者们，感谢所有关心和帮助过我的老师、同 学和朋友们! 贺珊 2 0 0 7 年4 月于工大科技楼 第一章绪论 1 1 快速发展的微电子学科 微电子学科是半导体技术与电子电路技术的边缘学科。历史的说，1 9 4 8 年晶体管的发明、1 9 5 8 年采用硅平面工艺的集成电路的诞生和1 9 7 1 年微处理 器的出现是微电子学发展史上的几个重要里程碑。经过5 8 年的发展，微电子产 业已成为战略性的基础产业，微电子科学技术已成为现代科学技术的关键技术 基础。二次大战后，美国正是抓住了以微电子技术为基础的电子信息技术，使 其经济起飞的。日本和亚洲一些国家和地区也都是抓住了这一点而使其经济振 兴。当今微电子工业的产值占世界经济总产值的4 ，已经是全世界第一大产 业。预测表明，在今后的2 5 年里，微电子产业更将占到世界总产值的8 “1 。 因此，微电子科学技术乃是2 1 世纪上半叶科学技术竞争的焦点，谁掌握了微电 子技术，谁就掌握了主动权。当前，微电子产业规模和技术水平已成为衡量一 个国家综合实力的主要标志。 随着各种数据处理和通信设备功能越来越复杂，将众多功能集成在一块小 芯片上的需求在不断增加。同时，由于工艺技术和互连技术的快速进步，过去 三十年来芯片的集成度一直在稳步提高，图卜l 表明了过去三十多年来集成电 路逻辑复杂度及每个时期的里程碑。 逻辑 复杂度 工 业 发 展 趋 势 l 中央计算机 个人计算机 网络计算机 l ，j l jl _ j 一一一t t _ r _ r 1 9 7 0l 1 9 9 02 0 图1 - 1集成电路逻辑复杂度的发展 当集成规模发展到可以将整个数字计算机系统集成到一块芯片上时，系统 芯片 s o c ) 出现了，系统芯片通常指在单一芯片上实现的数字计算机系统。该 系统应包含两个基本部分：硬件部分和软件部分。硬件部分包括 u p 。b u s ，r o m r a m ，i 0p o r t 等计算机系统的基本部件；软件部分主要指操作系 统，也可以包括重要的应用软件0 1 。作为集成电路产业中的新技术，s o c 技术 始于2 0 世纪9 0 年代。1 9 9 4 年摩托罗拉公司发布的f l e xc o r e t m 系统( 用来制 作基于6 8 0 0 0 t m 和p o w e rp c t m 的定制微处理器) 和1 9 9 5 年l s il o g i c 公司为 s o n y 公司设计的s o c ，是基于i p 核完成s o c 设计的最早报道。在2 0 0 0 年的 c i c c ( c u s t o mi n t e g r a t e dc i r c u i t sc o n f e r e n c e ) 会议上，摩托罗拉公司s o c 设计技术研究部主任j o ep u m o 作了题为“s o c ：t h ec o n v e r g e n c ep o i n tf o r s o l u t i o no ft h e2 1 s tc e n t u r y ”的主题报告，对s o c 的现状和发展趋势作了详 尽的介绍和分析。该报告认为，s o c 设计技术的出现是集成电路产业发展历史 上的一次革命，它将全方位地、深刻地影响集成电路的设计、加工、市场和应 用“。 然而，与加工技术的高速发展成鲜明对照的是设计发展速度的相对落后。 从图卜2 可以看到，在过去的两个十年中，加工技术以平均年递增5 8 的速度 发展，而设计能力的发展速度只有2 1 。i p 重用技术成为提高设计效率，缩小 设计间距的根本方法。美国d a t a q u e s t 全球半导体部首席分析师j i mt u l l y 高 度评价i p 重用技术对集成电路设计业的贡献。他指出，i p 模块是设计重用的 关键部分，是结束“设计间距”唯一有效的方法。如果没有它，半导体生产商 和o e m ( o r i g i n a le q u i p m e n tm a n u f a c t u r e r ) 供应商根本无法达到今天已经达到 的水平。 图1 2设计复杂度与设计效率剪刀羞 基于i p 核重用技术的使用能够大大缩短s o c 芯片设计的时间，降低设计和 制造成本，提高可靠性，将会给i c 产业和电子工业带来巨大的商业和益。 1 2 集成电路设计方法 1 2 1 集成电路设计方法学 在过去的三十年里，数字集成电路的结构复杂度( 通常以每个芯片含有的 晶体管数目来表示) 一直呈指数增长，之所以能保持显著的增长率，主要是由 于制造技术的不断进步以及人们对在单个芯片上集成更加复杂功能的需求不断 增加。晶体管数目的指数增长直接对设计周期产生了很大影响，大大增加了芯 片的设计周期，即从芯片开始开发到掩膜交付的时间。设计者把设计的绝大部 分时间用于寻找费用与芯片性能之间的一个最佳折中点，这对于任何有竞争力 的产品在经济上的成功是非常重要的。在设计过程中，电路性能会随着设计的 改进而提高，这个过程在最初会快一些，然后会比较缓慢直到由于采用了特殊 的设计风格和技术性能最终达到饱和。在一定的设计时间内，电路所能达到的 性能等级很大程度上依赖于设计方法的效率以及设计风格。 设计风格主要有全定制与半定制两种“”，使用全定制设计风格需要很长时 间才能达到设计成熟，然而调整电路设计的各个方面这一固有的灵活性为在设 计过程中改进电路性能提供了更多的可能性，最终的产品具有典型的商性能等 级，并且由于芯片面积得到了较好的利用，硅片的面积较小。但这是以花费大 量的设计时问为代价。相反，使用半定制的设计风格( 譬如基于标准单元的设 计) 达到设计成熟需要较短的设计时间“1 。在设计初期，由于在半定制设计中 使用的一些单元已经得到优化，所以电路的性能比使用全定制的设计要高，并 且，随着s o c 的使用越来越广泛，半定制的设计方法在很多领域已经取代了全 定制的设计方法。但是半定制设计风格对于性能进一步提高的可能性减小，最 终产品的整体性能不可避免地比全定制设计的产品低，因此在选择设计方法时， 要从产品的性能要求、使用的技术、产品的寿命以及工程的造价多方面考虑。 1 2 2s o c 与i p 核设计技术 集成电路制造工艺的不断发展，使得s o c 逐渐成为微电子产业界广泛关注 的焦点。s o c 设计技术的运用和推广可以极大地降低整个系统的开发费用；可 以在原有芯片基础上增加更多的功能。提高产品的性能；可以大大地缩短产品 的面市时间。因此，它将是集成电路产业未来总的发展趋势”】。 然而，目前集成电路的集成规模与；占片的设计效率之闻不断增大的差距是 芯片设计公司急需解决的一个问题，基于i p 重用的设计技术是解决这矛盾的 有效办法。 i p 是集成电路知识产权的简称。在微电子产业中，常把i p 分为三类：硬 i p 、软i p 和固i p ，也称作硬核、软核和固核“”。核( c o r e ) 是指能完成一定 逻辑功能的、门总数在5 ，0 0 0 门以上的电路模块。具体的说，软核为可综合的 h d l 描述，硬核为芯片版图，固核则介于两者之闯，通常以r t l 代码和对应具 体工艺的网表相混合描述的形式提交给系统设计者。软核可经用户修改，以实 现所需要的电路功能，硬核则很难更改，而圊核介于软核与硬核之间，可根据 用户要求做部分修改。软核的开发工作量相对低，因此一般开发成本较低，柔 性大，如可增加功能或选择工艺并容易从一个工艺向另一个工艺转移。通常来 说，模拟设计本身与工艺相关，必须采用硬核，微处理器和d s p 核可以无修改 地在多个设计中使用，同时时序闭合性和功耗也能得到保证，一般也使用硬核， 而其他数字模块则通常使用软核。 i p 产业最初起源于i c 生产加工线所提供的标准单元库。i c 设计使用单元 库中的元件模型，把基于高级语言的功能描述转换为基于原理图的网表。在一 定意义上说，生产线提供预先设计好的“功能块”，而设计公司则是系统集成公 司，只不过在这个层次上功能块的规模十分小，设计公司的工作量仍然十分繁 重。随着设计规模的越来越大，一个合乎逻辑的发展是：增大标准功能块的规 模，以减少设计公司的重复劳动，从而使设计周期仍然保持在合理的时间范围 内。当标准功能块发展到现在的上万门规模时，一个独立于生产线之外的产业 诞生了，这就是i p 产业。i p 产业以商品的形式为系统集成公司提供具有一定 规模的功能块设计。 以i p 产业的诞生为标志，集成电路产业在过去的三年里开始了新一轮的分 工。具体表现为一些中小规模的设计公司提供商业化的i p 核设计，而大公司则 购买这些设计成果并逐步向系统集成公司的方向发展，如图1 - 3 所示”) 。 图1 3i c 产业的三次分工【7 1 如同集成电路学科( 产业) 发展的任何阶段一样，由于遵从生产分工的经济 规律，以提高生产力为根本出发点，集成电路i p 形成为独立技术领域的时间虽 然很短，但一经产生，其发展之势就十分迅猛。 从设计方法学来说，使用i p 设计方法进行复杂电路的设计并不是一场革 命，它是八十年代流行的利用标准单元进行设计的扩展。然而，i p 潜在能力却 是革命性的。同时，i p 的商业化则大大加快了芯片的开发速度。随着新方法学 的发展，在芯片设计中使用i p 正在成为主流设计方法，设计者可以把精力集中 4 在更高的抽象层次上。 1 3 集成电路设计与功能验证 基于i p 重用的设计方法强调使用预先设计好的功能模块，它对于提高设计 效率，缓解设计危机作用显著，然而这种做法对集成和功能验证又提出了更高 的要求。基于重用的设计方法学在提高设计效率，缓解设计剪刀差效应的同时， 又制造了一个更大的验证剪刀差。这足因为，设计规模的增大还同时伴随着设 计复杂度的提高，因而在增加验证工作量的同时，还增加了功能验证的复杂度， 从而导致已有方法的验证效率随着复杂度的提高有所降低( 如图1 4 所示) 。在 这种发展趋势下，功能验证已经成为制约设计发展速度乃至整个集成电路产业 发展的瓶颈。 o 嘲暾鲈c a m 国畎脚 图1 - 4验证效率与设计复杂度的关系图【8 】 1 4 功能验证方法及研究进展 1 4 1 概述 验证作为集成电路设计不可分割的一部分，它不但伴随着设计过程的各个 阶段，并且贯穿整个设计方法进化过程的始终。从手工设计阶段的人工实测到 计算机辅助设计阶段的设计规则自动检查，再到基于h d l 设计的功能仿真，设 计方法的每次进步，都会促使新的验证方法产生。时至今天，当基于重用的s o c 设计方法学成为主流的设计方法时，集成电路验证方法已经发展成为一个繁杂 的方法学体系。新方法的出现并不是对旧方法的完全取代，而是对已有方法的 一次新的整合，并溶入新的验证方法。因此现存的s o c 验证方法学，都是在已 有验证方法的基础上，通过引入新的验证方法，改进或更新验证流程和过程， 解决验证面l 艋的闷题。 萎瓷lilo鼍m晷董 i 4 2 基于仿真的验证方法 仿真( s i m u l a t i o n ) 是通过对待验证设计( d u v ：d e s i g nu n d e rv e r i f i c a t i o n ) 施加激励，通过检验设计的输出结果来验证设计中是否存在违背设计规范的错 误的验证方法”。 仿真激励是指驱动待验证设计，使之运行起来的输入信号序列。仿真激励 可以有多种不同的抽象层次和形式，包括：信号级激励、事务级激励、波形激 励等。 仿真效果评估是指对仿真验证的完备程度的检验和估计。效果评估的度量 指标称为仿真覆盖率。由于仿真验证的非完备性特点，随着待验证设计的复杂 度越来越高，就越来越需要重视覆盖率信息的获取以增强对验证过程进度的掌 握和控制。最常用的覆盖率度量指标为代码覆盖率，它表示仿真验证中待验证 设计( 通常为r t l 模型) 与某属性要求相关的部分代码被激活的百分比。根据 属性定义的不同，代码覆盖率可以细分为语句覆盖率、分支覆盖率、表达式覆 盖率和路径覆盖率等。 基于仿真的验证方法种类很多。根据仿真器的不同，可以分为基于事件的 仿真方法和基于周期的仿真方法；根据仿真激励的随机程度可以分为确定性仿 真方法和随机仿真方法；根据待验证设计模型的不同可以分为软硬件协同验 证、硬件加速、硬件仿真、快速原型验证和仿真混合验证方法等；根据仿真激 励的抽象层次不同，可以分为信号级仿真和事务级仿真。随着验证工程师在探 索验证方法的过程中不断总结和比较，目前，基于事务级的验证方法越来受到 验证工程师的青睐，被广泛应用“”。 i 4 3 现有的验证技术及其发展趋势 目前，可使用的功能验证方法与技术如图1 - 5 所示。 图1 5 验证技术 动态功能验证 动态功能验证的输入图形激励信号是在一段时间( 几个时钟周期) 内生成 并应用于设计的，相应结果会被用于与参考黄金模型进行比较，以检验其与规 范之间的一致性。 随机定向功能验证 在一个有时问限制的仿真过程中，动态仿真器只能验证芯片的典型行为， 而不能验证所有可能的行为，这是动态仿真的主要缺陷。因此出现了随机动态 仿真，通过为设计提供随机激励信号来增加验证的测试空间，这样能够使验证 覆盖的功能空间最大化。但当设计规模很大且非常复杂时，随机测试空间会变 得无限。为了解决这个问题，更高级的验证语言，如o p e n v e r a 口”、e 与s v l ( s y s t e m c 验证库) 被推出。这些语言引入了诸如约束随机激励信号、随机激励 信号分配与电抗性测试平台等概念。伴随着这些语言的运用，还出现了一些用 于对其进行解释的工具，如v e r a 、s p e c m a n 与o s c i 内核( c o nc e n t r i cs y s t e m s t u d i o ，c c s s ) 。 除了引入随机化功能以外，新的验证语言和工具还通过减少公司在构建不 同测试场合方案所花费的时间，来提高生产率。例如，测试方案可以采用最高 的抽象级来编写，并能够通过采用功能强大的面向对象型结构而扩展至任何较 低的抽象级。 断言1 4 6 l 设计者将断言用作一个占位符，用来描述与设计相关联的假设及工作特性 ( 包括时态( t e m p o r a l ) 特性) 。如果设计满足或未满足规范或假设，则断言将 会在一个动态仿真过程中被触发。断言还可在形式静态功能验证环境中使用。 混合功能验证 在该方法中通常执行动态仿真，仿真结果被用作静态验证的输入。在静态 验证过程中，在设计中传播的是逻辑方程式符号，而不像在动态仿真中那样传 递数值。这种方法虽然不像形式验证详尽周全，但却具有比纯动态仿真更高的 效率。 静态功能验证 在静态功能验证中，不向设计施加输入激励，而是将设计映射在一个图形 结构中，用二叉判决图( b d d ) 或其他数学表示方法来描述所有时间周期内的设计 功能。 等效性验证 为了确认门级表示法与h d l 实现是相同的，需要实施等效性检验，使用匹 配点并比较这些匹配点之间的逻辑。检验中会生成一个数据结构并比较在相同 的输入模式下得出的输出数值模式，如果这些输出数值模式不相同，那么表示 法( 这里指门级和r t l 级) 就不是等效的。 验证在集成电路整个设计过程中持续扮演着重要角色，它能够提高产品质 量，增大芯片的一次成功几率，从而间接影响产品面市时间。各种新的验证语 言和验证方法将继续为逻辑密集型产品提供架构验证，并且，通过使用属性、 断言以及推出形式验证工具，使得生产率得到进一步的提高。 1 5 课题意义及论文的主要工作 本课题主要工作来源于解放军总装备部武器预研基金项目：“x x x x x x x 验证 技术研究”。 论文主要研究内容包括： 1 ) 作为一款经典的串行通讯总线，i i c 总线接口i p 核已被越来越广泛的 集成到s o c 中，来对芯片中数据传输的功能进行扩展。通过对i i c 总线协议规 范的分析，层次化设计方法的研究，及对基于散逻辑与基于状态机的设计方法 的研究与对比，成功设计出一款功能实现比较完全的i i c 总线接口i p ； 2 ) 作为项目的基础性研究，总结了功能验证的基本方法，简单分析了目前 功能验证的各种新技术和新方法。如：半形式化验证方法研究进展；基于覆盖 率反馈的仿真激励生成方法研究进展；仿真验证结果检查方法研究的进展及仿 真验证平台设计的进展。对功能验证进行了一定程度的分析后，在基于i p 重用 的功能验证方法学的指导下，为设计好的i i c 总线接口i p 搭建了基于b f m 的功 能验证平台，并对验证的结果进行分析； 3 ) 在基于事务的验证方法学被不断推崇的形势下，新的验证语言相继被各 家e d a 公司所推出，通过分析和比较这些新的验证语言，本文选择了s y n o p s y s 公司的o p e n v e r a 硬件验证语言为i i c 总线接口i p 搭建功能验证平台，讨论了 基于o p e n v e r a 的功能验证平台的搭建方法，重点研究如何挖掘o p e n v e r a 所支 持的各种新技术和新功能，并对文中为i i c 总线接口i p 搭建的两个功能验证平 台进行了性能对比，显示出了新的验证语言与验证工具对功能验证效率的提高 是有一定意义的。 1 6 论文结构及内容安排 本论文共分五章，各章节的内容分布介绍如下： 第一章，绪论。介绍集成电路的发展，集成电路设计和验证技术的概况， s o c 技术、i p 重用技术及功能验证的现状与发展趋势。 第二章，i i c 总线接口i p 核的设计与实现。在对基于敌逻辑和状态机两种 设计方法进行比较和分析后，了解到在设计规模比较小的总线接口模块时，基 于散逻辑的设计方法优于基于状态机的设计方法。因此，我们使用了基于散逻 辑的设计方法设计出一款功能实现比较完全的i i c 总线接口i p 。 第三章，i i c 总线接口i p 核的验证。在功能验证的地位日益重要的情形下， 为了提高验证的效率，各种验证方法相继被使用。在总结前人经验的基础上， 使用基于事务级的验证思想，为设计成功的i i c 总线接口i p 搭建出比较全面的 功能验证平台。为了进一步分析使用散逻辑设计方法的优势，选择了与本接口 i p 功能实现类似的一个i i c 总线接口i p 为比较对象，将两个i p 模块都进行了 综合。综合后的数据表明，我们所设计的总线接口i p 在面积上优于该设计。 第四章，基于o p e n v e r a 搭建i i c 总线接口i p 核的功能验证平台。随着i c 设计复杂度的不断增加，开发测试平台的难度也在随之加大，验证工程师需要 更加有效的用于创建基于事务的测试平台的方法，因此各种新的验证语言被 e d a 厂商们逐渐开发并应用得越来越广泛。s y n o p s y s 公司在事务级验证思想的 引导下，推出了一种新的硬件验证语言一一0 p e n v e r a ，该语言的很多优点与特 色都能帮助验证工程师大大的缩短开发验证平台的时间，提高验证效率。因此， 我们选择了这门验证语言，用它为之前所设计的i i c 总线接口i p 搭建了层次化 的验证平台，体会到了新的验证语言对功能验证全面性所带来的贡献。 第五章，总结与展望。本章总结了本论文的工作以及就设计与验证的方法 学问题在未来的发展做了展望。 2 1 引言 第二章i i c 总线接口i p 核设计 2 1 1 i i c 总线的基本概念 i i c ( i n t e ri n t e g r a t e dc i r c u i t ) 2 1 “3 ”总线是一种廉价、优质的串 行总线，适用于消费电子、通讯电子和工业电子等领域的低速器件。i i c 总线 定义了两根线：串行数据线s d a 和串行时钟线s c l 。图2 - i 是i i c 总线系统的 示意图。挂接在i i c 总线上的器件，无论是微处理器、l c d ( l i q u i dc r y s t a l d i s p l a y ) 驱动器，还是存储器，都有唯一的地址。在一个进程中，通讯的双方 分别是数据发送端( t r a n s m i t t e r ) 和数据接收端( r e c e i v e t ) ，以及主i i c ( i i c - m a s t e r ) 和从i i c ( i i c - s l a v e ) 。 图2 1l i c 总线系统示意图 2 1 2i i c 总线接口电路 i i c 总线接口的时钟线s c l 和数据线s d a 都是双向传输线。总线备用时s d a 和s c l 都必须保持商电平状态。为了使总线上所有电路的输出能实现“线与” ( w i r e a n d ) 功能，各个i i c 总线的接口电路的输出端必须足漏极开路或集电 极开路结构，输出端必须接上拉电阻。线与功能在总线仲裁中起着关键的作用， 如图2 - 2 所示。 1 0 器件i器件2 图2 2i l c 总线的。线与”结构 2 1 3i i c 电路总线协议简介 2 i 3 1 i i c 总线的数据传输及时序定义 总线上数据的有效性 i i c 总线数据传输时，在时钟线高电平期间数据线上必须保持稳定的逻辑 电平状态，高电平为数据1 ，低电平为数据0 。只有在时钟线为低电平时，才允 许数据线上的电平状态变化。如图2 - 3 所示。 ii i ii s d a = 么 二二 ) 线 七羔$ y 接 口 图2 1 ei l c 总线接口总体结构圈 2 3 2i i c 总线接口i p 核的顶层设计 根据图2 一1 5 的总体结构考虑，及功能实现从信号级开始的思想出发，将整 个接口分为以下三个功能块： 时钟模块：实现6 4 种对系统时钟的分频方法，同时还对挂接在i i c 总线上 不同频率的设备之间按照既定的方式进行时钟同步： 外设总线接口模块；连接高速总线与i i c 总线的接口模块，对两条总线间的 握手信号、数据信号、地址信号进行译码和传输； i i c 接口模块：i i c 总线协议的实现模块，控制各模块之间在满足i i c 总线 协议的条件下进行正确的数据传输，包括对s d a 与s c l 上数据的同步； 图2 - 1 7 列出了在一次通讯过程中。i i c 总线接口的各功能块及相互之间的 通讯关系。 设总线接口 i n t e r f a c e 图2 1 7l i e 总线接口设计示例各功能块 数据传输过程中，总线接口内部的三个模块按照如下方式，相互协调，相 互控制，完成一次正确的数据传输。 首先对外设总线接口中的频率、地址、控制寄存器进行配置，设定每个挂 接在i i c 总线上设备的工作频率、本地地址及工作模式。外设总线接口模块是 整个传输过程中的中央控制单元，整个传输的开始就是通过对其内部的控制寄 存器进行配置，来产生一系列对i i c 接口模块进行操作的信号。例如，通过产 生s c l 为高时，s d a 由高变低这样一个配对信号，通知总线上的所有设备开始 一次新的数据传输。其中外设总线接口模块里的状态寄存器及时反应了i i c 总 线及本设备的8 个重要状态信息，如数据传输是否完成、是否被选中为从设备 等等。 当时钟模块接收到外设总线接口中的频率寄存器的分频信号后，对系统时 钟进行分频，产生i i c 接口模块进行数据传输的时钟。但是根据i i c 总线协议 的规定，在i i c 总线上产生时钟信号通常是主设备的责任。主机发出的总线时 钟信号只有在以下的情况才能被改变，慢速的从设备控制时钟线并延长时钟信 号，或者在发生仲裁时被另一个主机改变。由此分析可知，时钟模块根据频率 寄存器所产生的时钟不一定是该设备输出到i i c 总线上的时钟，而是根据具体 的工作模式，并依据挂接在i i c 总线上的其他设备的时钟和主从特性来调整本 缝时钟。在每次的数据传输中，时钟是个主要的控制因素，因此在设计该i p 时，时钟模块也是一个重点和难点所在。 当时钟模块完成了时钟同步的任务，传输所需的正确时钟由时钟产生模块 传送到i i c 接口模块。根据不同的工作模式，不同的操作，i i c 接口模块对每 个信号根据总线协议的要求来发生相应的跳变，在经过“线与”功能的控制下， 正确的开始和结束每次传输进程。 通过以上分析，明确了三个模块在一次数据传输过程中的具体工作状态和 相互之自j 的联系，下面将会对这个i p 的内部三个功能块分别进行研究和讨论， 也就是接口i p 设计的第二个层次。 2 3 3i i c 总线接口i p 核第二层设计 2 3 3 1 外设总线接口模块 该模块是i i c 总线上所挂接设备与高速总线之间连接的接口，通过对它的 设置，可以控制总线上设备的状态及对总线的操作。 根据所需完成的功能，模块内部共设计了五个寄存器，分别为：数据寄存 器( 1 2 d r ) 、地址寄存器( i a d r ) ，频率寄存器( i f d r ) 、控制寄存器( 1 2 c r ) 及 状态寄存器( 1 2 s r ) 。在设计各个寄存器时，一方面需考虑寄存器的设计方法， 另一方面还要对每个寄存器完成的特定功能进行定义，具体介绍如下： 设计方法 考虑到在对每个寄存器进行读写操作时均通过d a t a 信号来传输，因此，我 们先设计好一