（信号与信息处理专业论文）基于fpga的1024点流水线工作方式的fft实现.pdf

电子科技大学硕士学位论文 摘要 随着雷达、图像、通信等领域对信号高速处理的要求，研究人员正寻求高速 的数字信号处理算法，以满足这种高速地处理数据的需要。常用的高速实时数字 信号处理的器件有a s c 、可编程d s p 处理芯片( 如t i 系列、a d 系列等) 、f p g a ， 等等。f p g a 具有的灵活的可编程逻辑可以方便的实现高速数字信号处理，突破 了并行处理、流水级数的限制，有效地利用了片上资源，加上反复的可编程能力， 越来越受到国内外从事数字信号处理的研究者所青睐。 本文主要研究基于f p g a 的高速流水线工作方式的f f t 实现。围绕这个目标 利用x i l i n x 公司v i r t e x i i 系列f p g a ，及其提供的i s e 设计工具、m o d e l s i m 仿真工具、s y n p l i 句综合工具及m a t l a b ，完成了流水线工作方式的f f t 中基于每 一阶运算单元的高效复数乘法器的设计、各阶控制单元的设计、数据存储器的设 计，从而完成1 0 2 4 点流水线工作方式的f f t ，达到工作在5 0 m h z 时钟频率的设 计要求。 关键词：f p g a 、f f t 、流水线工作方式、高效复数乘法器 电子科技大学硕士学位论文 a b s t r a c t a l o n gw i t hd e v e l o p m e n to ft h em o d e m e l e c t r i c a lt e c h n o l o g y , s u c ha s r a d a rs y s t e m ，i m a g ep r o c e s s i n g ，c o m m u n i c a t i o ns y s t e m ，h i g hs p e e da n dr e a l t i m ed i g i t a ls i g n a lp r o c e s s i n gi sd e m a n d e d r e s e a r c h e r si ss e e k i n gh i 曲一s p e e d d i g i t a ls i g n a lp r o c e s s i n ga l g o r i t h m t o s a t i s f yh i g h s p e e dp r o c e s s i n g d a t a g e n e r a l l yt h ed e v i c eu s e df o r1 1 i g h s p e e da n dr e a lt i m ed i g i t a ls i g n a lp r o c e s s i n g i n c l u d e sa s i c ，p r o g r a m m a b l ed i g i t a ls i g n a lp r o c e s s i n g p s p ) c h i p s e t ( s u c ha st i ， a d ，e t e ) a n d f i e l dp r o g r a m m a b l eg a t e sa r r a y ( f p g a ) i nr e c e n ty e a r s ，f p g ah a s t h ec h a r a c t e r i s t i c s ：f l e x i b l ep r o g r a m m a b l el o g i cw h i c hc a nb ec o n v e n i e n t l yu s e d t o i m p l e m e n th i 幽- s p e e dd i g r a ls i g n a lp r o c e s s i n g ，f o r i tb r e a k t h r o u g h t h el e v e l l i m i to f p a r a l l e l a n dp i p e l i n e ，r e c o n f i g u r a b l el o g i cr e s o u r c eo nc h i pt h u s t h e r e s o u r c ec a l lb eu t i l i z e de f f e c t i v e l y t h er e s e a r c h e r sw h oe n g a g ed i g i t a ls i g n a l p r o c e s s i n ga r ef a v o r i n gf p g a t h i st h e s i sm a i n l ys t u d yh i g hs p e e da n dh i g ho r d e rp i p e l i n em e t h o df f t b a s e do nf p g a t h i st h e s i su s e sx i l i n xv i r t e xi if p g aa n ds o m ed e s i g nt o o l s ， s u c ha si s e ，m o d e l s i m ，s y n p l i f y , a n dm a t l a b f i n a l l y ，i tc o m p l e t e s10 2 4p o i n t s f f tb a s e do n p i p e l i n em e t h o d a n dt h ef f t sw o r kf r e q u e n c ya c h i e v e s5 0 m h z a n dm e e t st h er e q u i r e m e n to f d e s i g n k e y w o r d s ：f p g a ，f f t ，p i p e l i n e ，h i g h - e f f i c i e n c ym u l t i p l i e r 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 签名： 袒 日期：2 口旷睡厶2 日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名：导师签名： 日期：2 0 口 电子科技大学硕士学位论文 1 1 数字信号处理概述 第一章绪论 数字信号处理是利用计算机或专用处理设备，以数值计算的方法对信 号进行采集、变换、综合、估值与识别等加工处理，借以达到提取信息和 便于应用的目的【1 。数字信号处理技术的实质就是将模拟信号或我们现实 生活中的一些信号转化为数字信号并对转换后的数字信号进行相应的处 理。 1 1 1 简单的数字信号处理系统 图1 1 给出了数字信号处理系统的简化框图。此系统先将模拟信号变 换为数字信号，经数字信号处理后，再变换成模拟信号输出。其中抗混叠 滤波器的作用，是将输入信号x ( t ) 中高于折叠频率( 其值等于采样频率的一 半) 的分量滤除，以防信号频谱的混叠。随后，信号经采样和a d 变换后， 变成数字信号x ( n ) 。数字信号处理器对x ( n ) 进行处理，得到输出数字信号 y ( n ) ，经d ，a 变换器转换成模拟信号，此信号经低通滤波器，滤除不需要 的高频分量，最后输出平滑的模拟信号y ( t ) 。 图1 1 数字信号处理系统的简化框图 1 1 2 数字信号处理的发展概况 数字信号处理是从2 0 世纪6 0 年代以来，随着信息科学和计算机学科 的高速发展而迅速发展起来的一门新兴学科。7 0 年代以来，随着电子计算 机、大规模集成电路、超大规模集成电路以及微处理器技术的迅猛发展， 数字信号处理得到了飞速的发展，它的重要性日益在各个领域的应用中表 现出来。 有两个事件加速了d s p 技术的发展，1 9 6 5 年c o o l e y 和t u c k e y 提出了 离散傅立叶变换快速变换( f f n 。另一个里程碑就是可编程数字信号处理器 ( p r o g r a m m a b l e d i 舀m ls i g i l a l p r o c e s s o r ，p d s p ) 在2 0 世纪7 0 年代后期的引入， 这种p d s p 能够在仅仅一个时钟周期内完成( 定点数) “乘一累加”的计算， 与“冯诺伊曼”式结构为基础的系统相比，有着本质的改进。 d s p 芯片从功能上可分为专用型和通用型两大类，专用d s p 一般采用 定点的数据格式，结构简单，运算速度快。和专用d s p 相比，通用d s p 的 电子科技大学硕士学位论文 灵活性好，功能强，缺点是处理速度比不上专用d s p 。d s p 内部配有独立 的乘法器和加法器以满足滤波，矩阵运算和f f t 运算等需要大量乘法和加 法的特点。当代的许多d s p 芯片除了上述功能外还带有直接数据传输( d m a ) 通道控制器和多种外设接口以提高数据传输速度。d s p 芯片还普遍带有中 断控制器和定时器，某些芯片还带有a d 和d a ，调制解调器等，方便了 实时处理系统的构建。 目前国际上最大的d s p 制造商有模拟器件公司( a d ) 、德州仪器公司( t i ) 和摩托罗拉公司( m o t o r o l a ) 等。a d 公司提供定点系列a d s p 一2 1 x x 和浮点 a d s p 一2 1 x x x 。该系列有两个改进的哈佛结构的片内存储器：一个程序存储 器和一个数据存储器。t i 公司提供范围广泛的定点和浮点d s p ，如 t m s 3 2 0 c 5 4 x 等系列。m o t o r o l a 公司提供不同功能的定点d s p ，如d s p 5 6 x x x 等。都具有高速运算能力，代表了当今国际d s p 发展的现状。 由于v l s i 技术的高速发展，数字设计技术和方法的进一步成熟，为新 一代高速实时的f f t 专用芯片或f i r 或其他专门用途的信号处理芯片如图 象处理芯片( m p e g 压缩或解码、实时视频处理、两维实时图象处理、卫星 照片处理等) 、音频处理芯片( m p 3 、m i d i 等) 提供了很好的基础。大规模可 编程技术以及标准单元a s i c 技术的成熟及其快速的推出，百万门级芯片的 设计、s o c 设计的完善，都使得专用处理器的实现越来越有效和实用。同 时，1 p 核的出现使硬件设计可以在模块或部件级基础上进行复用和引用， 提高了设计生产效率和避免了差错等的发生。 1 1 3 数字信号处理的优点及应用 数字信号处理( d i g h a ls i g n a lp r o c e s s i n g ，d s p ) 在许多领域中逐渐代替了 传统的模拟信号处理。相对于模拟信号处理，数字信号处理具有几项突出 的优点： 1 数字信号在处理过程中更加稳定 数字信号参数不象模拟信号参数那样容易受电阻、电容、运算放大器 或是温度变化的影响。一个数字系统也很少受器件便用时间的影响，所以 数字系统要比模拟系统稳定得多。这保证了应用系统的稳定性以及较长的 使用寿命。 2 数字信号处理系统的可预见性 当一个数字信号处理系统设计完成后，我们可以通过仿真或是其它手 段直接看到结果，而且这与最终应用中出现的情况是一样的：同时，所有拷 贝的数字信号处理系统问是没有性能差别的。 3 特殊功能 数字信号处理可以完成许多模拟信号处理所达不到的功能，如线性相 位响应，还有一些模拟信号不能处理的问题如无损压缩、纠错编码等。 4 适应性和可编程能力 数字信号处理具有极强的适应能力，可以在多种领域内应用。同时， 数字信号处理的设计也相对简单，并且可以根据不同的应用迅速对设计进 行改进或重新设计。 5 成本低廉 数字信号处理器多通过超大规模集成电路实现，相对使用大量的模拟 电子科技大学颈士学位论文 器件完成同任务来讲，数字信号处理器的成本是很低的。 正是有了如此多的优点，数字信号处理已经涉及到我们人类先进科技文 明的方方面面，表1 【2 】列出了数字信号处理的某些应用。 表1 数字信号处理的应用领域 应用领域具体应用 信号处理数字滤波、自适应滤波、快速傅里叶变换、 相关运算、频谱分析、卷积等。 通信调制解调器、自适应均衡、数据加密、数据 压缩、回波抵消、多路复用、传真、扩频通信、 纠错编码、波形产生等。 语音语音编码、语音合成、语音识剐、语音增强、 说话人辨识、说话人确认、语音邮件、语音储存 等 图像图形二维和三维图形处理、图像压缩与传输、图 像增强、动画、机器人视觉等 军事保密通信、雷达处理、声纳处理、导航等 仪器仪表频谱分析、函数发生、锁相环、地震处理等 自动控制引擎控制、深空、自动驾驶、机器人控 制、磁盘控制医疗助昕、超声设备、诊断工具、 病人监护等 家用电器高保真音响、音乐合成、音调控制、玩具与 游戏、数字电话电视等 1 2 高速f f t 处理器的发展现状 离散f o u r i e r 变换( df d 作为计算与分析工具，在众多学科领域( 如信号 处理、图像处理、生物信息学、计算物理、应用数学等) 中有着广泛的应用。 1 9 6 5 年图基( j w t u k y ) 和库利( z w c o o l y ) 发表了著名的“机器计算傅 立叶级数的一种算法”后，桑德( g s a n d ) - - 图基等侠速算法的相继出现。1 9 7 6 年w i n o g r a d 提出了建立在数论与近代数学知识之上的w i n o g r a d 快速傅立叶 变换算法( w f t a ) 。1 9 8 4 年，杜哈梅尔( r d o h a m e l ) 和霍尔曼( h m o l l m a n n ) 提 出了更有效的分裂基快速算法。这些算法经过改进，形成了一整套高效的 运算方法，这就是现在的快速傅立叶变换，简称f f t ( f a s tf o u r i e rt r a n s f o r m ) 。 这种算法使d f t 的运算效率提高l 一2 个数量级。 对于f f t 而言，许多应用领域都提出了其高速实时运算的要求。目前 国际市场专用的f f t 模块可以达到的速度数量级普遍为1 0 2 4 点1 6 位字长 定点、块浮点、浮点运算在几十和数百u s 量级，其中采用t i 公司的d s p 6 2 x 系列达到6 6u s 量级处理速度，d s p 6 4 x 达到3 6u s 量级，采用x i l i n x 公司 的d s p c o r e 中的f f t i p 核处理同样数据在1 0 0 m 外频时钟下达到4 0 9 6n s 量级。 f f t 作为时域和频域转换的基本运算，是数字谱分析的必要前提，超级 的运算能力在雷达处理、观测、跟踪、定时定位处理、商速图像处理、保 密无线通讯和数字通信、匹配滤波等的应用上的要求极为迫切，丽实时系 电子科技大学硕士学位论文 统对f f t 的运算速度要求更高。因此在设计上采用流水线的工作方式能大 大提高f f t 处理器的计算能力。 1 3 数字信号处理的f p f i a 解决方案简介 现场可编程门阵列f p g a 是八十年代中期出现的新型高密度可编程逻辑 器件，它是在p a l 、g a l 、e p l d 等可编程器件的基础上进一步发展的产物。 通过编程可以立刻把一个通用的f p g a 芯片配置成用户需要的硬件数字电 路，因而大大加快电子产品的研发周期，降低研发成本，缩短产品上市时 间。f p g a 具有高密度( 一个器件内部可用逻辑门可达数万门) ，运行速度快 ( 管脚间的延时小，仅几个n s ) 的特点。用它来设计数字电路可以简化系统设 计，缩小数据规模，提高系统的稳定性。 现在f p g a 已经成为多种数字信号处理( d s p ) 应用的强有力解决方案。 硬件和软件设计者可以利用可编程逻辑开发各种d s p 应用解决方案。可编 程解决方案可以更好地适应快速变化的标准、协议和性能需求。随着新的 f p g a 体系的出现，d s p i p 核和工具数量的增加，采用可编程逻辑的d s p 应用继续增加。f p g a 相对于多个高端d s p 处理器，具有集成优势和更低 的系统成本，同时采用f p g a ( 包括c p l d ) 进行设计，产品上市周期可以缩 短到几个星期，甚至几天。 1 4 本论文的选题意义和研究内容 本论文以基于f p g a 高速、流水线工作方式f f t 处理器的研究作为选 题，是因为f f t 处理器是数字信号处理中的最基本也是最重要的一个基本 单元，现代数字信号处理是面向高速、大容量数据流的实时处理，如雷达、 声纳、地震信号分析等高端的应用领域，需要每秒几亿次到上千亿次以上 的浮点运算速度，这就对数字信号处理的性能提出了更高的要求。采用流 水线的工作方式能大大提高f f t 处理器的实时处理能力，满足高速实时信 号处理的要求。 本论文主要针对基于f p g a 高速、流水线工作方式f f t 处理器研究， 涉及算法选择、f f t 处理器结构设计、系统仿真、及f p g a 实现。论文的 各章的具体内容如下： 第一章阐述了f f t 的发展现状以及选题的意义和论文内容。 第二章f p g a 技术及x i l i n x v i r t e xi i 芯片介绍 第三章硬件描述语言v h d l 及其设计方法。 第四章介绍了离散傅立叶变换( d f t ) 并df f t 算法，并详细介绍了按时域 抽取( d i t ) 的f f t ，最后选取了基2 按时域抽取正序输入的算法。 第五章高速流水线工作方式f f t 的实现方案及m a t l a b l e 仿真。 第六章高速流水线工作方式f f t 的f p g a 设计及实现。 第七章总结与展望。 4 电子科技太学硕士学位论文 第二章f p g a 技术及x i l i n x v i r t e x i i 系列心- + 4 - 片 2 1 f p g a 技术概述 随着微电子技术的飞速发展，设计与制造集成电路的任务己不完全由 半导体厂商独立承担。系统设计工程师更希望能够自己设计专用集成电路 ( a s i c ) 芯片，而且希望a s i c 的设计周期尽可能的短，并且立即投入 实际应用中去，因而出现了现场可编程逻辑器件( f p l d ) ，其中应用最 广泛的是现场可编程门阵列( f p g a ) 和复杂可编程逻辑器件( c p l d ) 。 传统的电子系统设计方法是自下而上的设计方法。系统设计者根据自己 的实践经验，利用现在的通用元器件，先完成各个部件的设计、搭建、测 量性能指标，再凑成整个系统，而后经调试测量看整个系统是否达至u 规定 的性能指标。随着微电子和计算机技术的发展和电子系统规模的扩大，传 统的设计方法越来越不能满足设计需要，于是出现了现代电子设计自动化 技术e d a 技术，e d a 技术采用自上而下的设计方法，从顶层进行功能方 框图划分和结构设计，其余的全由计算机完成，实现设计、仿真、测试一 体化。 现场可编程门阵y l j ( f p g a ) 是八十年代中期出现的新型高密度可编程逻 辑器件，它是在p a l 、g a l 、e p l d 等可编程器件的基础上进一步发展的 产物。可编程门阵列为设计者在器件的选择和内部的互连上提供了更大的 自由度。 通常f p g a 由布线资源分隔的可编程逻辑单元( 或宏单元) 构成阵列，又 由可编程1 1 0 单元围绕阵列构成整个芯片，排成阵列的逻辑单元由布线通道 中的可编程内连线连结起来实现一定的逻辑功能。即分段的金属互连线可 以由可编程开关以任意方式连接形成逻辑单元之间要求的信号线。一个 f p g a 包含丰富的具有快速系统速度的逻辑门、寄存器和i o 组成。 从几个有代表性厂家的产品来看，通道型f p g a 主要有两类逻辑功能块 的构造： 1 、s r4 m 一查找表( l u t ) 类型 2 、反熔丝的多路开关类型 x i l i n x 提供基于静态存储器单元的f p g a ，属于s r a m 一查找表( l u t ) 类型，它们允许内连的模式在器件被制造以后再被加载和修改，因此具有 可再编程和系统内再编程的性能，但是，由于决定器件逻辑功能和互连关 系的配置程序是存储在静态存储器中的，掉电时静态存储器的内容会丢失， 因此每次加电时要把配置程序加载迸芯片中。a c t e l 的a c t 系列和 q u i c k l o g i c 的p a s i c 系列f p g a 为一次性可编程的反熔丝多路开关类型。 自1 9 8 5 年x i l i n x 公司推出第一片现场可编程逻辑器件( f p g a ) 至今， 在这近2 0 年的发展过程中，f p g a 集成技术取得了惊人的发展：现场可编 程逻辑器件从最初的1 2 0 0 个可利用门，发展到9 0 年代的2 5 万个可利用门， 乃至当今数百万门，甚至上千万门的单片f p g a 芯片，将现场可编程器件 的集成度提高到一个新的水平。2 0 0 1 年，x i l i n x 推出的v i r t e x n ，其容量可 电子科技大学硕士学位论文 高达8 0 0 万系统逻辑。x i l i n xv i r t e xi i 系列f p g a 是继v i n e x 、s p a r t a n 、 v i n e x e 、s p a r t a n - - 2 后的又一款基于l u t ( l o o k - - u p t a b l e ) 的高端p l a t f o w i n f p g a 系列芯片，其芯片内部集成了更多的s e l e c tr a mb l o c k 、1 8 b i t 1 8 b i t 乘法器等硬件资源。时钟具有d l l 控制的d c m 技术，频率也可高达 4 2 0 m h z 。支持t t l 、c m o s 、p c i 、a g p 、l v d s 等多种i o 接口标准。 后续又先后推出了基于v i r t e x1 1 结构i b mp o w e r p c 的v i n e xi ip r o 、低 端的9 0 n m 工艺的s p a r t a n - - 3 。即将推出的9 0 n m 工艺的带有嵌入式d s p 功 能的v i r t e x - - 4 系列。 2 2v i r t e xi i 系列f p g a 结构及特点 2 2 1v ir t e x - ii 系列f p g a 概述 v i r t e x i if p g a 是第一个基于p l a t f o 珈的f p g a 。具有i p i m m e r s i o n 结 构，设计人员可以更轻易的整合软件和硬件i p 核；具有4 万到8 0 0 万系统 逻辑门；内部时钟可以高达4 2 0 m h z ；y o 带宽可以高达8 4 0 m b s 。商性能 的时钟管理电路，每个v i r t e x i i 元件都有十六个预先设计好的低相偏时 钟网路( 1 0 w s k e wc l o c kn e t w o r k s ) ，省去了高性能设计中复杂的时钟树 分析。此外，v i r t e x i i 元件还包含多达1 2 个时钟管理器( d i g i t a lc l o c k m a n a g e rd c m ) ，可产生允许范围内任何频率的时钟信号，并提高时钟边 缘配置( c l o c ke d g ep l a c e m e n t ) 的准确率，使误差降到百分之一。此外， v i r t e x - i i 还支持片上与片外的时钟的同步化，保持精确的5 0 5 0 工作周期， 适合r a p i d l o 、l d t 及s p i 4 等的d d r 应用系统。具有数控阻抗匹配 ( d i g i t a l l yc o n t r o l l e di m p e d a n c e ，d c i ) 。d c i 技术可避免制造差异所 造成的不同驱动强度，而且在温度、电压发生波动时，仍然能保持稳定的 阻抗。此外，x i i i n x 的控制阻抗技术( x c i t e ) 使用两个外接参考电阻器 保持数百个i o 管脚的输入及输出阻抗匹配，不但可减少电路板上的电阻 器数量，大幅降低系统成本，而且还可降低电路板重新绕线( r e s p i n s ) 的机率，简化电路板布局，并增加系统的稳定性。具备加密功能，全面保 障设计的安全性。此功能应用安全的三重数据加密标准( d e s ) 演算法编码 加密，加密演算所使用的密钥是通过i e e e1 1 4 9 1 ( j t a g ) 来提供，使用电 池或其他恒定电源将密钥存储芯片中。这项功能全面提升设计的安全性， 避免设计遭人窃用。具有内嵌的s e l e c t r a m 存储结构。每个s e l e c t r a m 块 为1 8 k b i t ，可配置成高达3 m b i t 的双口r a m 。具有高性能的外部存储器接 口。支持s d r d d rr a m 、f c r a i d 、0 d rr a m 、c a m 等存储方式。具有专用的算 术逻辑单元。有高达1 6 8 个专用的1 8 b i t 1 8 b i t 乘法器块和快速先行进位逻 辑链。具有灵活的逻辑资源。带时钟使能的内部寄存器锁存器高达9 3 1 8 4 个；查找表l u t ( 1 0 0 k u p t a b l e ) 或可级连的移位寄存器高达9 3 1 8 4 个；具 有多路选择器，以支持多输入功能；支持水平级连链和积之和( s u mo f p r o d u c t s ) 表达式。具有内部三态总线。具有s e l e c t l o u l t r a 技术。支持多种 i o 标准。可以支持1 9 种单端口标准和6 种差分标准。支持多种编程模式。 支持串行、并行和j t a g 编程，具有回读功能( r e a d - - b a c k ) 。灵活的开发 6 电子科技大学硕士学位论文 环境。支持s y n p l i f y s y n p l i f yp r o 、l e o n a r d o s p e c t r u m 、x s t 、m o d e l s i m 等 多种综合工具仿真工具：其i s e 开发工具支持、，h d l 、v e r i l o g h d l 等硬件 描述语言，具有网络团队设计工具( i n t e m e tt e a md e s i g ni t d ) 。v i r t e xi i f p g a 系列芯片资源如表2 2 1 。 表2 2 1 ：v i r t e xl i 系列芯片资源列表 c l b s s c e c l r a mb l o c k s 系统 】c l b = 4 s l i c e s = m a x l 2 8 b i t乘法 器件m a x i m u m器数1 8 k b i t m a xd c m 门数 s l i c e sd i s t r i b u t e d量块数r a m r o w x c o l r a m ( k b i t )量( k b i t ) x c 2 v 4 04 0 ks x82 5 68 447 24 x c 2 v 8 08 0 k】6 x85 1 21 6 881 4 44 x c 2 v 2 5 02 5 0 k 2 4 1 61 5 3 64 82 42 44 3 28 x c 2 v 5 0 05 0 0 k3 2 2 43 0 7 29 6 3 23 25 7 68 x c 2 v 1 0 0 0l m4 0 3 25 1 2 0 1 6 04 04 07 2 08 x c 2 v 1 5 0 01 5 m4 8 x 4 07 6 8 02 4 0 4 84 88 6 48 x c 2 v 2 0 0 02 m5 6 4 81 0 7 5 2 3 3 65 65 6l 0 0 88 x c 2 v 3 0 0 03 m 6 4 x5 61 4 3 3 64 4 89 69 61 7 2 81 2 x c 2 v 4 04 m8 0 7 22 3 0 4 07 2 0 1 2 01 2 02 1 6 01 2 x c 2 v 6 0 0 06 m9 6 8 83 3 7 9 2 1 0 5 61 4 41 4 42 5 9 21 2 x c 2 v 8 0 0 08 m1 1 2 1 0 44 6 5 9 2 1 4 5 61 6 81 6 83 0 2 41 2 2 2 2v i r t e x - i i f p g a 的总体结构 v i r t e xi i 系列f p g a 由多种可编程单元构成，主要用于商密度和高性能 的逻辑设计，如图2 】由可编程逻辑块( c o n f i g u r a b l el o 西cb l o c k s ，c l b s ) 、 数字时钟管理器( d i g i t a lc l o c km a n a g e r ，d c m ) 、s e l e c t r a m 块、乘法器、 全局时钟多路缓冲器以及可编程i o b 组_ 成。下面对其部分资源做简要介绍。 2 2 2 1vir t e x i if p g a 的可编程逻辑模块c l b 每个可编程逻辑块包括4 个s l i c e 、2 个三态缓冲器。每个s l i c e 包含 有2 个函数发生嚣( f g ) 、2 个存储单元、多个算术逻辑门、快速超前进 位链、水平级连链( 即o r 门) 。函数发生器( f g ) 可以编程为4 输入的 查找表( 1 0 0 k - - u pt a b l e s ，l u t s ) ，或1 6 位的移位寄存器，或1 6 位 d i s t r i b u t e ds e l e c t r a m 存储器。2 个存储单元可以编程为边沿触发的d 触 发器或电平触发的锁存器。此外，每个c l b 内部都有快速互连资源。图2 2 、 銎2 3 是c l b 与s l i c e 的基本结构图。图2 4 为上半个s l i c e 内部资源详 图。 可以看出，函数发生器f g 是4 输入的器件，利用s l i c e 的内部的m u x f 5 电子科技大学硕士学位论文 和m u x f x 可以实现多输入的逻辑函数、移位寄存器位扩展、积之和逻辑级 连等等。同时，m u x f 5 和删x f x 是2 选l 的多路选择器，组合可以扩展成4 选1 ，8 选1 等更高位的多路选择器。图2 5 是一个c l b 内的两列s 1 i c e 的 快速超前进位链级连电路结构图，由于它使用的是c l b 内部快速连线资源， 使得进位运算很快，时间延迟很短，只有零点几个纳秒，提高了加法器的 运算速度。 s w i t c h m a t r i x 图2 - 1 ：v i r t e x i i 系列f p g a 结构图 t b u f x o y l 一 t b u f x o y ox 1y 1 r _ 1 h 一s l i c e c o u t i x i y o d 哥 s i e e i c i n 型! r s l i c e i x o y o i 一 c i n 图2 - 2 ：c l b 内部结构图 f - a s t c o n n e c t s t oi j e i g h b o l s 电子科技大学硕士学位论文 图2 - 3 ：s l i c e 内部结构图 c t n 图2 - 4 ：上半个s l i c e 详图 9 o d i g y 口 电子科技大学硕士学位论文 图2 - 5 ：1 个c l b 内地快速进位链级连电路结构图 1 个l u t 构成1 6 x 1 的单口r a m ，2 个l u t 可以组合成1 6 2 的单 口r a m 或1 6 1 的双口r a m ，更多的l u t 可以组合成更大的分离式 s e e c t r a m ( d i s t r i b u t e ds e l e c t r a m ) ，同时1 个l u t 可以配置成1 6 1 的 r o m ，多个l u t 可以扩展成多地址的一位r o m 或1 6 x 多位的r o m 。存 储单元可以配置成异步、同步、上升沿触发、下降沿触发、电平触发等多 种形式。 2 2 - 2 2vir t e x i if p g a 的内置乘法器 v i r t e x 在x i l i n xf p g a v i r t e r i i 系列芯片中，内置有1 8 一b i 戗1 8 b “两 补码乘法器，这种内置乘法器提供高速高效的1 8 _ b “符号数与1 8 b “符号数 乘法，它与b l o c ks e l e c tr a m 共享数据通路，能够提高许多应用的处理效 率，利用x i l i n x 提供的i p 核生成工具c o r eg e n e r a t o r 可以对它进行有效的 配置。 图2 - 6 是可配置乘法器框图，通过乘法器核生成器能够生成三种不同的类 型的乘法器： 1 、并行乘法器：这种类型使用两个输入数据总线a 和b ，作为乘数值，乘 积结果在数据总线c 上输出，这种类型可以由l u t 生成或由分离的乘法模 块生成。 2 、固定系数乘法器：这种类型将数据由a 总线输入，乘上由用户提供的 固定的常数，这种常数可以是固定的或者可重装载，在重装载模式下，一 电子科技大学硕士学位论文 个新的常数值可在输入总线b 处被提供。 3 、串行乘法器：在串行模式下，乘数被截断为一系列字长更短的乘数，然 后将每- - + 段乘数积相加得到最后的结果。这种类型需要的乘数器较小， 对于字长的设计十分有用，在串行模式下，数据由输入总线a 串行输入。 ao a s 工g n e d o b l ( 波d bl o a dd o n e s w a p b r f d n dr d y c e c l k a c - l r s c l r 图2 6 ：v i r t e x i i 可配置乘法器框图 2 2 2 3v i r t e x i if p g a 的存储资源 v i r t e x i if p g a 有两种存储资源，它们分别是b l o c ks e l e c tr a m 和d i s t r i b u t e d s e l e c tr a m 。在这里着重介绍b l o c ks e l e c tr a m 存储资源。 v i r t e x i if p g a 内置了大量的b l o c ks e l e c tr a m 存储资源。每个存储单元可 用存储容量为1 8 k b ，并且可以串联起来，用于要求更大容量的应用，具有真正 的双口性能，可以通过c o r eg e n e r a t o r 配置成双口或单口r a m ，r o m ，同步 异步f i f o s 。 如图2 7 ，作为双口r a m 时，1 8k bb l o c ks e l e c tr a m 具有两套完全独立的 端口，所有数据能被每个端口进行读写，它的读写都需要有时钟沿进行触发。 1 8 - k b l tb l o c ks e l e c l r a m 图2 7 ：v i r t e x i i 可配置1 8 - k b i t sb l o c ks e l e c t r a m 在进行读操作时，数据地址被寄存在地址端口，当r a m 被时钟沿触发后 数据被装载进输出锁存器上。 在进行写操作时，写数据地址被寄存在地址端口，r a m 被时钟沿触发后 电子科技大学硕士学位论文 数据被写入相应的地址空间，同时有三种不同的模式被用来决定输出端口的数 据： 1 w r j t e - f i r s t 模式 在这种模式下，写入数据被同步的写入地址空间和输出端口上，如图2 8 所示。 。nnn n 。 ：厂f 广_ ； o a t a i n a d d r 5 o a t ao m e n a b l e “。； “o i 。船器。；。t d 罂嚣。* i 8 ” lli i 图2 - 8 ：w r i t e - f i r s t 模式 2 r e a d f i r s t 模式 在r e a d f i r s t 模式下，写入地址空间的数据先被读出到输出端口，然 后写入数据才被写入相应的地址空间，如图2 - 9 图2 - 9 ：r e a d f i r s t 模式 3 n o c h a n g e 模式 在n o c h a n g e 模式下，在写入数据时，输出端口保持输出端口以前 的数据不变，如图2 - 9 。，、兰、，_ 一 w ；j 厂广1 i n 二二事d q j 3 q 互o q 二匹二 a d 矗b i $ d a t io u t 。m n m j 一。 ：。m i b b l m = ，。 。艘墨：。 图2 1 0 ：n o c h a n g e 模式 似 | ! 岫 州= i = 电子科技大学硕士学位论文 对于每个1 8 k b i t sb l o c ks e l e c tr a m 地址总线和数据总线的配置如表 2 2 所示，当数据总线为1 0 时，寻址深度为1 0 2 4 个数据。 表2 - 2 地址总线、数据总线及寻址深度关系表 p a r td a t ew i o l h d e p t h a d d r 8 u sd i b u s ，d 0 8 u sd pb u s td o pb u s jj 1 3 ：i bt l n sl 二 i 1 2 ：n 一1 ：l ，气o jjn o 、- - | j ：n )，i ：l l x q2 桀tj i l 【b? ：1 1 t l l 擗j 0 2 - 1t 1 ：0 j j ：1 0t 1 ：n 3 6s 1 2r ：0 )3 i ：订)，：0 电子科技大学硕士学位论文 3 1 概述v h d l 第三章硬件描述设计语言v h d l 语言是随着集成电路系统化和高度集成化的逐步发展而发展起来的，是 一种用于数字系统的设计和测试方法的描述语言。它是硬件设计者与e d a 工具之间的界面，设计者利用h d l 来描述自己的设计方案。并利用e d a 工具进行设计验证。v h d l 是7 0 年代末和8 0 年代初，由美国国防部为 他们的超高速集成电路v h s i c ( v e r yh l g hs p e e di n t e g r a t e d c i r c u i t ) 计划提出的硬件描述语言v h d l ( v h s i ch a r d w a r e d e s c r i p t l 0 nl a n g u a g e ) 。1 9 8 3 年7 月，这个任务由 i n t e r m e 髓u c s 、i b m 和t e x a si n s t r u m e n t s公司组成开发小组， 承担了提出语言版本并开发其软件环境的任务。目的在于使所开发的这种 硬件描述语言具有功能强大、严格、可读性好、实用性强、移植性好等特 点，避免重复劳动，省时省力并能降低开发电子新产品的费用，未来的政 府定货合同都用它来描述，同时也避免了对合同做出二义性的解释。1 9 8 6 年3 月，i e e e 开始致力于v h d l 的标准化工作，经过广泛的征求意见， 融合了其他h d l 的优点，i e e e 于1 9 8 7 年1 2 月公布了v h d l 的标准 版本( i e e e s t d1 0 7 6 1 9 8 7 ) ；后来经过进一步的改进，在1 9 9 3 年又 公布了新的标准( i e e e s t d1 0 7 6 1 9 9 3 ) 。v h d l 语言的主要优点是： 覆盖面广、描述能力强，是一个多层次的硬件描述语言；具有良好的可读 性，既可以被计算机接受，也容易被人理解；移植性很强，设计描述可以 被不同的工具支持，同一个v h d l 设计描述可以在不同的设计中采用；生 命周期长，原因是v h d l 的硬件描述和工艺技术无关，不会因工艺变化而 描述过时，与工艺技术有关的参数可以通过v h d l 提供的属性加以描述， 当生产工艺改变的时候，只需修改相应程序的属性参数即可。v h d l 语言 的不足：设计的最终实现取决于针对目标器件的编程器，工具的不同导致 综合质量不一样。 3 2 基本结构及语法规范 一个完整的v h d l 语言程序一般包含五部分： 第一、实体( e n t i t y ) 部分，用来描述系统( 或者生成器件) 的外部接口 信号。 第二、结构体( a r c h i t e c t u r e ) 部分，用来描述系统内部的结构与行为。 第三、配置( c o n f i g u r a t i o n ) 部分，这是属性选项，主要用来描述实体与结 构体、层与层之间的连接关系，例如高层设计需要将底层实体作为文 件加以利用，就要用到配置说明。 第四、程序包( p a c k a g e ) ，这也是一种属性选项，用来存放各模块都能共