（无线电物理专业论文）基于pci总线的视频数据采集系统的研究.pdf

摘要 本文详细介绍了基于计算机p c i 总线大容量视频数据采集系统的研制和实 现方法。该系统提供了两路1 3 5 删z 最高采样频率、8 位采样精度的数据采集通 道。该系统由数据采集卡和相应的配套软件组成。 论文对迥塑錾据采集系统的整焦左囊哒壁垂缠釜尘攫挟的功熊翻实现鲞堑一 了详细的讨论。在实际的研制过程中，利用c p l d 的在系统可编程( i s p ) 技术和 基于v h d l 语言的可编程逻辑器件设计技术实现了视频数据采集卡的控制模块。 在视频的a d 转换模块，用汇编程序模拟1 2 c 总线对初始化a d 转换芯片。针对 奎查曼墼塑墨塞二墨旦工翌堡进堇查鲤蒎皿然匹些垦鳋箕工整魁史煎型杰窒量 连续内存的问题。并简单介绍利用b r o l a n dc + + 程序来开发系统的驱动程序。 关键词：p c i 总线，在系统可编程，设备驱动程序， 数据采集，v h d l ，c p l d a b s t r a c t i nt h ed i s s e r t a t i o n ，w ed i s c r i b et h ei m p l e m e n t a t i o n o f l a r g ec a p a b i l i t yv i d e od a t a a c q u i s i t i o ns y s t e m b a s e do i lp c ib u so f c o m p u t e r 。t h es y s t e mi sc o m p o s e do f d a t a a c q u i s i t o nc a r da n dc o r r e s p o n d i n gs o f t w a r e 。t h ed a t aa c q u i s i t o nc a r di n c l u d et w o a c q u i s i t i o nc h a n n e l s ，8 - b i td i 百t i z a t i o na tr a t e su p t o1 3 5 m h z 。 f r i s t ，t h ea r c h i t e c t u r eo ft h ev i d e od a t aa c q u s i t i o ns y s t e mi ss t u d i e d 。t h e n ， t h ef u n c t i o na n di m p l e m e n t a t i o nm e t h o d eo f e a c hm o d u l ea r ei n t r o d u c e di nd e t a i l 。 t h ec o n t r o lm o d u l eo ft h ev i d e od a t aa c q u s i t i o nc a r di si m p l e m e n t e db y u s i n go f t h e i s pt e c h n o l o g yo fc p l da n dv h d l p r o g r a m m i n gt e c h n o l o g y 。t h ea dc o n v e r t e r u s e da s s e m b l e rt oi m p l e m e n tt h ei n i t i a l a z a t i o np r o g r a m e 。a n dt h ed o u b l eb u f f e r t e c h n o l o g yi s u s e df o rl a r g ec a p a b i l i t yd a t aa c q u s i t i o n b e c a u s eac o n t i o u s l yl a r g e m e m o r yi sd i f f i c u l tt oa p p l yi nw i n d o w so p e r a t i n gs y s t e m 。f i n a l l yw e u s eb r o l a n d c + + t oi n t r o d u c e dt h ed e v l e o p i n gp r o c e d u r eo f d r i v e r s 。 k e yw o r d ：p c i b u si s pd e v i c ed r i v e r d a t a a c q u s i t i o n v h d lc p l d 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 签名：粢立! ：l2 蠹日期：2 。3 年砂月g 自 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名： 翠立! ：j 皮导师签名： 盔垄筻 日期：2 0 0 3 年月g i 目 电子科技大学硕士论文 第一章引言 1 1 课题的应用背景及意义川2 1 数据采集是指将温度、压力、流量、位移等模拟量采集、转换成数字量后， 再由计算机进行存储、处理、显示或打印的过程。相应的系统称为数据采集系统。 随着计算机技术的飞速发展和普及，数据采集系统也迅速地得到应用。在生 产过程中，应用这一系统可对生产现场的工艺参数进行采集、监视和记录，为提 高产品的质量、降低成本提供信息和手段。在科学研究中，应用数据采集系统可 获得大量的动态信息，是研究瞬间物理过程的有力工具，也是获取科学奥秘的重 要手段之一。总之，不论在哪里的应用领域中，数据采集越及时，工作效率就越 高，取得的经济效益就越大。 数据采集系统的任务，具体地说，就是采集传感器输出的模拟信号并转换成 计算机能识别的数字信号，然后送入计算机，根据不同的需要由计算机进行相应 的计算和处理，得出所需的数据。与此同时，将计算机的数据进行显示或打印， 以便实现对某些物理量的监视，其中一部分数据还在生产的过程中被计算机控制 用来控制某些物理量。 系统数据采集系统性能的好坏，主要取决于它的精度和速度。在保证精度的 条件下，应用尽可能高的采样速度，以满足实时采集、实时处理和实时控制对速 度的要求。 1 2 国内外高速数据采集动态 从可购买的a d 器件来看，高速器件的速度高达1 5 g h z 的采样率，位数 一般8 位。1 2 位的a d 器件的最高速度一般不超过9 0 m h z 。器件的发展受集成 工艺的影响很大，近几年集成工艺不断发展，器件性能也不断提高。我国在高速 a d 器件的研制上与国外的差距很大，但是我国在微电子领域还是有一定的基 础。 就成型的高速数据采集系统而言，我们能向国外购买的数据采集系统速度一 般在5 0 0 m h z 。我国也研制出了5 0 0 m h z 的数据采集系统。其它是否有比这速度 更高，性能更先进的采集系统未见报道。 1 3 本文的主要工作 本论文设计一基于呈曼! 堕垡盟墼塑墨塞圭，星璺丛! ! ! ! 堡垫夔塑挂基矬堡 器，并用单片机模拟1 2 c 总线对其进行芯片的初始化。用a m c c 的$ 5 9 3 3 作为 一一一一 电子科技大学硕士论文 p c i 总线接口芯片：用片外容量为8 k 的双f i f o 作为数据采集的前端和p c i 总 线的数据缓冲，复杂可编程逻辑器件( c p l d ) 用以实现缓冲器的控制，a d 转换精度为8 位，两路模拟采集以1 6 位数据形式输出。采集速度为1 3 5 m h z 。 同时，简单介绍设驱动程序的开发，实现在w m d o w s9 8 操作系统下的安装和配 置。整个数据采集卡完成双路标准视频信号a d 转换，经过数据缓冲单元缓冲， 再通过p c i 总线传入计算机。 2 电子科技大学硕士论文 第二章数据采集介绍及应用数据 2 1 数据采集技术n 1 在微型计算机应用于智能化仪器仪表、信号处理和工业自动化等的过程中， 都存在着模拟量的测量与控制问题。即将温度、压力、流量、位移及角度等模拟 量转变为数字信号，再收集到微型机进一步予以显示、处理、记录和传输这个过 程即称“数据采集”。相应的系统即为微型机数据采集系统。 科学技术的发展已在速度、分辨率、精度、强阳能力，抗干扰能力等面向现代的 数据采集系统提出了越来越离的要求。 2 1 1 数据采集系统的典型结构 实际使用的微型机数据采集系统具有大致相似的典型结构( 见图2 1 ) 。系 2 - 1 采集系统典型结构 统由四部分组成： 1 数据采集器 包括多路开关m u x ，测量放大器i a ，取样保持放大器s h a ，模数转换器a d c 等。可将多个现场模拟信号逐个采样再量化成为数字信号后送往微型计算机。 电子科技大学硕士论文 2 微机接口电路 用来传送数据采集系统运行所需要的数据、状态信息以及控制信号。 3 数模转换器 将微机输出的数字信号再转换为模拟信号，以实现系统要求的显示、记录与 控制任务。人们将包含模数转换器的数据采集系统也称为模拟输入与输出系统。 4 应用软件 在许多场合，多路开关m u x 之前要配置前放与低通滤被器，以进一步提高输 入模拟信号的幅值并减小噪声的影响。 实际上，从数字信号处理的观点，我们可以将图2 1 改成如图2 2 所示框 图。输入的模拟信号( 时间、幅值均在连续变化范围内取值) 2 - 2 改进的采集系统图 首先经过一连续时间的预采样滤波器，由采样器每隔t 秒读出一次数据，再 由a d c 量化为二进制数码，即为微机可接受的数字信号。信号的采样脉冲应做得 很窄，以便在脉冲空余时间可以进行多路复用。在微机输出端，利用数模转换器 d a c ，可将数字信号再转换为模拟信号。在此转换过程中，二进制数首先转换为 连续时间脉冲。脉冲之间空隙则利用“再建滤波器”填充恢复平滑。 信号的处理过程如图2 3 ( a ) 与( b ) 所示。其中x ( t ) 为输入模拟信号。采样 信号脉冲可以表示为图2 3 ( c ) 所示的- - 进制数。图中用了较宽的时间间隔来表 示这些量化的二进制数。实际上，代表二进制数的码位应该很短，以留有足够的 空余时间为其它各路信号使用。 】i c l ) t2 t 3 1 4 t5 - r6 t7 r 牡 电子科技大学硕士论文 2 3 采样与数字转换过程 2 1 2 数据采集中的一些问题 模拟信号的采样和量化以及转变为二迸制数的过程，总称为模数转换 ( a d c ) 。下面比较仔细地讨论数据采集中的一些问题。 i 量化噪声 数据采集系统应具有把模拟信号转变为数字信号的功能。所谓数字信号，是 指在时间上和幅值上经过采样和量化的信号。数字信号可以用一序列的数来表 示，而每一个数又是由有限个数码来表示的。 2 采样频率的选取 数字信号x d 只是模拟信号x a 一个特定时刻取值的转换结果。我们用 x d 描述x a 的序列离散采样值，那么采样频率应该如何选取呢? 采样定理已经指 出，如果信号本身的频带是有限的，而采样频率又大干等于两倍信号所包含的最 高频率，则在理论上可以根据其离散采样值完全恢复出原始信号。这相当于在信 号最高频率时，每一周期至少提取两个采样值。实际上，为了保证信号质量，选 用的采样频率经常大于采样定理所指出的最小的采样频率，而选用信号最高频率 的3 倍到4 倍。工程上有时取到l o 倍。例如当模拟信号的最高频蠹为5 k h z ，理 f 5 电子科技大学硕士论文 论上的最小采样频率应为每秒内取1 万个采样值，而实际数据采集系统考虑到硬 件的一些限制还要选得更高一些。 通常我们称采样频率的一半为奈魁斯特频率。实质上，信号频带宽度所对应 的数字，即由采样所决定的最高频率分量。如果要采集一个信号波形，当包含的 频率分量高于奈奎斯特频率时，则这些较高的频率分量就将混入低于奈魁斯特频 率的低频分量中。只要被测信号波形中大多数频率分量都低于奈魁斯特频率，那 么，所受影咱就将降到最低限度。如果损失某些高频分量，会使瞬变过程伸长， 并使波形的锐角变圆。如果选用的采样频率低于上面所说的条件，即采样频率不 够高，则将会产生“温叠现象”。 2 2 数字视频基础d 1 模拟视频的数字化包括不少技术问题，如电视信号具有不同的制式而且采 用复合的y u v 信号方式，而计算机工作在r g b 空间：电视机是隔行扫描，计算机 显示器大多逐行扫描；电视图像的分辨率与显示器的分辨率也不尽相同等等。因 此，模拟视频的数字化主要包括色彩空间的转换、光栅扫描的转换以及分辨率的 统一。 模拟视频一般采用分量数字化方式，先把复合视频信号中的亮度和色度分 离，得到y u v 或y i q 分量，然后用三个模数转换器对三个分量分别进行数字化， 最后再转换成r g b 空间。 2 2 1 数字视频的采样格式 根据电视信号的特征，亮度信号的带宽是色度信号带宽的两倍。因此其 数字化时可采用幅色采样法，即对信号的色差分量的采样率低于对亮度分量的采 样率。用y ：u ：v 来表示y u v 三分量的采样比例，则数字视频的采样格式分别有 4 ：l ：l 、4 ：2 ；2 和4 ：4 ：4 三种。电视图像既是空间的函数，也是时间的函 数，而且又是隔行扫描式，所以其采样方式比扫描仪扫描图像的方式要复杂得多。 分量采样时采到的是隔行样本点，要把隔行样本组合成逐行样本，然后进行样本 点的量化，y u v 到r g b 色彩空间的转换等等，最后才能得到数字视频数据a 2 2 2 数字视频标准 为了在p a l 、n t s c 和s e c a m 电视制式之间确定共同的数字化参数，国家无 f 线电咨询委员会( c c l r ) 制定了广播级质量的数字电视编码标准，称为c c i r 6 0 1 标准。在该标准中，对采样频率、采样结构、色彩空问转换等都作了严格的规定， 主要有： 6 电子科技大学硕士论文 1 、采样频率为fs = 1 3 5 m n z 2 、分辨率与帧率 电视制式分辨率帧率 n t s c6 4 0 4 8 03 0 p a l 、s e c a m7 6 8 x 5 7 62 5 3 、根据fs 的采样率，在不同的采样格式下计算出数字视频的数据量： 采样格式( y ：u ：v ) 数据量( m b y t e s ) 4 ：2 ：22 7 4 ：4 ：44 0 2 3l2 c 总线研究4 1 1 2 c b u s ( i n t e r i c b u s ) 是p h i l i p s 推出的芯片间串行传输总线，它以二根连线 实现了完善的全双工同步数据传送，可以极方便地构成多机系统和外围器件扩展 系统。1 2 c 总线采用了器件地址的硬件设置方法，通过软件寻址完全避免了器件 的片选线寻址方法，从而使硬件系统具有最简单而灵活的扩展方法。按照1 2 c 总 线规范，总线传输中的所有状态都生成相对应的状态码，系统中的主机能够依照 这些状态码自动地进行总线管理，用户只要在程序中装入这些标准处理模块，根 据数据操作要求完成1 2 c 总线的初始化，启动1 2 c 总线就能自动完成规定的数据 传送操作。1 2 c 总线的时钟线s c l 和数据线s d a 都是双向传输线。总线备用时 s d a 和s c l 都必须保持高电平状态，只有关闭1 2 c 总线时才使s c l 钳位在低电 平。在标准1 2 c 模式下数据传送速率可达1 0 0 k b i t s ，高速模式下可达4 0 0 k b f f s 。总线的驱动能力受总线电容限制，不加驱动扩展时驱动能力为4 0 0 p f 。为 了能使总线上所有电路的输出能实现线“与”的逻辑功能，各个1 2 c 总线的接 口电路的输出端必须是漏极开路或集电极开路结构，输出端必须接上拉电阻。 2 3 11 2 c 总线系统中的几个名词、术语 主控器：1 2 c 总线工作时，任何一个主器件节点都能对总线实现控制，当某个主 器件节点控s , l y 总线时，称为主控器。主控器完成一次传输过程的初始化、发送 时钟信号及传输终止信号。 被控器：被主控器寻址的器件为被控器。1 2 c 总线系统中，主器件节点可作为主 控器也可作为被控器，而外围器件节点只能作为被控器。 发送器：总线上发送数据的器件。 7 电子科技大学硕士论文 接收器：总线上接收数据的器件。 2 3 21 2 c 总线的信号 在1 2 c 总线上每传输一位数据都有一个时钟脉冲相对应，其逻辑“0 ”和“l ” 的信号电平取决于该节点的正端电源v d d 的电压。 一、总线上数据的有效性 1 2 c 总线数据传输时，在时钟线高电平期间数据线上必须保持有稳定的逻辑 电平状态，高电平为数据l ，低电平为数据0 。只有在时钟线为低电平时，才允 许数据线上的电平状态变化。 二、总线数据传送的起始与停止 1 2 c 总线数据传送时有两种时序状态被分别定义为起始信号和终止信号。 泓一卞仁： 一一一；r 岛籍号鸯l 匕酋号 2 4 1 2 c 总线起止信号和终止信号 起始信号：在时钟线保持高电平期问，数据线出现由高电平向低电平变化时启动 1 2 c 总线，为1 2 c 总线的起始信号。 终止信号：在时钟线保持高电平期间，数据线上出现由低到高的电平变化时将停 止1 2 c 总线的数据传送，为1 2 c 总线的终止信号。 起始信号与终止信号都是由主控制器产生。总线上带有1 2 c 总线接口的器件 很容易检测到这些信号。但是对于不具备这些硬件接口的一些单片机来说，为了 能准确地检测到这些信号，必须保证在总线的一个时钟周期内对数据线至少进行 两次采样。 三应答信号 1 2 c 总线传送数据时，每传送一个字节数据后都必须有应答信号，与应答信 号相关的时钟由主控器产生，这时，发送器必须在这时钟位上释放数据线，使其 处于高电平状态，以便接收器在这一位上发送应答信号，应答信号在第9 个时钟 位上出现，接收器出现低电平为应答信号，高电平为非应答信号，当主控器接收 电子科技大学硕士论文 数摇辩，接牧弱最惹一个数据字节对，必绥鲶较控发送器发送一个 瘴答整，使 被控发送器释放数据线，以便主控器发送停止信号，从而结束数据发送。 四1 2 c 总线的数据传送 按照总线规定，起始倍母表明一次数据传输的开始，其后为寻址字节，寻址 字节囊麓7 整遗址和低1 镟方彝位组成，方囱饺援名主控器与被投糕数据传送方 囱，方离经为0 辩表秘童控器对被控器静麓搽俸，为l 辩袭赘主控嚣对被 控器的读操作，在寻址字节后是按指定读，写操作的数据字节和成祷位。数据传 送完成腊主控器都必须发送停止信号。 2 3 3 总线信号时序要求 梵了缳涯1 2 c 蕊线数攥鹃可靠簧送，瑟憨线上瓣售号藏痒终? 揍豹褒定， 其对净定义如表2 一l 耩承。圈中对圭要信号辩廖给出了定义，势簌凝2 一l 中给 出了嶷体数据。表中给出的s c l 时钟信号最小简电平和低电平周期决定了器件 的最大数据传输速率，标凇模式为1 0 0 k b i t s 、高速模式为4 0 0 k b i t s 。标准模 式和高速模式的1 2 c 总线器件都必须能满足番囱的最高数据传输遮率要求。当 然，安鼯数据簧输时可骧选择不同弱数据传送遮搴，目时也霹懿袋取延长s c l 低宅警溺期来控案l 数蠢镩邀速率。 2 11 2 c 总线时序 参数最小值最犬傻单位 s c l 时钟频翠 o1 0 0舭 程个终止信号 和起始信号之闯 4 。7u s 慈线必矮空耀戆 辩麓 题始信号保持对 4 。0u 嚣 间 s c l 时钟信号低 4 7u s 电平周期 s c l 时钟信号两4 0 u s 电警周期 一个蓬复莛媲信 4 。7n s 号瓣建立嚣霾 煞攒保持辩闻 5 。o黼 数掇遢5 z 时间 2 5 0 就鹄 s d a 和s c l 信号 1 0 0 0n s 的上升时间 s d a 椰s c l 信号 3 0 0n s 的下降时间 | 莲萎娥馁号躲建立 4 。0 u s 瓣阑 惑线上霉磊线翡 4 0 0 西 负裁电容 2 4 可编程视频信号输入处理器s a a 7 1 1 1 9 电子科技大学硕士论文 最复杂的信号莫过于视频信号。视频信号中除了包含图像信号之外，还包括 了行同步信号、行消隐信号、场同步信号、场消隐信号以及槽脉冲信号、前均衡 脉冲、后均衡脉冲等。因而，对视频信号进行a d 转换的电路也非常复杂，p h i l i p s 公司将这些非常复杂的视频a d 转换电路集成到了一块芯片内，从而生产出功能 强大的视频输入处理芯片s a a 7 1 1 1 ，为视频信号的数字化应用提供了极大的方便。 s a a 7 1 l l 采用c m o s 工艺。该器件通过简洁的1 2 c 总线与p c 机进行连接可方便地 构成s a a t i i l 的开发系统。s a a 7 1 l l 内部包含两路模拟处理通道，可以选择视频 源并可抗混叠滤波，同时还可以进行模数变换、自动嵌位、自动增益控制、时钟 产生、多制式解码等，另外还可对亮度、对比度和饱和度进行控制。s a a 7 1 1 1 芯 片中的场同步信号v r e f 、行同步信号h r e f 、奇偶场信号r e s i 、像素时钟信号l l c 2 都由管脚直接引出，从而省去了以往时钟同步电路的设计，其可靠性也有所提高。 系统内部锁相环技术的集成使得可靠性有了很大的提高，并极大地降低了设计复 杂度。因此，利用s a a 7 1 1 l 可为视频信号的数字化应用( 比如多媒体领域、数字电 视、图像处理、视频监控、可视电话、视频桌面系统等领域) 提供极大的方便。 2 4 1s a a 7 1 1 1 的主要特点 具有四路模拟输入和内部模拟信号源选择，如4xc v b s 、2xy c 或者( 1 xy c 和2xc v b s ) ： 具有两路模拟预处理通道： 对所选择的c v b s 或y c 通道可编程为静态增益控制或自动增益控制： 可进行白峰控制： 带有两路内置的模拟抗混叠滤波器： 内含两个8 位的a d 转换器： 内含片内时钟发生器； 具有梳状滤波功能： 行锁定系统时钟频率： 具有数字p l l ，可用来进行行同步处理和时钟发生： 所有不同的制式标准只需同一频率的晶振( 2 4 5 7 6 m h z ) ： 可进行行场同步信号的检测： 自动进行5 0 6 0 h z 场频的检测，自动进行标准p a l 制式和n t s c 制式之间 的转换： 可对各种制式的视频信号的亮度和色度进行处理，这些制式包括 p a l b g h i ，p a l n ，p a l m ，n t s c m ，n t s c n 和n t s c 4 4 3 ： 1 0 电子科技大学硕士论文 用户可编程进行亮度峰值控制和镜头孔径修正： 可进行亮度、色度、饱和度的片内控制： 具有实时状态信息输出： 数据输出格式多样，具体格式如下：4 ：i ：l 的y u v 格式( 1 2 位) ：4 ：2 ： 2 的y u v 格式( 1 6 位) ：4 ：2 ：2 的y u v 格式 c c i r 一6 5 6 ( 8 位) ：5 ：6 ：5 的r g b 格式( 1 6 位) ： 具有符合i e e e l1 4 9 1 标准扫描逻辑的边界扫描测试电路： 可通过1 2 c 总线接受外部控制器的完全控制。 2 4 2 引脚功能图 关于s a a t l l l 的弓j 脚我们只是简单介绍一下比较有用的的引脚。 各引脚的功能如下： 4 脚：( i i c s a ) 1 2 c 总线，从地址选择，为“0 ”时：4 8 h ，写：4 9 h ，读：为“1 ”时：4 a h ， 写：4 b h ，读： 5 脚：( s d a ) 1 2 c 总线。串行数据输入输出： 6 脚：( s c l ) 1 2 c 串行时钟输入； 1 5 ，1 7 ，1 9 ，2 l 脚：分别对应四个模拟输入通道： 2 6 ( v r e f ) 垂直参考输出信号( 1 2 c - b i tc o m p 0 = 0 ) 或复合消隐信号的反相 ( 1 2 c - b i tc o m p o = 1 ) ：( 通过1 2 c b i t0 e h v 选通) ； 2 9 脚：( l l c ) 行锁定系统时钟输出( 2 7 唧z ) ： 3 0 脚：( l l c 2 ) l l c 二分频( 1 3 5 m h z ) ： 3 1 脚：( c r e f ) 时钟参考输出，由内部c g c 产生的1 3 5 m h z 频率的时钟有效信号。 利用c r e f , 可使v p o 总线的所有接口的总线达到完全同相； 3 2 脚：( r e s ) 复位信号( 低电平有效，输出) ，使设备处于确定状态，所有数据输出均 处于高阻态，1 2 c 总线复位： 3 3 脚：( c e ) 使能，低电平强制复位： 3 8 脚：( h s ) 水平同步输出信号。 3 9 脚：( r t s l ) 由1 2 c - b i tr t s e l 控制的两种功能。r t s e l = o 时为p a l 行榷别信号 ( 低= “p a l ”行) ，标明是否反相的r y 分量。r t s e l = l 时为h - p l l 锁定信号，“商” 指示内部水平锁相环已锁定： 4 0 脚：( r t s o ) 由1 2 c b i tr t s e t 控制的两种功能。r t s e l = o 时为奇偶场信号，其 电子科技大学硕士论文 中“高”为奇数场。而r t s e l = l 时为垂直锁定信号，“高”表示内部v n l 己锁定： 4 l 脚：( v s ) 针对y u v 输出的垂直同步信号( 可通过1 2 c - b i to e b v 使能) ，如果处于 垂直噪声限幅( v n l ) ，那么v s 高电平时间大约是6 行，且在上升沿包含相位信息： 4 2 脚：( h r e f ) 水平参考输出信号( 通过1 2 c b i to e h v 使能) ，该信号指示y u v 总线 上的数据，上升沿标明有效行的开始，高电平的周期为7 2 0 个采样点，在垂直消隐 间隔期间，该信号依然有效： 4 5 5 0 脚：( v p o ( 1 5 - 1 0 ) ) 数字v p o 总线( 视频输出端口) 信号的高位，可用于输出数 据的速率和格式。可以通过1 2 c b i to f t s o 和o f t s l 控制。当v i p b = l 时，数字 化的输入信号的高六位( a d l 7 2 ) 与这组输出信号相连： 5 3 6 2 脚：( v p o ( 9 - 0 ) ) 数字v p o 总线( 视频输出端口) 信号的低位，用于输出数据的 速率和格式。可以通过1 2 c - b i to f t s o 和o f t s l 控制。当v i p b = 1 时，数字化的 输入信号的a d l 1 - 0 和a d 2 7 0 与这组输出信号相连： 6 3 脚：( f e i ) 快速输入使能信号( 低有效) 。该信号用来控制数字y u v 总线的快速 切换，高电平时，s a a 7 1 1 1 的y 和u v 输出变为高阻： 6 4 脚：( g p s w ) 通用开关( 输出) 。通过对1 2 c 总线的控制来设置该信号的状态，为 t t l 电平： 6 5 脚：( x t a l ) 晶振的第二脚。如果使用t t l 时钟信号，该引脚不连接： 6 6 脚：( x t a l l ) 2 4 5 7 6 m h z 晶振的输入脚或连接外部时钟输入( t t l 兼容) ： 1 2 电子科技大学硕士论文 第三章p c i 总线技术研究及其接口实现 3 1 p c i 总线简介砧6 1 3 1 1p c i 总线的特点 p c i 是先进的高性能的局部总线，可同时支持多组外围设备。p c i 局部总线 不受制于处理器，为中央处理器及高速外围设备提供一座桥梁，更可控制总线之 间的数据传输，提高数据吞吐量。p c i 采用高度综合化的局部总线结构，其优化 的设计可充分利用今日最先进的微处理器及个人电脑科技，它可确保电脑部件、 附加卡及系统间的运作可靠，并能完全兼容现有的i s a e i s a m i c r o c h a n n c l 扩充总线。总之，p c i 局部总线具有如下特点： l 高性能 p c i 局部总线以3 3 m h z 的时钟频率操作，采用3 2 位数据总线，可支持多组 外围部件及附加卡。数据传输速率可高达1 3 2 m b s ，远远超过标准i s a 总线 5 m b s 的速率。即使在3 2 位的情况下也能支持奔腾( p e n t i u m ) 电脑的图形数 据传送速率。 2 线性突发传输 p c i 支持线性突发的数据传输模式，可确保总线不断满载数据。外围设备一 般会使内存某个地址顺序接收数据，这种线性或顺序的寻址方式，意味着可以由 某一个地址起读写大量数据，然后每次只需将地址自动加l ，便可接收数据流内 下一个字节的数据。线性突发传输能够更有效地运用总线的带宽去传送数据，以 减少无谓的地址操作。 p c i 总线的全部读写传送都可以用突发传送。突发传送的长度由总线主设备 决定，在数据传送开始时，目标得到起始地址和交易类型，但没有传送长度。当 主设备准备传送每一个数据项时，主设备通知目标是否为最后一个数据项。当最 后一个数据项传送后本次数据传送即告结束。 3 极小的存取延误 支持p c i 的设备，存取延误很小，能够大幅度减少外围设备取得总线控制权 所需的时问。 4 不受处理器限制 p c i 独立于处理器的结构，形成一种独特的中间缓冲器设计方式，将中央处 理器子系统与外围设备分开。用户可随意增添外围设各，以扩充电脑系统而不必 电子科技大学硕士论文 担心在不同时钟频率下会导致性能的下降。 5 适合于各种机型 p c i 局部总线不只是为标准的桌面( 台式) 电脑提供合理的局部总线设计， 同时也适用于便携式电脑和服务器。在服务器环境下，p c i 支持分级式外围设备 的特性，可使一个p c 界面支持一组级连p c i 局部总线；也可以使设置为多组 p c i 总线的服务器增添额外的扩展插槽，提供更多i 0 接口，并将高带宽与低 带宽的数据分隔开来。 6 兼容性强 由于p c i 的设计是要辅助现有的扩展总线标准，困此它与i s a 、e i s a 及 m c a 总线完全兼容。虽然现有电脑系统的插槽数目有限，但p c 局部总线可提 供“共用插槽”，以便接插一个p c i 、i s a 、e i s a 及m c a 插头。 7 预留了发展空间 p c i 总线在开发时预留了充足的发展空间，例如，它支持6 4 位地址数据 多路复用。p c i 的6 4 位延伸设计，可将系统的数据传输速率提高到2 6 4 m b s 。 p c i 还提供了自动配置功能，从而保证了用户在安装外围卡时，不需要手工调整 跨接线。 8 低成本、高效益 p c i 芯片将大量系统功能高度集中，节省了逻辑电路，耗用较小的电路板， 成本降低。p c i 部件采用地址数据线复用，从而使p c i 部件用以连接其它部 件的引脚数减至5 0 以下。 3 1 2p c ! 总线协议基础 3 1 2 1p c i 数据传输机制 p c i 基本总线协议传输机制是猝发成组传输。一个猝发分组由一个地址节拍 和多个数据节拍组成。p c i 支持存储器空间和i 0 空间的猝发。这里的猝发传 输是指主桥( 位于主处理机和p c i 总线间) 可以将多个存储器写访问，在不产生 副作用的前提下合并为一次传输。个设备通过将基址寄存器的预取位置1 ，来 表示允许预读数据和合并写数据。一个桥可利用初始化时配置软件所提供的地址 范围，来区分哪些地址空间可以合并，哪些不能合并。当遇到要写的后续数据不 可预取或者一个对任何范围的读操作时，在缓冲器的数据合并操作必须停止并将 以前的合并结果清洗。但其后的写操作，如果在预取范围内，便可与更后面的写 操作合并，但无论如何不能与前面合并过的数据合并。 只要处理机发出的一系列写数据( 双字) 所隐含的地址顺序相同，主桥路总 1 4 电子科技大学硕士论文 是可以将它们组合成突发数据。 p c i 总线上的所有数据传输基本上都是由以下三条信号线控制的： f r a m e # ：由主设备驱动，指明一个数据传输的起始和结束。 i r d y # ：由主设备驱动，允许插入等待周期。 t r d y # ：由从设备驱动，允许插入等待周期。 当数据有效时，数据资源需要无条件设置x r d y # 信号( 写操作为i r d y # ， 读操作为t r d y # ) 。接受方可以在适当的时间发出它的x r d y 彝信号。 f r a m e # 信号有效后的第一个时钟前沿是地址周期的开始，此时传送地址信息 和总线命令。下个时钟前沿开始一个或多个数据周期，每逢i r d y # 和t r d y # 同时有效时，所对应的时钟前沿就使数据在主、从设备之间传送，在此期间， 可由主设备或从设备分别利用i r d y # 和t r d y # 的无效而插入等待周期。 一旦主设备设置了i r d y # 信号，直到当前数据周期结束为止，主设备不能 改变i r d y # 信号和f r a m e # 信号。而一个从设备一旦设置了t r d y # 信号或 s t o p # 信号，就不能改变d e v s e l # 、t r d y # 或s t o p # ，直到当前的数据周 期完成。当最后一次数据传输时( 有时紧接地址周期之后) 主设备应撤消f r a m e # 信号，而建立i r d y # 信号，表明主设备己做好了最后一次传输数据的准备， 待到从设备发出t r d y # 信号后，就说明最后一次数据传输已完成，f r a m e # 和i r d y # 信号均撤消，接口回至了空闲状态。 3 1 2 2p c i 编址 p c i 定义了三个物理空间：存储器地址空间，i 0 地址空间和配置空间。这 些编址是分布式的，每个设备都对自己的地址空间负责。p c i 总线支持正向编码 和反向编码两种类型。存储器和i 0 地址空间为全范围地址。在配置地址空间， 由a d 7 ；2 寻址6 4 个双字寄存器，当一条配置指令的地址被译码，i d s e l 有效且a d 1 ：o 】= 0 0 时，设备判定是否是寻址自己的配置寄存器。如果不是则 不理会当前操作。 字节允许用来指出哪一个字节是有效数据，在每个新的数据节拍上，可改变 字节允许位，使之对数据的有效性和有效部分进行界定。这一功能称为“字节校 正”。 3 1 3p c i 总线数据传输 p c i 是地址数据复用总线，每一个p c i 总线传送由两个节拍组成：地址节 拍和数据节拍。个地址节拍由f r a m e # 信号从非激活状态( 高电平) 转换到 激活状态( 低电平) 的周期开始。在地址节拍，总线主设备通过c b e 3 ：0 】 # 端发送总线命令，如果总线读命令，紧接着地址节拍的时钟周期叫做总线转换 电子科技大学硕士论文 周期，在这一个时钟周期内，a d 3 1 ：0 既不被主设备驱动也不被从设备驱动， 以避免总线冲突。对于写操作，就没有总线转换周期，总线直接从地址节拍进入 数据节拍。地址节拍的时间是一个p c i 时钟周期，数据节拍取决于要传送的数据 个数，一个数据节拍至少需要一个p c i 时钟周期，在任何一个数据节拍都可以插 入等待周期。f r a m e # 从有效变为无效表示当前正在进行最后一个数据节拍。 总线操作结束有多种方式，通常由主设备和从设备共同撤消准备信号：t r d y # 和i r d 、- y # 。如果从设备不能够继续传送，可以设置s t o p # 信号，表示从设 备撤消与总线的连接：所寻址的从设备不存在或者d e v s e l # 信号一直为无效状 态都可能导致主设备结束当前总线操作，使f r a m e # 和i r d y # 变成无效，回 到总线空闲状态。 在存储器指令传送期间，所有从设备都应检查a d 1 ：0 ，并且提供所要 求的猝发顺序，或在第一个数据节拍之后让从设备脱离总线。所有支持猝发的设 备各都要求线性出发顺序。对于采用高速缓存线触发器例外。在存储器空间，是 对于a d 3 1 ：2 译码得到的双字地址进行操作。在线性增加模式下，在每个 数据节拍后，地址增加4 个字节，直到传送结束。 在存储器命令期间，a d 1 ：0 有如下意义： a d la d o猝发顺序 00线性增加 0l高速缓存线触发器模式 1x保留 3 1 3 1 读操作 当f r a m e # 有效时，读传送开始，在a d 3 1 ：o 】上保持有效地址信号，同 时c b e 3 ：0 1 # 保持一个总线命令。如果总线命令为0 1 1 0 b ( 存储器命令) ， 同时a de 3 1 ：0 上的地址又在目标设备的地址范围内，该设备将置d e v s e l # 信号有效( 低电平) ，然后主设备停止驱动a d 3 1 ：0 ，置i r d y # 为低， 表明主设备准备好接受数据。第一个数据节拍产生于第三个时钟周期( 第二个时 钟为转换周期) 。在这个数据期内，c b ei - 3 ：o 是信号是字节允许，以表示 数据总线的哪些字节有效。主设备在接下来的每个时钟周期的上升沿检查t r d y # 信号，如果t r d y # 为高电平( 无效) ，表示从设备没有准备好，主设备自动 插入等待周期，反之，将传送数据，完成一个数据节拍。当主设备使f r a m e # 从有效变为无效，表示当前是最后一个数据节拍。 3 1 3 2 写搡作 在写传送中，由于地址和数据都是由主设备提供，不存在a d 3 1 ：o l 切换 1 6 电子科技大学硕士论文 驱动的问题，所以没有转换周期。除此之外，写传送和读传送类似，数据节拍完 成的工作是相同的。 3 1 3 3 传送终止 总线主设备和从设备都可以终止p c i 传送。无论什么原因引起终止，当 f r a m e # 和i r d y # 都无效时，所有传送将被终止，进入i d l e 周期。 l 总线主设备引起终止 由于某种原因，总线主控设备常常要终止一个p c i 传送，最典型的是一次 数据传送结束；或者由于总线上具有更高优先级的设备请求占用总线而由总线仲 裁器取消当前主设各的总线主控权( 移去了g n t # 信号) ；或者主设备发出了 f r a m e # 信号后在规定的时间内没有检测到目标设备d e v s e l # 响应信号，都 可能导致终止。 2 从设备引发的终止 从设备可以通过s t o p # 信号请求总线主控设备终止传送，一旦s t o p # 信 号有效，必须保持有效直到主设备置f r a m e # 无效。i r d y # 与t r d y # 之间的 关系与s t o p # 与f r a m e # 之间的关系无关。所以，在从设备请求终止期间( 置 s t o p # 有效) ，数据仍可以传送，这仅取决于当时i r d y # 和t r d y # 的状态。 从设备可由以下两种原因导致终上： 重入：从设备正处于不能传送数据状态而导致终止； 解除连接：导致从设备解除连接的原因有很多。例如，设备响应速度太慢， 从设备可解除连接，让出总线，以允许访问更快的设备：猝发传送中，从设备检 测到下一个数据的地址己经超出规定的范围，也可能导致从设备解除连接。 3 1 4p c i 总线仲裁机制 p c i 总线主设备要求使用p c i 总线执行数据传输时，它必须从p c i 总线仲 裁器请求使用总线。每个主设备都有各自的请求线r e q # 和批准线g n t # 。在 任意时刻，一个或多个p c i 总线主设备可能要求使用p c i 总线，执行数据传送到 另一个p c i 设备。每个发出请求的主设备有效其r e q # 输出，通知总线仲裁器 它正在请求总线。总线仲裁器根据系统指定的算法确定哪个请求的设备该获得总 线使用权后，有效其g n t # 信号线。 p c i 采用隐式总线仲裁。即在当前主设备正在执行数据传输时，p c i 机理允 许总线仲裁发生。如果仲裁器决定将下一次交易的总线所有权授于某个主设备， 而不是当前交易的主设备，它从当前主设备取回g n t # ( 即先取得) 并将之发 给总线的下一个所有者，但是，直到当前主设备让总线空闲，下一个所有者才取 得总线所有权。隐式总线仲裁不必占用p c i 总线周期，提高了总线使用效率。 电子科技大学硕士论文 但是如果在总线空闲期，就不一定采用隐式仲裁。 p c i 总线仲裁主要利用r e q ：g ：和g n t # 两个信号线实现。仲裁器可以在任 何时钟上置某一设备的g n t - 蚌无效。若某一设备要利用p c i 总线传输数据时， 必须确保它的g n t # 信号在此时有效。下面给出p c i 总线仲裁的协议规则： ( 1 ) 若设置了g n t # 信号无效而f r a m e - # 有效时，当前的数据传输是合 法的且继续进行下去。 ( 2 ) 若总线不处于空闲状态，则一个设备g n t # 信号有效和另一个设备的 g n t # 信号无效之间必须有一个延迟时钟，否则会在a d 线上和p a r 线上出现 时序竞争。 ( 3 ) 当f r a m e # 无效时，为了响应更高优先级主设备的服务，可以在任 意时刻设置g n t # 和r e q # 无效。若总线占用者在g n t # 和r e q # 设置后， 在处于空闲状态1 6 个p