Virtuoso软件的使用技巧.ppt

Virtuoso软件的使用技巧,1、Virtuoso简介2、如何正确进入Virtuoso3、电路图的绘制4、电路图的仿真与分析5、版图的绘制6、版图的验证DRC/LVS7、版图后仿真,主要内容,Cadence公司的Virtuoso是一个适用于高级模拟、混合信号、射频和定制数字设计的定制设计平台，并可以提供深亚微米(45nm)的数字元件特性验证.Virtuoso的主要功能有：1、绘制电路图2、绘制版图3、模拟电路的仿真分析(specture)Virtuoso其他功能：Verilog-Editor、VerilogA-Editor、VHDL-Editor、VHDLAMS-Editor、Graphics-Editor、Text-Editor,1、Virtuoso简介2、如何正确进入Virtuoso3、电路图的绘制4、电路图的仿真与分析5、版图的绘制6、版图的验证DRC/LVS7、版图后仿真,主要内容,ExceedBroadcast选择用户,设置环境变量：setenvDISPLAYIP:0,打开icfb,使icfb和终端可以同时使用,ToolsLibraryManager,新建库：FileNewLibrary,FileNewCellView,Tool:Composer-Schematic,1、Virtuoso简介2、如何正确进入Virtuoso3、电路图的绘制4、电路图的仿真与分析5、版图的绘制6、版图的验证DRC/LVS7、版图后仿真,主要内容,添加元件,修改元件属性,每次重新打开电路图都要进行设置。,连线需要注意：1、规则2、快捷,Checkandsave,添加管脚需要注意：1、命名2、方向,Makeasymbol：DesignCreateCellviewFromPinList,管脚命名必须与电路图中一致,调用生成的模块,常用的快捷键,i(instance)：插入元件f(fullscreen)：全屏幕w(wire)：连线p(pin):加管脚q(quality):编辑属性,e：进入下一层模块ctrl+e：返回上一层模块:缩小两倍:放大两倍,1、Virtuoso简介2、如何进入Virtuoso3、电路图的绘制4、电路图的仿真与分析5、版图的绘制6、版图的验证DRC/LVS7、版图后仿真,主要内容,仿真环境：ToolsAnalogEnvironment,添加库文件：SetupModelLibraries,BrowseAdd,设定仿真参数:AnalysesChoose,节点电流：OutputsToBeSavedSelectOnSchematic,保存仿真参数：SessionSavestate,netlistandrun与run,simulationOutputlog,瞬态/静态电压、瞬态/静态电流、幅度、相位、工作状态,仿真结果的测量,1、Virtuoso简介2、如何进入Virtuoso3、电路图的绘制4、电路图的仿真与分析5、版图的绘制6、版图的验证DRC/LVS7、版图后仿真,主要内容,必须确保绘制版图需要的工艺文件与版图所在的库是在同一个目录下的,OptionsDisplayMinorspacing,LSW,AV(allvisible)；NV(nonvisible)；AS(allselectable)；NS(nonselectable)。,常用的快捷键,r：绘制长方形c：copyF4：part/fulls：stretcho：添加contact或viai：调用模块q：修改属性k：尺shift+k：取消所有尺l：加label,x/shift+x：进入底层模块shift+b：返回顶层模块shift+z：缩小一半ctrl+z：增大两倍p：pathshift+c：chopF3：改变操作属性shift+f：显示具体层ctrl+f：显示模块u：undo,1、Virtuoso简介2、如何进入Virtuoso3、电路图的绘制4、电路图的仿真与分析5、版图的绘制6、版图的验证DRC/LVS7、版图后仿真,主要内容,版图的设计错误可以分成两类：违反几何设计规则的错误检查工具DRC(DesignRulesCheck)。版图与原理图一致性的错误检查工具LVS(LayoutversusSchematic)。,CalibreRunDRC,RulesRunDRC,查找错误,LVS(Layoutvs.Schematic)Inputthenetlist,由版图生成.gds文件thereisnoerrorsandwarningmessages,LVS-1,LVS-1,RunLVS,LVS-2,111#addfull/relativepathtoreplacexxx112setenvSOURCE_PATH/home/zhaozhe/lvs_as/op_schematic113#setenvSOURCE_PATHmpw_08114#setenvSOURCE_PATHgood115116#addschematictopcellnametoreplacexxx117setenvSOURCE_PRIMARYopamp118119#setenvSOURCE_PRIMARYtop_ma120#setenvSOURCE_PRIMARYHDPWM_top_with_buffer121#setenvSOURCE_PRIMARYdual_vco_top122#setenvSOURCE_PRIMARYdual_vco_vc_gen123124#addfull/relativepathtoreplacexxx125setenvLAYOUT_PATH/home/zhaozhe/lvs_as/OP_CL_3p.calibre.gds126#setenvLAYOUT_PATHmpw_08.gds127#setenvLAYOUT_PATH./gdsDPWM/dual_vco_top.gds128129#addlayouttopcellnametoreplacexxx130setenvLAYOUT_PRIMARYOP_CL_3p131#setenvLAYOUT_PRIMARYmpw_08132#setenvLAYOUT_PRIMARYHDP