基于FPGA的欧洲应答器编码实现.docx

文章编号 :167320291 (2006) 0220072204基于 fp ga 的欧洲应答器编码实现张斌 ,李开成(北京交通大学 电子信息工程学院 ,北京 100044)摘要 :应答器作为车地间信息传输的方式之一 ,在列车运行控制系统中有广泛的应用 ,欧洲列车控 制 系 统 ( e tcs) 就 利 用 欧 洲 应 答 器 ( eu robal ise) 来 实 现 车- 地 间 的 通 信. 本 文 在 eu2robal ise 编码原 理 的 基 础 上 , 设 计 了 一 种 利 用 现 场 可 编 程 逻 辑 门 阵 列 ( f p ga ) 来 实 现 eu2robal ise 实时编码的方法 ,在 ma x + pl u s i i 平台上应用 v hdl 硬件描述语言进行了仿真分 析 ,最后的验证结果表明设计正确 ,达到了预期的目的.关键词 :欧洲应答器 ;编码 ;现场可编程门阵列 ; ma x + pl u s i i ;硬件描述语言中图分类号 : u 28315文献标识码 :bcoding of eurobal ise ba sed on fp gaz ha n g b i n , l i kai- chen g( school of elect ro nics and informatio n engineering , beijing j iaoto ng u niversit y , beijing 100044 ,china)abstract :as one of t he met hods to transmit information between t he train and t he trail , balise are widely usedin t he control system of train operation. for example t he etcs makes use of t he eu robal ise to realize t he communication between t he vehicle and t he trail. on t he basis of introducing t he principle of eu robal ise , t he essay also shows a way of its implementation by using fp ga. and it makes some emulating analyses on t he platform of max + pl u sii by using v hdl hardware description language. the result of emulation sug2 gests t hat t he design has reached t he expected purpose.key words :euro balise ; co ding ; field p ro grammable gate array ( f p ga) ; ma x + pl u s i i ; vhsic hard2ware descrip tio n language ( v hdl )列车对运行控制系统的功能 、安全性和可靠性的要求越来越高. 这些功能 、安全性和可靠性目标的 实现需要列控系统在车- 地间传输大量的信息.应答器作为车- 地间信息传输的一种方式在列 控系统应用中得到了快速的发展 . 20 世纪 90 年代 ,欧洲铁路联盟在制定欧洲列车控制系统 ( e tcs) 技 术规范的同时 ,也制定了统一的应答器 欧洲应答器 ( eu robal ise ) . 欧 洲 应 答 器 可 以 应 用 于e tcs 系统的各个级别 ,在 e tcs 0 级和 1 级中 ,欧 洲应答器主要用来传输运行权限信息和线路参数信息 ;在 e tcs 2 级和 3 级 ,欧洲应答器主要用来完成 列车定位的工作1 ,2 .由于欧洲应答器具有灵活性强 、信息量大 、可靠性高等特点 ,因此 ,中国列车控制系统 ( c tcs) 借鉴 欧洲应答器的技术规范 , 制定了适合我国铁路系统 的应答器. 在 c tcs1 级中 ,应答器实现列车运行安 全监控功能 ; c tcs 2 级中 ,应答器用来向列车传输 定位信息 、进路参数 、线路参数 、限速和停车信息 ; c tcs3 ,4 级中 ,主要用来完成与列车定位相关的一 些工作1 .eurobal ise 的分类和结构按工作原理 , 欧洲应答器 eu robal ise 可以 分为两类. 一类是固定应答器 ,其发送的数据信息是1收稿日期 :2005206214作者简介 :张斌 ( 1981 ) ,男 ,甘肃天水人 ,硕士生. ema il :limp bizkit 1963 163 . co m李开成 ( 1966 ) ,男 ,广西北流人 ,副教授.第 2 期张 斌等 :基于 f p ga 的欧洲应答器编码实现73不能选择 、固定不变的 ; 另一类是可变应答器 ,应答器发送的数据可以根据用户的需要而改变.固定应答器是独立的单机设备 ,它事先固定存 储一条数据报文 ,平时处于休眠状态 ,当有列车经过 时 ,它被车载天线发送的瞬态功率激活 ,然后向列车传送事先存储于其中的固定数据报文 ,车载设备对 接收到的数据报文进行处理.与可变应答器相结合的轨旁设备是轨旁电子单 元 (l eu) 和车站信号机. 当有列车经过时 ,l eu 根 据来自于信号机的实时输入信息 ,选中预先存储于其中的 1 024 个数据报文中的一个 ,传送给可变应 答器 ,可变应答器按它自己的编码方式对数据进行 编码 ,然后把编码后的数据报文传送给车载设备进 行处理2 .eu robal ise 具体的结构图如图 1 所示.现 eu robal ise 的编码.2 eurobal ise 的编码原理2 . 1报文格式适用于 eu robal ise 的报文格式分为长报文(1 023 位) 和短报文 ( 341 位) 两种 ,格式 ( 最左边为 最高位) 如图 3 所示. 其中输入的用户数据分别为830 位和 210 位 .图 3 eurobal ise 的报文格式fig. 3 telegram format of eu robal ise对输入的用户数据经过扰乱和 10 到 11 位数据 转换后得到图 3 中所示的用户报文 ,控制位在当前 的报文格式中 ,应定义为 : b109 = 0 , b108 = 0 , b107 =1 . 接下来的 12 位的扰乱位 ,用于对输入的用户数据进行扰乱. 然后是 10 位的额外修整位 ,它的作用 是为独立于扰乱的校验位加上修整限制条件 . 最后 是计算得到的 85 位的校验位.2 . 2 编码原理eu robal ise 的编码选用一个具有初始值 s 、 特征多项式为 h ( x ) 的 32 位线性反馈移位寄存器对输入的用户数据进行扰乱. 其中 , 线性反馈移位寄存器的初始值 s 的计算方法为图 1 eurobal ise 的结构图fig. 1 topology of eu robal ise我国 ctcs 系统借鉴 eu robal ise 技术规范 , 制定的应答器系统和欧洲应答器 ( eu robal ise) 具 有相同点也有不同之处. 它们具有相同的车载设备 , 而 两 者 所 具 有 的 轨 旁 设 备 有 所 不 同 . 在 eu2robal ise 中轨旁电子单元 ( l eu ) 和信号机之间 利用特殊接口s连接 ,而在 c tcs 系统中 ,轨旁电 子单元 (l eu) 和车站联锁系统之间利用串口连接. 具体的结构图如图 2 所示.s = ( 2801775573 b ) mo d 232式中 , b 为所选的 12 位扰乱位的 10 进制表示.选取这个 32 位线性反馈移位寄存器的特征多 项式为( 1)x32 + x31 + x30 + x29 + x27 + x25 +h ( x) =+ 1 (2)数据扰乱的具体过程可以以表示为如下形式0 31( i = m - 1 , 0)( 3)( 4)si = u i( x ) | r h ( x ) x( x ) + u i x 32 图 2 ctcs 系统中应答器的结构图fig. 2 topology of bal ise in c tcs不管是在 e tcs 系统还是在 c tcs 系统中 ,应 答器都要向车载设备提供列车进站的股道号 、股道 长度 、临时限速等动态实时信息 ,对实时性的要求非 常高. 同时 ,在 c tcs 系统中 ,由于 l eu 通过串口和 联锁系统连接 ,数据变化大 ,在 l eu 中无法事先存 储那么大量的数据报文 ,所以 ,需要在可变应答器中 对数据进行实时编码 ,然后发送给车载设备处理 . 因 此 ,需要选用功耗低 、实时性好的 f p ga 芯片来实经过扰乱后的数据按输出的先后顺序每 10 位一个码字进行分组 , 然后利用事先定义好的 10 到11 位的转换表对每一个 10 位的码字进行 10 到 11用户报文控制位扰乱位额外修整位校验位83 11 = 913 位或21 11 = 231 位3 位12 位10 位85 位北 京 交 通大 学 学 报第 30 卷74位的数据转换 . 这里的转换规则是 :把 10 位二进制的码字以十进制整数 x ( x 在 0 到 1 023 之 间) 表 示 ,然后从定义好的转换表中找到第 x 个 11 位数据块 , 则这个 11 位数据块就是 10 位码字转换后得到的 11 位的码字.进行这样的数据扰乱和转换后 , 再结合控制位 、 选择的 12 位扰乱位和 10 位额外修整位就得到了整编码后的数据 .(4) 当输出端 f ifo 中存储数据达到编码输出 要求的数据块大小时 ,数据输出 ,进行下一步处理.个报文的 bn - 1 , b85 位 ( 对于长报文 n = 1 023 , 对于短报文 n = 431) , 然后利用下式计算报文最后的85 位校验位 3 b84 x 84 + b1 x + b0 =r f ( x ) g ( x ) bn - 1 x n - 1 + b85 x 85 + o ( x )( 5)图 4 fpga 实现的结构框图fig. 4 st ruct ural block diagram of f p ga3 . 2仿真与验证从 ma x + pl u s i i 综合后的结果可以看出 ,一 个长或短报文整个编码过程占用了 ep1 k50 t i144芯片 65 %或 61 %的逻辑单元 (l e) , 嵌入式存储块( eab) 用了 6 或 4 个 .然 后 分 别 利 用 27 组 8 位 实 验 数 据 块式中 , o ( x ) = g ( x ) , f ( x ) , g ( x ) 的选择随报文格式的不同而不同 1 , 4 .经过以上的过程后就得到了一个完整的报文结构 bn - 1 , b0 ( n = 1 023 或 341) .eurobal ise 编码的 fp ga 实现eu robal ise 的编码既可以用软件语言如 c 或 c + + 来实现 ,也可以用硬件来实现 ,同软件实现方法 相比 ,硬件实现方法可以提高编码速度 ,充分利用资 源 ,因此 ,本文运用 v hdl 硬件描述语言在 max + pl u s ii 软件平台上编写 eu robal ise 编码的实现代码 ,这些代码在 max + pl u s ii 中经过编译 、综合 、 布 局 布 线 和 仿 真 后 , 下 载 到 al tera 公 司 的300101010 , 00110010 , 00110110 , 00110000 ,00101010 , 00000000 和 104 组 8 位 实 验 数 据 块00101010 , 01000100 , 01101001 , 00101110 ,00101010 , 00000000 在 ma x + pl u s i i 中 进 行 仿真 . 仿真后的时序图表明 ,在时钟频率为 40 m hz 的 条件下 ,利用以上给出的实验数据 ,一个长报文的编 码时 间 为 16 . 849 ms , 一 个 短 报 文 的 编 码 时 间 为81797 ms , 编 码 后 得 到 的 8 位 报 文 为 11010111 ,10000111 , 11101111 , , 00101001 , 01111101 ,01001000 ( 短 报 文 ) 和 10001100 , 01011110 ,acex1 k 系列 fp ga ( ep1 k50 ti144) 芯片中实现53 . 1编码的结构设计利用 f p ga 芯片实现 eu robal ise 编码的整 体结构框图如图 4 所示. 由图 4 可以看出 ,输入的用 户数据 ,每 8 位 输 入 先 入 先 出 ( f ifo ) 存 储 器 中 存 储 . 由于输入的用户数据共有 830 或 210 位 ,所以定 义输入端 f ifo 的深度为 104 或 27 ,宽度均为 8 位 , 最后读入 f ifo 的数据如果不够 8 位则不够的位数 以 0 填充 ,这些填充的 0 不会影响编码的过程. 当输 入端 f ifo 装满后 , f ifo 中存储的 8 位数据依次输 出 ,同时给一个开始脉冲 ,表示编码开始 .由控制信息通过控制模块控制整个编码过程 ,具体流程如下 :(1) 编码输入端 f ifo 存储器在非空情况下接 收有效的未编码数据.(2) 当输入端 f ifo 中存储的数据达到一个编 码处理块要求的数据块大小时 ,由控制信息通过控 制模块通知整个编码处理过程 ,开始按规定的编码步骤对输入的数据进行编码.(3) 编码输出端 f ifo 在非空情况下接收经过., 11101110 , 10111101 , 00011100 ( 长 报10011111 ,文) . 具体仿真图的一部分截图如图 5 所示. 由仿真图可以看出 ,该实现方案可以得到期望的 1 023 位 或 341 位的报文.为了验证本文编码实现方案的正确性 ,应该利用一个测试方案来进行验证. 本文中来通过两台 pc 机 ,一个欧洲应答器 ,一个发码控制器 ,一个调制解 调装置 ,一个接收器 ,以及一些连接电缆来搭建测试环境. 这里测试的基本思想是 :如果接收器进行解码 后的数据和发送给欧洲应答器进行编码的数据相 同 ,则实现方案的功能正确. 这个测试方案具体的工 作过程为 : pc 机 a 的串口发送数据块给欧洲应答 器 ,发码器控制欧洲应答器进行编码 ,编码后的数据利用调制解调装置进行调制解调 ,接收器对接收到 的解调数据进行解码 ,解码后的数据传送给 pc 机 b , pc 机 b 利用一个显示程序对接收到的数据进行第 2 期张 斌等 :基于 f p ga 的欧洲应答器编码实现75显示. 利用上面提到的 27 组和 104 组 8 位数据块 ,经过测试后发现 pc 机 b 中显示程序中显示的数据 和 pc 机 a 发送的 27 组和 104 组 8 位数据块完全 相同 ,这就验证了这个编码实现方案的正确性 ,达到 了预期的设计目的.言 ,利用 f p ga 芯片来实现 eu robal ise 编码的方法. 在设计中 ,采用了资源共享 、流水线等技术 ,使 得设计的复杂性大大降低 ,提高了设计灵活性 ;硬件 的模块化设计 ,以及逻辑仿真与时序仿真相结合的 验证方法 ,提高了设计的可靠性 ,充分利用了芯片硬件资源6 .参考文献 :12subse t- 036- v2 . f f f is for eurobalise s . 2003 .李向红 ,李永善 ,曹进. 高速铁路中的查询应答器 j . 铁 道通信信号 ,2004 ,40 (10) :5 - 7 .l i xiang- ho ng , l i yo ng- shan , cao j in. balise in high- speed railway j . railwa y signalling and co mmunica2 tio n , 2004 ,40 (10) :5 - 7 . (in chinese)王新梅 ,肖国镇. 纠错码2原理与方法 m . 西安 : 西安电子科技大学出版社 ,1991 .wan g xin- mei , xiao guo- zhen. correcting code theory and met hodm . xian : xian elect ro n science u niversit y press ,1991 . (in chinese)l liger a , tar ky f. form fit functio n specificatio n cod2ing st rategym . dist ributio n : eurosi g : cec , eei g ,1997 . 潘松 ,黄继业 . eda 技术实用教程 m . 北京 : 科学出版 社 ,2002 .pan so ng , huan g j i- ye. practical tutorial of eda m . bei jing : science press ,2002 . (in chinese)边计年 ,薛宏熙 . 用 v hdl 设计电子线路 m . 北京 : 清华大学出版社 ,1999 .b ian j i- nian , xu e ho ng- xi . design of elect ro nic circuit2ry wit h v hdl m . bei jing : tsinghua u niversity press ,1999 . (in chinese)(a) 短报文345( b) 长报文图 5 fpga 实现的仿真图截图fig. 5 emulating sectio n diagram of t hef p ga implementatio n6结语本文作者研究了一种采用 v hdl 硬件描述语4(上接第 71 页)j iaoto ng u niversit y , 2000 ,24 (5) :7 - 14 . (in chinese) 周仲谟