基于VHDL的LCD1602控制.doc

控制LCD1602 Control based on VHDL唐庭龙Tang Tinglong（三峡大学计算机与信息学院，湖北 宜昌 443002）（College of Computer and Information Technology, Three Gorges University, Hubei YiChang 443002)摘要：LCD1602 是一种常用的液晶显示模块。本文根据一种字符型 1602 液晶显示模块的技术资料，分析其控制的时序要求，提出了用 VHDL（Very-High-Speed Integrated Circuit Hardware Description Language） 控制 LCD1602 显示的思路与方法，循序渐进地实现对该模块显示的控制，并实现了字符在 LCD1602 屏幕的 显示输出以及各种效果。关键词：LCD1602；VHDL；时序中图分类号：TP391文献标识码：A文章编号：1671-4792（2012）06-0100-04Abstract: LCD1602 is a commonly used liquid crystal display module. According to the datasheet of a char- acter type 1602 module of liquid crystal display, the paper analyzes the control timing requirement, the mentality and the method of using VHDL (Very-High-Speed Integrated Circuit Hardware Description Language) to control. Its proposed to achieve the module display control step by step, and the character on the screen of a LCD1602 dis- play output as well as various effect are realized by the method.Keywords: LCD1602；VHDL；Timing0 引言液晶显示模块是一种将液晶显示器件、连接件、 集成电路、PCB 线路板、背光源、结构件装配在一起 的组件，称为“LCD Module”，在各种电子系统中作 为显示输出十分常见。根据液晶显示器件的显示方 式，液晶显示模块分为三类：数显（字段式）液晶显示 模块、点阵字符型液晶显示模块、点阵图形液晶显示 模块1。本设计中使用的是一种常见的 16 列 2 行的 点阵字符型液晶显示模块，即 LCD1602。VHDL 是 一种流行的硬件描述语言，广泛地应用于基于 CPLD/FPGA 的数字系统设计之中。本文结合某一 常见的 1602 液晶显示模块，运用 VHDL 语言采用 循序渐进的思路，完成了相关的控制及显示输出，揭 示常用的硬件模块的资料阅读方法及其应用的基本思路。1 LCD1602 原理字符型液晶显示模块是由字符型液晶显示屏 LCD，控制驱动主电路 HD44780/KS0066 及其扩展 驱动电路 HD44100 或与其兼容的 IC，电阻、电容元 件结构件等装配在 PCB 板上而成。通常有 14 条引 脚线或 16 条引脚线的 LCD，后者多出来的 2 条线 是背光电源线 VCC(15 脚)和地线 GND(16 脚)，其控 制原理与 14 脚的 LCD 完全一样。引脚定义如表一 所示2-3。HD44780 内置了 DDRAM、CGROM 和 CGRA- M。DDRAM 即显示数据 RAM，用来寄存待显示的 字符代码，共 80 个字节，其地址和屏幕的对应关系 如表二所示。 100 基于VHDL 的 LCD1602开关设1.53ms；（6）对应的根据上述顺序要求，本设计实现在指定位置显二个位置依次显二个位置依次显须满足清屏根数据一次进VHDLLCD1602表一 引脚定义表二 地址与屏幕对应关系在 LCD 的某一特定位置显示某一特定字符，一 般要遵循“先指定地址，后写入内容”的原则。若要在 LCD 上显示一串连续的字符，并不需要每次写字图一 LCD 初始化时序图符码之前都指定一次地址，液晶控制模块中的地址计数器 AC(Address Counter)负责记录写入 DDRAM39us；（3）功能设定；等待至少 37us；（4）显示 数据的地址，或从 DDRAM 读出数据的地址，它能定；等待至少 37us；（5）清屏；等待至少 根据用户的指令自动进行自动加一与自动减一。进入模式设定；（7）初始化结束，指定地址；（8LCD1602 操作共 11 条指令，如表三所示2-3：地址处写入需要显示的字符在 ASCI 码表中表三 LCD1602 操作指令表地址。示指定字符，以在屏幕第一行第一、 示字符 A、B；在屏幕第二行第一、 示字符 C、D。主要程序如下：process(LCD_Clk) -/* 注意，本时钟必 表三以及图一中规定的时间要求variable cnt: std_logic_vector (4 down=00000;begin本设计使用的液晶模块的初始化时序3如图一if Reset=0then所示。LCD_Data=000000001; -/* Reset2 LCD1602 显示输出控制的 VDHL 设计-/*LCD_Data 8.0, 其中 LCD_Data 82.1 按时序顺序操作1602 的 RS，LCD_Data 7.0 对应 1602 的八8 位 LCD 模块初始化的顺序要求解读如下：线（1）上电；等待至少 40ms；（2）功能设定；等待至少cnt:=00000; -/* 计数器清零，每计数）上步to 0):对应101基 于的控 制科技广场 2012.6行一次操作elsif rising_edge(LCD_Clk) then if cntLCD_DataLCD_DataLCD_DataLCD_DataLCD_DataLCD_DataLCD_DataLCD_DataLCD_DataLCD_DataLCD_Data=101000100;end case;end if;end process;本设计中，要达到时序操作的时间要求，时钟采 用 50M 晶振分频得到 1HZ 作为 LCD_CLK，这样每 个时钟周期为 1 秒，远大于表三以及图一中所规定图二 状态转换图主要程序如下：process(LCD_Clk,Reset,Current_State) -/* 状态 机控制显示variable CNT: std_logic_vector (4 downto 0):=00000;beginif Reset=0then Current_State=set_clear;-/*Reset 清屏LCD_RS=0;elsif rising_edge(LCD_Clk) thenCurrent_State = Current_State ; LCD_RS cnt1:=00000; LCD_Data=00000001; - /* 清除显示 */Current_State LCD_Data=00110000;-/* 设置 8 位格式,2 行,5*7*/ Current_State LCD_Data=00001100; -/* variable result : integer range 0 to 127;整体显示,关光标,不闪烁 */beginCurrent_State LCD_Data result := 32;-/* 显示移动格式，看最后两位，10 表示光标右移 Current_State result := 65; when set_ddram=if CNT result := 126;else CNT:=00000; End case;end if; return result; if CNT1=01111 then end function; LCD_Data =10000000+CNT;LCD_RS=0; 换，例如需要显示字符 B，在相应的 ProcessEnd if; 以下命令即可：Current_State= write_cgram; LCD_RS LCD_RS=1; -/* 主体 LCD_Data=conv_std_logic_vector显示，写显示内容teger (B) ,8); LCD_Data=01000001+CNT;3 结束语 Current_State LCD_Data=000000LCD1602 实现控制的基本方法，00;种显示输出的要求。经过下载验证， Current_State null;作为控制其他硬件模块的参考。end case;end if; 参考文献end process; 1刘福奇.FPGA 嵌入式项目开发实战M根据不同的设计需要，状态机可以设计得更为 电子工业出版社,2009.详细，状态转换过程更为细致。2周建春.基于单片机和 PC 串口通信2.3 作为其他设计显示模块 采集系统设计D.苏州：苏州大学，2010.为了作为其他设计的显示模块使用，增加其可3/view/33f1b71f 重复使用性， 可 在 上 述 Process 之 前 定 义 函 数888486d72a.html,20