增强型基站MCV板硬件详细设计.doc

单板硬件详细设计报告 目录目 录1 概述11.1 背景11.2 缩略语清单11.3 参考文献21.4 必要的预备知识22 关键器件23 详细结构33.1 单板结构及总体模块划分33.2 模块详细描述43.2.1 860最小系统以及相关通信53.2.1.1 860最小系统53.2.1.2 MPC860与以太网及RS232接口电路93.2.1.3 MPC860与FPGA电路103.2.1.4 MPC860与EPLD电路123.2.1.5 MPC860与E1电路的控制133.2.1.6 MPC860与GPS电路153.2.1.7 MPC860与温度传感器电路153.2.1.8 860和湿度AD接口电路163.2.1.9 MPC860与LED163.2.1.10 MPC860管脚信号说明173.2.2 MDM_DSP系统213.2.2.1 MDM_DSP的BOOT213.2.2.2 MDM_DSP上下行数据收发223.2.2.3 MDM_DSP的LINK通信口233.2.2.4 MDM_DSP对射频板和USB的控制253.2.2.5 MDM_DSP的其他连接263.2.3 VCC_DSP系统283.2.3.1 VCC_DSP的BOOT283.2.3.2 VCC_DSP和5416通信283.2.3.3 VCC_DSP LINK通信口293.2.3.4 VCC_DSP的其他连接293.2.4 TMS320VC5416系统313.2.5 E1链路313.2.6 GPS和时钟保持部分333.2.7 EPLD343.2.8 FPGA363.2.8.1 FPGA的连接363.2.8.2 FPGA管脚连接说明383.2.9 ESD保护484 硬件对外接口484.1 板际接口484.1.1 和射频板的接口484.1.2 基带处理板和频综板的接口514.1.3 MCV板和塔放的接口524.1.4 MCV和背板保留的接口524.2 系统接口534.3 软件接口534.4 调测接口544.5 用户接口555 测试、调试计划（技术）556 其他557 附件557.1 原理图557.2 PCB图567.3 详细物料清单567.4 可编程器件设计文件、波形仿真文件和编程文件567.5 PCB板工艺、结构审查报告567.6 评审报告56单板硬件详细设计报告单板硬件详细设计报告关键词：MCV,MDM_DSP,VCC_DSP, E1，HDSL，ADC，DAC，GPS摘 要：本文详细说明了增强型基站中MCV01.01.01版本硬件工作原理，各模块接口，重要的时序关系等1 概述1.1 背景为了提升MDM板性能，解决目前基站MDM板DSP处理能力存在瓶颈、导致升级算法困难的问题，以及大基站基带部分使用的芯片陈旧和成本高的问题，提出了MDM、CLU、VCC、时钟板四板合一的开发需求。MCV板实现大基站中MDM、CLU、VCC、时钟板的所有功能。MCV板作为基站的业务承载、系统控制和基带处理单元，在CW95 WLL系统中有重要的作用。它完成基带信号的传输、采样、调制解调、话音和信令处理、和BSC接口协议栈实现、语音、传真和数字业务（低速数字业务），同时控制频综板、RF_TR板。1.2 缩略语清单BSCBase Station Controller基站控制器CPUCentral Processing Unit中央处理器DACDigital-to-Analog Converter数模转换器DACDigital-to-Analog Converter数模转换器DSPDigital Signal Processing数字信号处理FPGAField Programmable Gate Array现场可编程门阵列MCUMicroprogrammed Control Unit 微程序控制器NVRAMNonVolatile Random Access Memory非易失性随机存取存储器SCCSerial Communication Controller串行通信控制器SDRAMSynchronous Dynamic Random Access Memory同步动态随机存取存储器SMCSerial Management Channel串行管理通道SPISerial Peripheral Interface串行外设接口SRFSynthesis Radio Frequency频综和射频处理板VCCVoice Code Channel 语音编码码道UT User Terminal用户终端PSTNPublic Switched Telephone Network公共电话交换网NMSNetwork Management System网络管理系统2 关键器件（1） CPU选型：为了减少软件移植的工作量，选用和860SR完全兼容的860P。工业级的860P最高主频达66M，I-cache16K（860SR为4K）和D-cache8K（860SR为4K）。806P有单独的100M以太网MAC，但是SCC1也可以配制成10BASE-T接口，所以860SR的程序可以直接移植。需要选择33M的晶振作为860P核的时钟源。参数的选择和860SR相同，MODCK1-2=10（倍频系数，MF+1=1），上电之后核工作在33M，然后配置PLPRCR和SCCR决定核时钟和外部逻辑时钟。SDRAM的时钟建议不使用CLKOUT，因为CLKOUT的抖动和延迟受到因素影响，不很稳定。（2） 主DSP选型：ADI公司的TS202/203。TIGER SHARK系列DSP是ADI公司推出的最新高性能浮点DSP，做定点运算的性能可以加倍。主频500M，两个计算单元，每个计算单元包括乘法器、移位寄存器、ALU、CLU和寄存器文件。内部数据总线宽度达128位。202片上RAM由6块2MbitRAM组成，共12Mbit；203的片上RAM由4块1Mbit的RAM组成，共计4Mbit。外总线宽度为64bit（202）/32bit（203），没有低速串行接口，只有link port，每个link port传输带宽可达8Gbps全双工。下表是该系列DSP做一些常用算法的资源使用情况。（3） FPGA选型：ALTERA公司的STRATIX系列EP1S10。器件的资源非常丰富，10570个LE，900Kbit的片上RAM，6个PLL，6个DSP块可配制成24个18*18bit的乘法器或者6个36*36的乘法器或者48个9*9的乘法器。最多426个可用I/O，选择FPGA的主要考虑在于和TIGER SHARK对接的LINK PORT的性能，TIGER SHARK提供的LINK PORT最低速率是125M，ALTERA公司的CYCLONE和STRATIX系列都可以实现125M时钟的LINK PORT，但是CYCLONE是低成本系列，性能相对差一些。为了使系统有充足的裕量，提高可靠性，减少调试时间。（4） 辅助DSP选型：TI公司TMS320VC5416-160。TI公司16位外总线定点DSP，120MIPS，3个同步串行口（McBSP）,128k*16位片内RAM，6信道DMA控制器，HPI主机接口，3.3V外部供电，1.8V内核供电。3 详细结构3.1 单板结构及总体模块划分单板包括的功能单元有，860P小系统、DSP小系统、FPGA模块、EPLD模块、USB接口模块、E1接口模块、交换模块、10ms时钟保持小系统。单板框图如下： 图：MCV板框图3.2 单板电源功耗5.0VI/O板间接口4000(mW)光耦等20010003.3V860P760SDRAM210/3351000FLSAH80270NVRAM85250EP1S101800 估541640130LXT905330CY2305130CY7C68001660*2isp4512500 估GPS7002.5VTS202+FPGA100025001.6V5416核601001.5VEP1S10750 估TS202400*212001.05VTS2023500*2总计30W电源的详细设计参增强型基站MCV板电源硬件详细设计报告（2005.02.19）。3.3 模块详细描述3.3.1 860最小系统以及相关通信3.3.1.1 860最小系统MPC860最小系统为支持860运行所必须的电路，包括电源、复位、时钟、配置电路、引导FLASH、工作程序FLASH、SDRAM、NVRAM、复位电路及调试接口等。3.3.1.1.1 电源供电MPC860使用单一的电源电压，为3.3V。但是它包括I/O缓冲器电源（VDDH），内部逻辑电源（VDDL），时钟同步电源（VDDSYNC）和保持电源（KAPWR）。其中VDDH和VDDL连3.3V电源即可。而VDDSYNC，VSSSYN，VSSYN1要和VDDH，VDDL通过一个滤波电路相连。由于不使用860的power-down模式，所以KAPWR也连接在3.3V电源上。3.3.1.1.2 复位、时钟及配置电路由于MPC860的时钟输出CLKOUT信号驱动能力很弱，因此专门使用了一片时钟驱动芯片，多路时钟信号输出分别为MPC860、SDRAM。增加的时钟芯片为的CY2305-1H，一个参考输入，可有五个同频零时延的输出。介于小基站BSD板出现的860最小系统无法启动的问题，860的输入时钟可以使用时钟驱动芯片输出的时钟，也可以使用晶振直接提供的时钟。时钟驱动芯片的参考输出端使用了一个小的电容，使得驱动芯片的输出和输入之间产生一个小的相移，以保证SDRAM上有足够的建立保持时间。PORESET有效期间MPC860将根据MODCK1、2来配置时钟模式，860的RSTCONF信号下拉到地。MODCK0和MODCK1两信号电平决定860工作时钟选择模式，上电复位后860将根据读取该两端的电平决定选用的输入时钟源。MODCK 1:2 1 0 ，860选择外部提供的时钟，内部的锁相环倍频值默认值为1倍频。晶振使用常规的表贴的晶振，精度50ppm，3.3V供电。860工作时使用33MHz的外频，经过内部锁相环的倍频到66MHz。此时的XFC管脚的电容标称值1100pF。在调试过程中可能会使用50MHz的外部晶振，内部使用1倍频作为核时钟，此时XFC管脚上的电容标称值是390pF。PORESET无效后MPC860将继续驱动HERESET，HERESET有效期间MPC860将根据数据总线860_D0.15上提供的配置字来配置启动模式。配置字通过独立的总线驱动器74LVTH16245读取，由HRESET端控制其输出使能端，本系统配置为0X4560。MPC860的复位模式中外部复位有三种，分别为Power-on Reset（PORESET）、External Hard Reset（HRESET）和External Soft Reset（SRESET）。PORESET用于上电复位，最小脉冲宽度为3us。电路复位过程是：上电或按动复位按钮，MAX706输出复位信号（低电平有效，可达200ms）到MPC860的PORESET复位输入端。同时MAX706还提供一个硬件看门狗电路，一旦看门狗电路超时，则MAX706产生复位信号。因此需要860至少每1.6秒钟提供一次喂狗信号。由于上电后开始的一段时间内，860需要下载FPGA和DSP，无法喂狗，因此，在硬件上实现上电后开始的几十秒之内不需要喂狗而狗不复位。使用860GPIO控制跳过复位时的喂狗。看门狗电路原理。其中与非门是使用EPLD实现。3.3.1.1.3 引导FLASH（BOOTROM） BOOTROM采用PLCC封装的29LV040(AMD) 或28VF040(SST),3.3V供电。容量为512K8Bit，由MPC860的GPCM来控制其操作。其控制信号与MPC860的连接如下表所示：系统启动过程是：860复位后程序从0X100H开始运行，完成硬件初始化后搬移主机程序到系统内存中，搬移完成后跳转到内存中的主机程序运行。BOOTROM控制管脚连接860的管脚线路名称BOOTROM的控制管脚CS0(C3)MPC_WE0WE#(31)OE/GPL1(C6)MPC_GPL1OE#(24)WE0(C7)MPC_CS0CE#(22)3.3.1.1.4 主程序FLASH FLASH选用的是INTEL的28F128J3，TSOP56封装，3.3V供电，容量为16MByte，用于存储程序，片选为MPC_CS2。MPC860的GPCM来控制FLASH的操作。FLASH的WE#端是通过EPLD内对860的MPC_WE0、MPC_WE1、MPC_RD/WR、MPC_GPL1进行处理后得到的,同时保留860通过WE0直接控制FLASH的WE#管脚的电路,他们通过一个0欧姆的电阻选择。FLASH的控制管脚的连接如下表所示。此外，地址线和数据线的连接要注意最高有效位与最低有效位的顺序。程序FLASH控制管脚连接860的管脚线路名称FLASH 的管脚备注CS2(D4)MPC_CS2CE#OE/GPL1(C6)MPC_GPL1OE#HRESET(N4)MPC_HRESETRP#-FLASH_WEWE#EPLDCE2# CE1#低电平STS上拉BYTE高电平3.3.1.1.5 NVRAM（RTC）接口NVRAM选用DALLAS SEMICONDUCTOR公司的DS1746WP，DIP32封装，3.3V供电，容量为128K8Bits，读/写周期至少为120ns，它集成了非易失静态存储器、实时时钟，晶振，电源掉电保护电路和锂电池。DS1746用于存储系统的一些掉电保护的重要参数，同时时间信息存储于其最低的地址空间。它可以直接挂接在MPC860的总线上。MPC860的/CS4提供了DS1746的片选信号，可映射到MPC860的内存地址，具体参见MPC860地址分配。NVRAM的控制管脚的连接如下表所示。NVRAM控制管脚连接860的管脚线路名称NVRAM的控制管脚CS3MPC_CS3/CE(22)OE/GPL1(C6)MPC_GPL1/OE(24)WE0(C7)MPC_WE0/WE(29)3.3.1.1.6 SDRAM接口系统内存采用现代公司的HY57V281620HCT-H（或其它可替代芯片），3.3V供电，4banks2M16Bits组识，由两片并联为4banks2M32Bits 共32M字节容量。由860的UPMA来控制SDRAM的操作，HY57V281620HCT-H 地址输入为A11到A0，行列地址复用，行地址为A11到A0，列地址为A8到A0，体选（Bank select）地址为BA0，BA1。HY57V281620HCT-H与860地址映射关系如下表表 3.1 860与SDRAM地址映射表MPC860地址HY57V281620HCT-H地址LA7，LA8体选地址LA9.2012位行地址LA21.299位列地址 通过对860存储器控制器(UPMx)编程，将860地址MPC_A9.20复用到MPC_A18.29 ，对应连接HY57V281620HCT-H的地址A11A0。详细的过程为：MPC860产生SDRAM访问的地址总线为A7-A29，共23位（8M*32BIT），UMPx首先使GPL2有效，输出列地址A21-A29；再使GPL1有效，输出A9-A20，由于UPMx在内部将MPC_A9.20 复用到MPC_A18.29（MxMR=001），在外总线A18-A29输出A9-A20为行地址。因为HY57V281620HCT-H的A10是一个特殊功能管脚，而860的MPC_A19只能完成地址线功能，用860的MPC_GPL0连接HY57V281620HCT-H的A10，这样既可以完成地址线功能，又能满足特殊功能的要求，参考mpc860手册467页和470页。LDQM、UDQM对应低位字节和高位字节。860的地址线MPC_A7，MPC_A8 分别连接HY57V281620HCT-H的体选择地址BA0，BA1。SDRAM的CLK信号由振荡器输出的50M信号经时钟驱动芯片（CY2305）驱动后提供，时钟驱动芯片驱动的时钟还同时提供MPC860使用，这两个时钟是严格同步的，因此在布线时要保证它们等长。HY57V281620HCT-H的CKE端（Clock Enable）上拉到3.3V电源，/RAS、/CAS、/WE分别接860的MPC_GPL1、MPC_GPL2、MPC_GPL3。字节选择信号UDQM和LDQM连接860的MPC_BS0.3，其中MPC_BS0是最高位字节选择信号，MPC_BS3是最低位字节选择信号,它们对应的关系如下表。表 3.2 字节选择信号对应关系表MPC860SDRAMMPC_BS0高16位SDRAM的DQMLMPC_BS1高16位SDRAM的DQMUMPC_BS2低16位SDRAM的DQMLMPC_BS3低16位SDRAM的DQMU表 3.3 SDRAM的控制管脚的连接860的管脚线路名称SDRAM 1的控制管脚SDRAM 2的控制管脚GPL3/CS3DD(C5)MPC_GPL3/WE(16)/WE(16)GPL2/CS2DD(B5)MPC_GPL2/CAS(17)/CAS(17)OE/GPL1(C6)MPC_GPL1/RAS(18)/RAS(18)GPL0（D7）MPC_GPL0A10/AP（22）A10/AP（22）CS1(A2)MPC_CS1/CS(19)/CS(19)BS0A(D8)MPC_BS0LDQM(15)-BS1A(C8)MPC_BS1UDQM(39)-BS2A(A7)MPC_BS2-LDQM(15)BS3A(B8)MPC_BS3-UDQM(39)-SDRAM_CLK1CLK(38)-SDRAM_CLK2-CLK(38)A8(D15)MPC_A8BA0(20)BA0(20)A7(A16)MPC_A7BA1(21)BA1(21)3.3.1.1.7 MPC860的JTAG端口及BDM端口电路提供一个标准调试口BDM，是连接开发工具和CPU的接口，通过860专用的BDM开发器实现外部开发工具和860内部开发支持逻辑之间的全双工串行通信。BDM(Background Debug Mode)接口是一个10针的插座，在Soft Reset 期间DSCK信号的逻辑决定是否进入调试模式。在调试模式中， CPU不是从程序存储器中取指令，而是从调试接口取指令，可以通过调试工具来读取和修改寄存器和存储器值，方便软硬件的调试。在MPC860规范电路中有关信号处理为：TCK应该下拉，TDI信号上拉。3.3.1.2 MPC860与以太网及RS232接口电路 以太网物理层芯片选用和小基站的完全一样的LEVEL ONE(intel)公司的LXT905PC，变压器选用PULSE公司的ST4202。LXT905和860的信号连接关系如下表所示： LXT905和860的信号连接关系表860的管脚线路名称以太网的控制管脚PA14(D17)E_TXDTXD(4)PB19(N19)E_TENTEN(2)PA4/CLK4(P19)E_TCLKTCLK(3)PA6(M17)E_RCLKRCLK(14)PA15(C18)E_RXDRXD(15)PC10(K19)E_CDCD(10)PC11(J19)E_COLCOL(5)PC14(D18)E_LBKLBK(1)PC13(E18)E_DSQEDSQE(18)PB17(P18)E_LEDC/FDELEDC/FDE(6)PB16(N16)E_LEDT/PDNLEDT/PDN(7)-LEDR(8)-LEDL(9)-CLKI(30)E_LBK，以太网自环使能，高电平时为通过LXT905实现内部自环，低电平时为正常工作，接860的PC14复用端；E_RCLK，以太网接收数据时钟，频率10MHz，由LXT905提供，接860的PA6复用端；E_RXD，以太网接收数据输入，接860的PA15复用端；E_CD，以太网载波检测信号，接860的PC10复用端；E_TCLK，以太网发送数据时钟，频率10MHz，由LXT905提供，接860的PA4复用端；E_TXD，以太网发送数据输出，接860的PA14复用端；E_TEN，以太网发送使能，接860的PB19复用端；E_LEDC/FDE以太网碰撞指示灯/全双工使能，做碰撞指示灯时开路输出，输入低电平LXT905工作在全双工方式，接860的PB17复用端；E_LEDT/PDN，以太网发送指示灯/低功耗使能，做发送指示灯时开路输出，输入低电平LXT905进入低功耗状态，接860的PB16复用端；E_DSQE，以太网测试使能信号输入，接860的PC13端，正常工作为高电平；E_COL，以太网碰撞指示输出，接860的PC11复用端；LEDR，以太网接收指示，点灯；LEDL，以太网连接完整性指示，点灯；CLKI，以太网时钟输入信号，20MHz。以太网接口芯片LXT905供电电源为模拟电源，必须与系统数字电源分离，由系统电源经过LC滤波电路后为芯片供电，保证以太网的正常工作。对于以太网接口，860用SCC1进行通信，采用SCC的以太网模式，帧结构如下图所示，字长为8bit，以太网速率为10Mbps。图 以太网帧格式RS232串口由MPC860的SMC1控制，信号经过接插件引到背板上，在背板上通过DB9的插头和PC机相连。为了防止接口上的浪涌，采用了光耦合隔离。RS-232电平转换选用MAXIM 公司的MAX3232或者其他公司的替代品，接口信号如下表所示： RS232串口接口信号表MPC860线路名称MAX3232控制管脚PB25(J16)SMC1_TXT1/IN(11)PB24(J18)SMC1_RXR1/OUT(12)对于串口，860用SMC1进行通信，采用UART协议，字长为8bit，波特率可调，目前为38400 baud，1 bit校验位，1 bit停止位，系统时钟为66MHz。3.3.1.3 MPC860与FPGA电路 860和FPGA的接口有FPGA的PS下载接口，860 BOOT DSP的GPIO接口，860外总线以及SCC3和SCC4通信接口860下载FPGA的信号连接关系表860的管脚线路名称FPGA的管脚PA11/L1RTXDBFPGA_DATA0DATA0PA13FPGA_ nSTATUSnSTATUSPA10/L1RXDBFPGA_ nCONFIGnCONFIGPA0FPGA_ CONF_DONECONF_DONEPA12FPGA_ DCLKDCLKMPC860对FPGA的BOOT过程如下：l 配置MPC860的PA端口，根据配置信号表设置为相应的输入、输出。l MPC860在CONFIG管脚产生一上升沿（low-to-high transition）。l 取配置文件的数据，移位到DATA管脚（低位先发送 LSB first）。l 在DCLK产生一脉冲（DCLK上升沿采样数据）。l 重复以上两步操作直到将全部数据发送完毕。l 继续在DCLK产生脉冲，直到检测到DONE管脚升高。l 在发送数据过程中，如果nStatus为低，说明有错误，从第一步重新开始。配置时序如图860 BOOT DSP的GPIO连接表860的管脚线路名称FPGA的管脚PB31MPC_GPIO4对应TS的L0DATA0PB30MPC_GPIO5对应TS的L0DATA1PB29MPC_GPIO6对应TS的L0DATA2PB28MPC_GPIO3对应TS的L0DATA3PB23MPC_GPIO7对应TS的L0CLKPB18MPC_GPIO2对应TS的L0ACKPB15MPC_GPIO8Boot选择（PB15-msbPB14-lsb）01：MDM_DSPPB14MPC_GPIO910：VCC_DSP11：5416PA5MPC_GPIO1备用（复位FPGA）PA1MPC_GPIO0备用860需要做时钟维持，需要读入电路中寄存器的值，因此把860的外总线连接到FPGA上。外总线的地址和数据通过了16245驱动,和E1、EPLD公用数据线和地址线。在时钟维持电路中使用了3个中断，把860的三个中断（IRQ2、IRQ3和IRQ4）联接到FPGA上。如果860和一层通信需要使用10ms中断，可以把时钟维持的三个中断合并成一个中断送给860，在FPGA内部用锁存器进行锁存中断，860利用外总线读入锁存器，判断中断源。860的外总线和FPGA连接860的管脚线路名称FPGA的管脚CS7/CE2B（C4）MPC_CS7OE/GPL1(C6)MPC_GPL1经过245驱动OERD/WR(B2)MPC_RD/WWE1(A6)MPC_WE1经过245驱动FPGA_WE1WE0(C7)MPC_WE0经过245驱动FPGA_WE0A11MPC_A11经过245驱动SA11A30。20MPC_A30.20经过245驱动SA31.20D15。0MPC_D15.0经过245驱动SD15.0RSV/IRQ2 （H3）MPC_IRQ2CR/IRQ3 （F2）MPC_IRQ3KR/IRQ4 （K1）MPC_IRQ4860和FPGA的通信连接使用SCC3和SCC4。SCC3用作二层通信,SCC4可以用作环境监控.页：11SCC3和SCC4的功能互换。860的驱动已经这么做了，看FPGA程序。860和FPGA的通信连接表860的管脚线路名称FPGA的管脚PD9/RXD4SCC4_RXDPD8/TXD4SCC4_TXDPA3SCC4_CLKPC5SCC4_/CTSPC4SCC4_/CDPD11/ RXD3SCC3_RXDPD10/ TXD3SCC3_TXDPA2SCC3_CLKPC7SCC3_/CTSPC6SCC3_/CD3.3.1.4 MPC860与EPLD电路EPLD挂在860的外总线上，860通过RAM地址映射的方式读写EPLD，进行对外控制860通过外总线的读写可以对DSP和GPS复位，读入风扇等状态，给VCC码道点灯。860的管脚线路名称FPGA的管脚CS7/CE2B（C4）MPC_CS7OE/GPL1(C6)MPC_GPL1经过245驱动OERD/WR(B2)MPC_RD/WWE1(A6)MPC_WE1WE0(C7)MPC_WE0MPC_A11经过245驱动MPC_A30.24经过245驱动MPC_D15.0经过245驱动FRZIRQ6 （G3）MPC_IRQ63.3.1.5 MPC860与E1电路的控制E1芯片选择Dallas公司的DS21354，它具有单E1线路收发、编码成帧器功能，收发符合G.703标准线路码，在22AWG（0.6mm）铜线上信号最大传输距离2Km，3.3V供电。E1交换芯片使用MT8980。三个芯片的数据线和地址线经过一个16245挂接在MPC860的总线上， MPC860通过16245驱动对其进行配置。地址总线接MPC860地址总线的3124，地址是单向传输的，245的DIR和OE都接固定电平，数据总线接MPC860数据总线的70，数据线是双向的，DIR和OE是由EPLD控制的，由DS21354和8980的片选信号以及读写信号经过EPLD组合逻辑产生。电路图如下 图 3.1 MPC860和E1间的连线第一片DS21354的中断程序映射到MPC860的IRQ1所对应的中断程序。当860收到该中断后，访问他的状态寄存器SR1（0x06）、SR2（0x07），查询是何种原因造成的中断，然后分别进行处理。MPC860的CS6为其提供片选信号。另外一片DS21354的中断程序映射到MPC860的IRQ5所对应的中断程序，MPC860的CS5为其提供片选信号。两片DS21354数据选通信号RD#DS#、写信号/WR都是由EPLD对MPC860的MPC_RD/WR信号进行处理后给出。对DS21354的内部寄存器的访问映射到MPC860内存空间。MPC860通过总线访问MT8980的内部寄存器对其进行设置和控制。MPC860用/CS4片选MT8980D，具体地址映射见MPC860地址分配。/DTA为数据确认信号，连接到FPGA的IO，如果有必要可以和860的TA管脚在FPGA内部连接起来。4.096MHZ的时钟信号/C4I由E1芯片DS21354产生的8.192MHZ的信号经FPGA处理得到。帧同步信号/Foi也由FPGA处理得到。数据选通DS也由FPGA根据MT8980的读写时序得到接口信号表如下：表 3.4 860和DS21354接口信号表860的管脚线路名称DS21354（一）DS21354（二）MT8980D7(W6)D6(W7)D5(W9)D4(W13)D3(W10)D2(W11)D1(W12)D0(W14)MPC_D7MPC_D6MPC_D5MPC_D4MPC_D3MPC_D2MPC_D1MPC_D0D0(56)D1(57)D2(58)D3(59)D4(62)D5(63)D6(64)D7(65)D0(56)D1(57)D2(58)D3(59)D4(62)D5(63)D6(64)D7(65)D0D1D2D3D4D5D6D7A24(C11)A25(D10)A26(C10)A27(A13)A28(A10)A29(A12)A30(A11)A31(A9)MPC_A24MPC_A25MPC_A26MPC_A27MPC_A28MPC_A29MPC_A30MPC_A31ALE(AS)/A7(73)A6(72)A5(71)A4(70)A3(69)A2(68)A1(67)A0(66)ALE(AS)/A7(73)A6(72)A5(71)A4(70)A3(69)A2(68)A1(67)A0(66)A5A4A3A2A1A0CS6/CE1B(D5)MPC_CS6CS#(75)CS5MPC_CS5CS#(75)IRQ1(U14)MPC_IRQ1INT#(25)IRQ5（W4）MPC_IRQ5INT#(25)E1_RDRD#/DS#(74)RD#/DS#(74)E1_WRWR#/(R/W#)(77)WR#/(R/W#)(77)MT8980_DSDSMT8980_R/WR/WCS4MPC_CS4CSMPC_SX_DTADTA3.3.1.6 MPC860与GPS电路GPS只是用M12T。M12T输出10ms一个时钟信号，还有一个串口与860通讯，5V供电。对于GPS，860使用SMC2进行通信，使用UART协议，字长为8bit，波特率可设，目前定为9600 baud，1 bit校验位，1 bit停止位，系统时钟为66MHz。图 3.2 860和GPS接口示意图M12T的接口使用了3V电压，输出的10ms信号直接送给FPGA。3.3.1.7 MPC860与温度传感器电路温度传感器使用了AD公司的AD7414。这是一个10bit的数字温度转换器，具有I2C接口和一个温度报警管脚。温度范围可达-40C到+85C， 40C情况下精度的典型值为0.5C。3.3V供电。AD7414通过I2C接口和860相连，其I2C地址为1001001。管脚SCL为I2C的时钟线，是由860提供给AD7414的。管脚SDA为I2C的数据线，这个信号是双向的。860和温度传感器的接口信号如下表所示。860是该I2C总线的主设备，在进行数据写入时，860首先选择该器件的I2C地址（即1001010），此时R/W位为低，然后给出所要访问的AD7414的寄存器地址，最后再把要写入的数据输出，高位首先输入。如下图所示。图 3.3 860写I2C总线的时序图若是进行数据读出，860首先选择该器件的I2C地址（即1001001），此时R/W位为低，然后设置寄存器地址。如下图所示。接着860重新选择该器件的I2C地址（即1001001），此时R/W位为高。AD7414把数据串行输出，高位首先输出。如图3.14所示。对于当前温度来讲，要连续输出2个byte的数据，其方法同1byte数据相同。图 3.4 860先写后读I2C总线的时序图图 3.5 860直接读I2C总线的时序图3.3.1.8 860和湿度AD接口电路湿度信号是模拟电压信号，幅度范围是03.3V。AD使用同MCL板相同的AD7823，差分信号输入，8比特量化。MPC860以PC15作为A/D转换控制信号，PC12为串行输出时钟信号，PC8为接收A/D串行输出数据信号。3.3.1.9 MPC860与LED860一共有4个GPIO用于点灯。点灯电路通过灌电流的方式进行设计，串连电阻为330欧姆。860的GPIO管脚和LED灯的对应关系如下。MPC860的LED860管脚LED灯标号PD6LED5PD5LED8PD4LED6PD3LED73.3.1.10 MPC860管脚信号说明表 3.5 PORT接口信号表MPC860管脚通信接口说明SMC1（和MAX3232接口）UARTPB25SMTXD1发送（接MAX3232的一个T_IN）PB24SMRXD1接收（接MAX3232的一个R_OUT）SMC2（和GPS模块接口）UARTPB21SMTXD2发送PB20SMRXD2接收I2C（和温度传感器接口）PB27I2CSDA收发数据PB26I2CSCL收发时钟SCC1（和LXT905接口）EthernetPA15RXD1接收（接LXT905的RXD）PA14TXD1发送（接LXT905的TXD）PA6CLK2接收时钟（接LXT905的RCLK）PA4CLK4发送时钟（接LXT905的TCLK）PC11/CTS1接LXT905的COLPC10/CD1接LXT905的CDPB19/RTS1接LXT905的TENPC14GPIO接LXT905的LBKPC13GPIO接LXT905的DSQEPB17GPIO网口碰撞指示（接LXT905的LEDC）PB16GPIO网口发送指示（接LXT905的LEDT）TDMa（SCC2 HDLC）PA9L1TXDA发送数据（接MT89L80的STi0）PA8L1RXDA数据接收（接MT89L80的STo0）PA7L1RCLKA时钟PD14L1RSYNCA同步(MCL板上用PC4)SCC3（和FPGA接口）TransparentPD11RXD3数据接收PD10TXD3数据发送PA2CLK6时钟PC7/CTS3PC6/CD3SCC4（和FPGA接口）TransparentPD9RXD4数据接收PD8TXD4数据发送PA3CLK5时钟PC5/CTS4PC4/CD4其它PC15GPIO湿度传感器接口（通过AD7823）接AD7823的/CONVSTPC12GPIO接AD7823的SCLKPC8GPIO接AD7823的DoutPA13GPIOFPGA代码加载接口接FPGA的nSTATUSPA12GPIO接FPGA的DCLKPA11GPIO接FPGA的DATA0PA10GPIO接FPGA的nCONFIGPA0GPIO接FPGA的CONF_DONEPB31GPIODSP代码加载接口对应TS的L0DATA0PB30GPIO对应TS的L0DATA1PB29GPIO对应TS的L0DATA2PB28GPIO对应TS的L0DATA3PB23GPIO对应TS的L0CLKPB18GPIO对应TS的L0ACKPB15GPIOBoot选择（PB15-msbPB14-lsb）01：MDM_DSPPB14GPIO10：VCC_DSP11：5416PA5GPIO备用PA1GPIO备用PB22GPIO喂狗信号（接MAX706的WDI）PD13GPIO喂狗控制信号PD6GPIOMPC860指示灯（MCL板上分别用PD9-PD6）PD5GPIOPD4GPIOPD3PD7GPIO主从同步选择PC9GPIO没有使用PD12GPIO3.3V电压监控IO使用情况（粉红色为已使用，且与MCL板使用相同；蓝色为已使用，但与MCL板使用不同；黑色为尚未使用）PA15PA14PA13PA12PA11PA10PA9PA8PA7PA6PA5PA4PA3PA2PA1PA0PB31PB30PB29PB28PB27PB26PB25PB24PB23PB22PB21PB20PB19PB18PB17PB16PB15PB14PC15PC14PC13PC12PC11PC10PC9PC8PC7PC6PC5PC4PD15PD14PD13PD12PD11PD10PD9PD8PD7PD6PD5PD4PD3剩余的IO：PD15、PC9如果其它地方需要用到860的IO，只能从上面剩余的这些中选择。【注】：本文档以分布式基站MCL板对MPC860 IO的分配为基础表 3.6 其他接口信号表MPC860信号（管脚）连接至描述XTAL输出，未接外部晶体EXTAL输入，下拉连接外部晶体EXTCLK（CLK4IN）输入外部时钟输入BI输入，上拉禁止BURST传输方式TEA输出，上拉总线错误信号 TA输入，上拉连接到FPGA，可以和8980的