（电路与系统专业论文）信号完整性分析与高速多负载总线设计[电路与系统专业优秀论文].pdfVIP

摘要 妻现诸如并行处理或者其他复杂的功能，且工作在更高工作频率的高性能系 统对承载这些电路的单板设计的提出了更苛刻的要求。当前设计人员面临的设计 问题主要是严密的时钟分布和高速接口设计以满足当前对带宽的迫切要求。背板 上的总线时钟和数据线的分布，互连设计显得尤为重要。 总线作为各个模块的公共数据通道，它的稳定性通常关系到整个系统的性 能。人们在璺垡堡彗方面已经进行了 信号完整性来进行分析。这个概念贯 通常使用 关于信号 完整性分析的应用也是一个比较重要的课题。背板总线设计往往同单板的接口设 计一起是一个系统的问题。在进行信号完整性分析时，将背板和单板接口作统一 设计，才能达到最好的效果。本文通过设计一块用于a t m 信元交换的背板和一块 使用p o w e r p cx x x x 作为信元收发芯片的测试单板来验证背板上! ! ! ! g 竖整绻的工 作性能。文中先通过仿真分析确定p c b 布局布线所应该遵循的基本准则，然后对 仿真结果与实测结果进行比较，验证了信号分析的可靠性。最后的硬、软件测试 结果也表明，总线设计达到了预定的要求。整个设计过程中，系统的讨论了总线 设计过程中应该考虑的问题以及应用e d a 工具进行信号完整性分析辅助总线设计 分析的方法。同时也对信号完整性分析的过程做了一定讨论。 关键词：信号完整性7 1 a b s t r a c t h i g h p e r f o r m a n c es y s t e m st h a ti n c o r p o r a t ef e a t u r e ss u c ha sp a r a l l e l p r o c e s s i n go ro t h e rc o m p l e xf u n c t i o n s ，a n do p e r a t ea th i g hc l o c ks p e e d s ， p l a c et o u g hd e m a n d so nt h ed e s i g no ft h eb o a r d st h a th o dt h ec i r c u i t s d e a l i n g w i t hi s s h e ss u c ha st i g h tc l o c kd i s t r i b u t i o na n dh i g h s p e e d i n t e r f a c e st om e e tf o r t h c o m i n gb a n d w i d t h h u n g r ya p p l i c a t i o n sa r eaf e w o ft h ek e yc h a l l e n g e sd e s i g n e r sa r ef a c i n gt o d a y e s p e c i a l l yi nt h eb u s d e s i g no nt h eb a c k p l a n e ，w es h o u l dp a y m o r ea t t e n t i o nt ot h ed i s t r i b u t i o n ， in t e r c o n n e c t i o no ft h ec l o c k ，d a t a1i n e b e i n gt h e d a t a p a t h f o re a c hm o d u l ei nas y s t e m ，b u sh a ss t r o n g r e l a t i o nw i t ht h ep e r f o r m a n c eo ft h ew h o l es y s t e m w eh a v em a d eal o t o fr e s e a r c hi nt h i sf i e l db e f o r e w eu s e s i g n a li n t e g r i t y ( s i ) a sa n a n a l y s i st o o l f o rt h eb u sd e s i g n t h ec o n c e p th a sb e e nr u n n i n gt h r o u g h t h ew h o l ep r o c e s so fd i g i t a lc i r c u i td e s i g n t h ea p p l i c a t i o no fs i a n a l y s i si nt h es y s t e md e s i g n i sa ni m p o r t a n tt o p i c i ti si ng e n e r a l t h ec a s et h a tt h ed e s i g no ft h eb a c k p l a n ea n dt h ed e s i g no f1 i n ec a r d t o g e t h e ra r eas y s t e m l e v e lp r o b l e m i fy o uc o n s i d e rt h eb a c k p l a n ea n d i n t e r f a c eo fa1 i n ec a r da tt h es a m et i m e ，y o uc a nm a k eap e r f e c tp r o j e c t a tt h ea s p e c to fs ia n a l y s i s i nt h i sp a p e ri d e s i g nab a c k p a n eu s e da s a t m s w i t c h i n g a n da t e s t i n g l i n ec a r dw h i c hi su s e dt o v e r i f y t h e p e r f o r m a n c eo ft h ec e l l b u so nt h eb a c k p l a n e a tf i r s tid e s i g ns o m eb a s i c r u l e sb yt h es i m u l a t i o na n a l y s i sf o r t h ep c br o u t i n g ，t h e nm a k es o m e c o m p a r is o nb e t w e e nt h ep r a c t i c a lt e s t i n gr e s u l ta n dt h es i m u l a t i o nr e s u l t s oa st op r o v et h er e li a b ili t yo ft h ea n a l y s i sp r o c e s s t h eh a r d w a r e s o f t w a r et e s t i n gr e s u l ts a y st h a tt h ed e s i g nm e e t st h es p e c i f i c a t i o n i n t h ew h o l ed e s i g np r o c e s sim a d es o m ed i s c u s s i o no nt h ep r o b l e mw i t hw h i c h s h o u l db ec o n s i d e r e di nt h eb u sd e s i g n ，a n dt h em e t h o dt od e s i g nab u s u s i n ge d at o o l s k e y w o r d s ：c e l l b u s ，b u s ，s i g n a li n t e g r i t y ，m u l t i d r o p 眭 注1 注明国际十进分类法u d c ) ) 的类号 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的 研究成果。据我所知，除了文中特别加以标注和致谢的地方外，论文中不包 含其他人已经发表或撰写过的研究成果，也不包含为获得电子科技大学或其 它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所 傲的任何贡献均已在论文中作了明确的说明并表示谢意。 签名：i 塾垒!日期：尸秒年；月f 日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名：、王塾i i 导师签名： 日期：) 觎年月日 一一。已王。二：- 二盐i i 誊i 二1 ：兰、_ 三。一 _ l _ _ l _ _ _ _ - _ - _ _ _ - i i - _ _ _ - l l i _ _ l _ _ _ l l l - _ 。 引言 随着系统功能的复杂化，系统的结构也向模块化发展。模块之间的通讯就 显得异常重要。系统处理的速度在不断的提高，在信号处理过程中所产生的信 息量增多，单元之间的信息交换更加频繁。特别是通讯系统，由于社会的发展， 人们通讯需求趋于多样化，在很久以前，人们安装电话，能够满足通话需求， 就已经满足了，这时候人们对电话线的带宽只需要6 4 k b p s 就已经足够了。随着 互联网的诞生，人们通过3 0 k b p s 的m o d e m 连上互联网，看到丰富的网上信息，感 觉了初步的冲浪感觉。这时候的速度限于电话线的带宽，最高达到5 6 k b p s ，对 于交换机来讲，这样的带宽需求对它的交换数据量不是很严重。随着时代的发 展，技术的更新，人们已经不能满足于这绵长的连接过程和难以忍受的动画似 的图形显示过程。带宽的需求在膨胀。用户的数量在增加，需求呈现出多样性， 交换机处理数据的能力经受着市场需求的推动。移动通信的发展也经历了这样 一个过程，在短短的几年时间，它就经历了模拟，数字，以及现在如火如茶的 第三代移动通信的发展。所有的发展对于交换的要求归根结底就是带宽。 增加带宽需要提高系统的处理速度，需要系统功能模块交流的信息量增加， 从而使承载这些信息的背板，成为设计中的一个关键问题。如何可靠，快速的 传输数据，使系统稳定可靠的运行，成为新的问题。 背板通常指无源的带有很多插槽的母板，他与个人p c 的区别在于，它是无源 的。他主要提供各个单元之间的信号通路以及机框间的信号接口。随着通信技 术的发展，背板的技术要求越来越高，不再是单纯的信号连接，他需要更多考 虑信号的质量和连线的效率。 背板中各模块之间的互连是通过共享式总线或者点对点的方式提供数据传 输的。 在工业环境中，c o m p a c tp c i 已经成为了一个很成熟的标准。特别是在需要 热插拔的情况下。还有很多企业单独定义的总线，专为实现某一特殊目的而设 计的总线标准，如本文所述及的总线，a h t r a n s w i c h 公司提出的c e l l b u sa t m 信 元共享式交换总线。 。二l 二：二盐彗2 - 0 l 銎。主二乙二乙。一 并行总线的设计难点在于背板走线比较长，较之于信号的上升时间，已经不 能把背板并行总线设计局限于一个简单的互连设计，所有的走线都需要按照传 输线的理论来分析考虑。这里有必要说明的是高速信号的定义。在工程实践中， 高速信号的定义是，信号的传输延迟时间大于信号沿变化时间的1 4 ，此时信号 就应该按照高速信号对待，系统设计也应该按照传输线来考虑。背板的信号传 输路径比较长，在本设计中的背板走线长度是2 2 i n c h ，传输时延大约是4 n s ，此 时还没有考虑传输线上的负载影响，信号的上升沿大约2 n s ，信号传输时延远大 于信号沿变化时间的1 4 ( 0 5 n s ) ，所以背板走线必须按照传输线来对待，信号 的分析也要按照高速信号来进行。传输线对阻抗特性有特殊的要求。背板总线 的特殊点表现在：多负载一背板总线上的负载多达2 0 3 0 个；阻抗特性变化多 信号从单板出发、经过接插件、到背板总线、经过复杂的多负载特性环境、 接插件、才到达接收端；另外背板上负载的变化比较大，往往不同的配置会导 致负载数量有很大的差异。这一切为保证信号的质量构成了极大的威胁。 于是，人们为了研究背板传输的信号质量，提出了信号完整性的概念。而围 绕信号完整性的分析，人们设计了e d a 软件，辅助设计师的分析设计。设计的方 法和流程也与从前有很大的不同。它是在设计开始阶段即考虑信号的质量，并 尽量使之按照工程师的设计意图设计p c b 板，从而节省了p c b 设计的改板次数， 也有利于发现，解决问题。本文即根据信号完整性的要求设计一个共享式总线， 验证一种高速信元交换总线方案的可实现性。 在信号完整性分析的过程中，为了对系统作比较全面的认识，必须对设计对 象建模，从而进行一定的仿真，其中，i b i s 模型就是现在广为流行的一种驱动 器模型，本文对之有一定的阐述和研究。 1 1设计目标 第一章设计目标描述 设计一块试验背板，一块实验单板背板提供必要的电源通路，一套2 6 槽位 c e l l b u s 总线。实验单板用于信元的发送接收以及实验结果统计。 2 在设计过程中，对总线拓补以及驱动形式作仿真，并根据仿真情况提出一定 的p c b 设计规则。 1 2c e l l b u s 总线介绍 1 2 1 总线结构介绍 在3 g 系统基站子系统中，选用了a t m 作为控制面和业务数据交换的协议。我 们选用了一种c e l l b u s 的总线结构来进行a t m 信元的交换。c e l l b u s 是由 t r a n s w i t c h 公司设计的支持a t m 信元交换的总线结构。现在t r a n s w i t c h 和l u c e n t 都推出了基于这个协议的芯片。它的基本结构如下图所示： 图卜1c e l l b u s 结构图 总线由3 7 根并行信号线组成。其中，数据线3 2 根，控制线3 根，时钟线2 根。 接口芯片一端挂在总线上，一端通过u t o p i a 接口，同信元产生单元相连。各信 元产生设备产生的信元就可以通过接口芯片，传到背板总线上，利用c e l l b u s 的 路由和交换功能，到达目的设备。它是一种并行总线。由于系统有共同的时钟 信号，所以是一种同步总线。所有数据的发送和接收都是在统一的读写时钟的 下降沿进行。选择下降沿的原因在于下降沿信号一般都好于上升沿。信元的交 换是通过一个主控制单元进行控制。在每一帧的第一个时钟周期，仲裁单元采 样总线，如果某个单元要发送数据，就将其地址对应的总线位电平拉高申请总 线，仲裁单元再根据一定的算法，确定下个要发送信元的地址，在每一帧的 最后一个时钟周期，把下一个被允许发送信元的单元的地址放在总线上。得到 发送权的单元就可以在下一个时钟周期把信元发送出来。目前他支持四种发送 3 j 了式： 单播：只有一个接收方。 组播：发送给特定一组接收方。 广播：发送给总线上的每一个设备。 自环：它是一种特殊的发送方式，就是发送方会把自己发送的信元接收回来。 它可用于对物理链路进行自检。 1 2 2 驱动芯片介绍 目前有两种芯片，一种是t r a n s w i t c h 公司 整j c u b i t p r ot x c 0 5 2 8 b ，另一种是 i 。u c e n t 公司的c e l x p r e s t mt y y y y 。我们选用了后一种。其结构如下图所示： 图卜2 驱动芯片结构图 它有四种接口：u t o p i a 接口、微处理器接口、c e l l b u s 接口、外部s r a m 年i s d r a m 接口。u t o p i a 接口是一种标准的a t m 接口。包含一个发送端口和一个接收端口。 发送和接收支持a t m 论坛发布的u t o p i al e v e l 2 标准1 8 】。它可以作为p h y 层设备， 也可以配成a t m 层设备。m p i 微处理器接口，使用八位数据总线与通用的处理器 连接。外部s r a m 接口可外接一到两块s r a m 作为信元路由查找表( l u t ) ，s d r a m 的 无缝接口用于接收信元缓存。c e l l b u s 接口直接连接到总线上。总线采用了g t l p ( g u n n i n gt r a n s c e i v e rl o g i cp l u s ) 的电平标准。下面对g t l p 逻辑电平作简 要的介绍。 g t l p 逻辑电平是集电极开路的驱动形式。电路形式如图所示 15 y r e c e | v e r i l - v r e f 2 l v 幽卜3g t l p 逻辑结构 低电平输出电压就是输出驱动管的饱和电压，它的低电压电平大约是5 5 0 m y ， 高电平是1 5 v ，电压摆幅为9 5 0 m y ，接收端的门限电压也是1 v 。它的最大优点是 负载能力强，输出可以达到4 0 i i l a ，负载等效阻抗最低可以达n 2 0 n 。在一些特殊 设计的芯片里，它的负载最低可达5 0 1 1 q 。由于降低了输出电压的幅度，功耗降 低了，一个输出门的功耗仅有l f m w ，可以被集成n a s l c 里面去。 在g t l 逻辑芯片中，制造厂商也加入了边沿速率控制电路( e d g er a t ec o n t r o l c i r c u i t ( e r c ) ，用于产生可变速率的上升下降沿。使用户可以在系统负载动态 变化时对电路作微调以达到最大的数据流量。边沿控制电路也减少了总线信号 达到稳定状态的时间。它能有效的控制传输线上由于阻抗不匹配引起的反射对 驱动端电平产生的振荡，可以使信号快速的稳定。 g t l 有两种不同的逻辑电平规格：g t l ( j e d e c 标准e i a j e s d 8 3 ) ，g t l + 电平。 他们的区别主要在于端接电压不同。g t l + 是1 5 v ，参考门限电压是1 v 。g t i 。+ 由 于更宽的噪声容限( 比g t l 增加了约1 6 ) ，在工业中已成为了广为接受的标准。 g t l 当初是为单板上的小总线设计的。如在处理器和存储模块之间的数据线。 由于它的目标不是背板，所以没有热插拔的要求。 由于减少了电源功耗，高速，以及相对于b t l 更好的信号完整性，为总线优 化的背板驱动器是重负载总线中的首选解决方案。他针对多槽位的背板分布式 负载特性进行了优化，利用内部预充电电路支持热插拔。低输出摆幅以及减少 的门限电压使系统可以工作在更高的时钟频率，对于电讯及数通领域中对带宽 的需求得以满足。在c e l l b u s 芯片t y y y y 就采用了这种技术。这也可以解释为什 么c e l l b u s 选用了g t l p 逻辑作为它的总线逻辑标准。 5 j w l ；另部分是低损耗区，r j w l ， 趋肤效应的影响还不明显，此时衰减很小，可以当作均匀无耗传输线来看。更 高频率段是趋肤效应区：r j w l ，但是r 是频率的函数，随频率增长增加很快， 不能忽略。此时的r 包括两部分，直流部分r d c ，交流部分r a c ，即由于趋肤效应 引起的附加电阻，求值时应该取他们的方根值，即 r e f f - q r d c 2 + r a c 2 。 ( 2 - 2 ) g 一传输线的并联漏电导，s i n 。这个值很小，一般可以取为0 。 l 一传输线单位长度的电感h i n 。 c 一传输线单位长度电容f i n 。 2 4 2传输线的频率响应 均匀无限长传输线的频率响应可以表示如下： 搬( w ) ：p 一而丽丽而( 2 - 3 ) r ，l ，c ，g 同上述定义 x 一传输线的长度i n c h h x ( w ) 一在频率w = 2 n f 处传输线的频响。 把频响分解成两部分，幅度响应和相位响应，可以分别表示如下： 1 3 幅度响应( 衰减) ：p 一。8 。8 + m 。“刚 相位响应：p 一。m 婀丽丽i 而而1 在以上公式中，g 的值很小，可以忽略 把它简化，得到一些手工计算估计的公式。 ( r + j w l ) ( g + j w c ) 兰( r + j w l ) j w c ， 令 1 “+ j v = 【( r + j w l ) j w c 】2 ( 2 4 ) ( 2 5 ) 因此，对一些特殊情况，我们可以 ( 2 6 ) “2 + 2 j v 一v 2 ：一w 2 l c + j w r c “2 一v2 ：一w2 l c 2 v 甜；w r c 根掘以上式子，我们可以求出当r 3 5 5 0 0 m y 3 0 0 m v 3 0 0 m v 5 0 0 m y 4 0 0 卢容限 o m v 5 0 0 m vm v 过冲 o 5 v0 7 5 vo 8 vl v 擐人飞行 1 1 1 1 1 4 49 7 3 9 8 1 0 9 7 1 1 3 49 7 2 9 8 4 时间 从上述表中得出，在不同的器件模型和单板、背板p c b 特征阻抗的组合条件 下，2 6 槽位的数据传输最大飞行时间为1 1 4 4 n s 。而且，根据上面的参数分布， 可以推导出一些单板设计时的规则： i ) 从信号噪声容限来看，当单板的阻抗小于背板的阻抗时，商电平的噪声 容限要大于相反的情况。但低电平的噪声容限要小于相反的情况。从高低电平 容限均衡的角度出发，我们希望单板的阻抗要小于背板的阻抗。而且，从所有 的情况来看，离电平的噪声容限是瓶颈，我们应该尽力保证高电平的噪声容限。 2 ) 从过冲的角度上看，当单板的阻抗小于背板的阻抗时，过冲偏小。随着 时钟频率的上升，过冲增加。这也使得我们应该选择小阻抗的单板，背板阻抗 可以相对于单板偏大。 3 ) 从飞行时间的角度上出发，当单板的阻抗小于背板的阻抗时，飞行时间 偏长，这是个不利的情况。对于时序上特别紧张的情况下，可以选择小阻抗 的单板。 作为时序仿真，我们需要对最怀情况进行仿真。所以，我们选在最大的仿真 飞行时间来作时序分析。 3 3 c e l l b u s 时序仿真分析 对我们使用的c e l l b u s 信号背板传输系统，要使数据信号在一定时钟频率下 实现有效的传输，则数据和时钟信号必须满足时序方程。 芯片本身所要求的读写时序如下图所示： j c c b c 0 哪v t m l l t 二二= = e 杀f 图3 1 0 总线读写时序 写时钟的下降沿到数据有效时间最大值是1 8 n s 。读写时钟的下降沿之间的差 值在1 5 到4 n s 之间。读时钟的建立时问是0 ，也就是只要读时钟的下降沿到来时 数据有效就可以了。而保持时间是最小值6 n s 。在这个期间内，数据必须保持稳 定。 考虑极端的传输情况，即数据信号从第1 槽位发出，到第2 6 槽位的时间，成 为系统的最大飞行时间，而到第2 槽位的时间，则是最小飞行时间。数据的最大 飞彳亍时间和最小飞行时间成为背板系统信号传输速率的限制条件。 在上述极端情况下，对第2 6 槽位的接收信号，如果要实现在一定时钟频率条 件下的有效传输，那么其接收信号必须在读时钟到来前，有足够的电平，即从 第1 槽位数据发出到第2 6 槽位的最大飞行时间必须满足建立时间要求，该建立时 间要求可用如下方程即建立时间方程表示出来： t f l t _ m a x 耋t c y c l e t c o _ m a x t s um j n c l k s k e w c 】k j j t t e r m a d j ( 3 一1 ) 在上式中，t f l t _ m a x 是最大飞行时间；t c y c l e 是时钟信信号周期；t c o _ m a x 是最大时钟信号沿到达至有效数据输出的时间；t s u _ m i n 是接收端要求的数据 相对于时钟的最小建立时间；c l k s k e w 是最大读写时钟的差别；c l k j i t t e r 是 最大时钟边沿变化；m a d j 是由于电源地平面电压的波动和传输信号码形变化， 造成信号边沿的变化。 由于读写时钟按照芯片的设计要求，有一定的相位差，所以，实际的建立时 问应该考虑这个读写时间的相位差值。在以下分析过程中设读写之间的相位差 为3 n s 。 假设在我们的c e l l b u s 背板系统信号传输中时钟信号的抖动为0 1 5 n s ，m m j 为o 2 n s 。 k t y y y y 器件资料知道，t c o m a x ( 对写时钟) 为1 8 n s ，对读时钟等效 为1 8 + 3 = 2 1 n s t s um i n 为o n s ，c l k s k e w 为0 5 n s 。当传输数据信号为2 5 m i z 时( 即 背板系统的时钟信号是2 5 m h z ) ，方程式左端等式为： t c y c l e t c om a x t s um i n c l k s k e w c l k j it t e r m a d j = 4 0 2 1 0 0 5 - 0 1 5 0 2 = 1 8 1 5 ( f l s ) 而在上述背板系统的传输分析仿真中 1 8 1 5 n s ，满足信号传输的建立时间要求。 ( 3 2 ) 最大的飞行时间为1 1 4 4 n s ，小于 当背板系统的时钟信号频率增加到3 0 h l h z 时，上式变为： t c y c l e t c o _ m a x t s u m i n c l k s k e w c l k j i t t e r m a d j = 3 3 3 3 2 1 0 0 5 - 0 1 5 0 2 - - - - 11 4 8 ( n s )( 3 3 ) 该时间几乎等于最大飞行时间，处于临界状态，没有足够的裕量。 对第2 槽位信号来说，由于信号的飞行时间最小，其应该满足保持时间要求。 保持时间方程如下： t c o _ m i n + t f l t _ m i n 耋t h o l d + c l k s k e w m a d j ( 3 - 4 ) 从t y y y y 器件手册得到，t h o l d 4 目对于读时钟为6 n s ，一c l k s k e w 为0 5 n s ，上式 等式右边值为9 8 n s 。分析仿真得到的最小飞行时间为1 5 5 n s ，而从t y y y y 器件 资料上没有得至u t c o _ m i n 数据，根据t y y y y 的时序可以知道，数据在总线上的时 问最快不得超前写时钟的下降沿到来后6 n s 。也就是说，数据必须在这以后才可 能到达。所以，t c o _ m i n 可以假设为6 n s + 3 n s 。此时估计的情况就是最坏的情况。 所以，右边的值为 9 + 1 5 5 = 1 0 7 5 6 + 0 5 - 0 1 5 = 6 3 5 n s( 3 - 5 ) 所以，保持时间是满足要求的。 从上面也可以看出，t c o _ m a x 是影响系统时钟频率的最大因素，在试图提高 系统工作频率时，首先就是确认这个参数是不是可靠。其次，减少读写时钟之 间的相位差值对提高建立时间裕量也有一定的作用，但两者的差值始终有一个 下限。在提高背板上单板的密度时，保持时间也会逐渐变得紧张起来，需要综 合考虑。 利用时序仿真软件t i m i n g d e s i g n 也可以对此进行仿真。 仿真数据为： 数据飞行时间：( 9 8 ，1 1 4 ) 时钟的延时( 驱动在中间槽位) ： ( 3 7 ，5 ) 读写时钟延时：( 1 5 ，4 ) 时钟抖动：2 n s 在时钟3 0 m h z 时时序为( 1 3 ，最左边槽位，2 6 ，最右边槽位，1 ，中间槽位) ： 2 5 ：f5 。? 7 5 ：。j 1 。：“。f 这时的参数是： t d 一一j 从上表可以看出，从最左边到最右边的建立时间裕量不足，已经不能满足要 求了。从稳定性角度出发，系统是不能工作在3 0 m h z 的。而且，根据现在的情况， 关键的时间点就是最左边的数据发送的最右边的接收方的时候，建立时间不能 满足，建立时间不能满足的原因在于读时钟太靠前，所以，在满足芯片要求的 鼍 _ | ：l l | 竺】；：誊?删 掣j_!舞誉一 落臻 墨壶圭誓一 嵩萄三一 舞黠拦分 一一，_j 1 享爱剿戮 条件下，可以适当将读写之间的延时减小，它的最小值是1 5 n s 。 图3 - i1 f = 3 0 m h z ，l d e = 1 5 i n ，z d c = 7 0 ，z b p 2 5 5 ， d r i v e ta ts l o t o 上图就是相邻单板之间的最小延迟的仿真测试。 根据上述最坏情况的分析仿真结果和器件参数分析， r t t = 3 0 ，m o d e l = f a s t ， 对2 6 槽位的c e l l b u s 背 板系统，当单板的s t u b 长度为1 5 英寸，是可能在2 5 m h z 时钟信号传输情况下工 作，而不能在3 0 m h z 时钟频率下工作。 4 i 概述 第四章测试单板的设计 测试单板是用来作为背板上总线的负载，通过建立链路，发送信元，在实验 背板上进行信元的发送与接收，从而对多负载的方案进行测试。 为了能够全面的测试试验背板的性能，单板上设计了一个锁相环电路，用于 调整c e l l b u s 系统的工作时钟。通过改变系统的时钟，可以测试c e l l b u s 在多负 载情况下的工作极限能力。虽然芯片手册上表示系统可以工作在5 0 m 左右，但根 一i i 电子科技人学硕士i 论皇二i - _ _ - _ 一 2 据仿真的结果，系统是不能工作在这么高的时钟频率的，主要的障碍来自于时 序的混乱。由于仿真的时候，我们使用的是芯片在最慢，典型，和最快情况下 的参数进行估算的，仿真结果与实际情况应该是有一定的差别，这个实验系统 就是为了检验实际的工作情况。也可以同以前负载不多的情况作一对比，观察 系统某些指标的变化情况。 本单板结构比较简单，完成的主要功能是信元形成，发送和接收，数据比较 统计。由于a t m 总线接口芯片需要一定的配置，这主要通过c p u 来完成。 根据功能需要，它包含如下图所示几个模块，主要包括x x x x c p u 最小系统。 c e l l b u s 接e l 模块，时钟模块和电源模块。其内部关系如下： 图4 - 1 模块总体框图 c p u 模块是一个由x x x x 组成的最小系统。它通过6 0 x 总线与t y y y y 的m p i 接口相 接，设置t y y y y 的寄存器，读取状态，处理从t y y y y 来的中断。另外，它还通过 另一个通讯口，工作于u t o p i a 方式的f c c 2 ，与t y y y y 的u t o p i a 接口相连，此时的 c p l 工作于p h y 方式，作为t y y y y 的一个物理端口，可以通过y y y y 与其他在c e l l b u s 总线上的物理层设备进行信元交换。 c e l l b u s 接口主要由朗讯公司的t y y y y 组成，它通过由t r a n s w i t c b 公司定义的 c e l l b u s ，同挂在总线上的其他t y y y y 一起，构成一个信元交换系统，使挂在各 个t y y y y 上的各个p h y 端口之间构成各种用户定义的通讯链路( v p ，v c ) 。同时 皇二二王：_ l 置銮：，_ i l 二三譬：二一 也具有一定的q o s ( q u a l i t yo fs e r v i c e h 艮务质量) ，流量控制的功能，可以满足 一般的a t m 应用。 时钟模块提供单板以及系统所需的所有时钟。它包括：c p u 时钟，s d r a m 时钟， 以太网通讯芯片的2 5 m 时钟，t y y y y 主时钟，c e l l b u s 所需的读写时钟等。 电源模块提供系统所需的电源，满足不同设备对电源的不同需求。系统中有 三类电源：3 3 v ，2 5 v ，1 5 v 。为了设计的方便，系统中的大多数器件都是3 3 v 单电源供电。2 5 v 电源是c p u 内核电源。1 5 v 电源是c e l l b u s 所采用的g t l p 逻辑 电平所需的特殊电源。系统中其他单板的1 5 v 电源都由这块单板提供。 4 2 ) 【) ( x x + t 、吖y y 系统 这是单板的核心组成部分，背板性能的校验主要在这里完成。 4 2 1x x x x c p u 最小系统功能描述 本模块为系统的控制模块，包括对t y y y y 设置，产生测试代码，通过u t o p i a 接口发送与接收测试代码等。其原理框图如下： 圈4 2c p u 模块 这个模块是用m o t o r o l a 的p o w e r q u i c c x x x x 构成的一个基本系统。选择x x x x 的主要原因是因为它与u t o p i a 总线的无缝接口。可以使逻辑尽量简单。而且， 在测试时，也可以提供更快速的信元处理能力。对测试而言，由于c e l l b u $ 的 总带宽最大可达到1 g ( 3 2 * ( 3 0 m 5 0 m ) 1 4 1 6 = 8 4 0 4 0 0 m b p s ) 以上，当一个接收方接收其他端口发送来的信元时，接收方 处理能力不足，将会丢失一部分信元。如果接收方处理速度快，对测试就会具 有更多的灵活性。 m p c x x x x 有两套总线：6 4 一b i t 数据，3 2 一b i t 地址的6 0 x b u s 总线和3 2 一b i t 数据， 1 8 一b i t 地址的l o c a lb u s 总线。6 0 x 总线存在着x x x x 单模式和6 0 x 兼容模式两种 ：【作方式。单模式是指只使用x x x x 的内存控制器连接其他外部设备，x x x x 是系 统中唯一的总线设备。兼容模式是指连接到其他的主总线控制器或者具有6 0 x 总 线控制能力的设备，此时，如果c p u 要求占用总线，就必须向外部的总线控制器 提出申请。在这个单板上它工作于单模式。6 0 x 总线上挂3 2 m 内存，作为系统使 用，另有1 m 的f l a s h 可以用于运行过程中存储运行结果，也可以存放程序，可以 让系统在启动时即可运行程序。在系统从b o o t r o m 启动后，即可从f l a s h 读入程 序并执行。在长期运行的时候，由于会产生很多程序运行结果，这些结果就可 以存放在这罩面。两片s s t 3 9 v f 4 0 作为b o o t r o m ，在系统启动的时候，提供启动 配置字，以及系统的初始化等一系列例程。 l o c a l b u s 总线用于优化高速通迅控制器的能力，无需内核的干预，即可存储 a t m 连接表或者通讯信道缓冲器描述子( b d s ) ，也可以存储信道之间传输的原 始数据。在单板上外接8 ms d r a m ，主要用于存放a 州路由方面的信息。 c p u 通过u t o p i a 接口同t y y y y 的m p i 相连，可以向7 y y y y 发送a t m 测试信元。另 外，它也通过t y y y y 的m p i 接口，完成对t y y y y 的设置工作。也可以对t y y y y 的一 些状态寄存器查询，从而获取当前的工作状况。除此以外，有两个通讯口，即 以太网口，2 3 2 串口，用于下载程序，在线调试等。 4 2 2与其他模块的接口 4 2 2 1与t y y y y 接口信号 m p i 接口 信号 类型描述 c t _ d 0 ：7 i o数据 c _ t 憎a 0 ：7 o 地址 t at y y y y i 传输响应 r d w rt y y y y o 读写信号 n tt y y y y i t y y y y 中断 c st y y y y o t y y y y 片选 u t o p i a 接口 信号类型描述 a t m r x 0 ：7 o发送数据线 a t 岍x 0 ：7 i 接收数据线 a 1 、m t x a d d 0 ：4 i 接收地址 a t m r x a d de o ：4 i 发送地址 电子科技丈学硕士论文 - _ _ i i i i i i w a t m t x c l a vo 接收准备好 a t m r x c l a vo 有信元发送 a t m t x e n b i 接收数据有效 a t m r x e n b l 数据发送有效 a t m t x s o ci 接收信元起始 a t m r x s o co 发送信元开始 a t m t x p r t yi 接收数据校验 a t m r x p r t yo 发送数据校验 a t m t x c l ki 接收时钟 a t m r x c l ki 发送时钟 4 2 2 2 与以太网口的接口 m p c x x x x 的i o m i o o m 以太网接口功能i 虫f c c 2 来实现。以太网的物理层通过 l x t 9 7 1 来实现与m p c x x x x 的以太网m a c 控制器接口，实现了 i o b a s e t x 1 0 0 b a s e t x 兼容以太网标准接口，l x t 9 7 1 也支持环回测试功能。 m p c x x x x 与l x t 9 7 1 间连接的信号包括以下信号： t x d 0 ：3 ，r x d o ：3 ，t x - c l k ，r x c l k ，t x - e n ，r x d v ，t x e r ，r x e r ， c o l ，c r s ，m d c ，m d d i s ，m d i o 和m d i n t 等，具体的功能描述如下所述： t x d 0 ：3 j ：4 b 模式下的发送数据总线： r x d 【0 ：3 】4 b 模式下接收数据总线； t x c l k ：e ：l o o m b p s 操作时，l x t 9 7 1 动2 5 m 接收时钟，在l o m b p s 操作时， l x t 9 7 1 驱动2 5 m 的接收时钟； t x e r ：发送数据代码错误，m p c x x x x 的m a c 控制器在数据流发生错误时，报 告此状态； t x e n ：发送数据使能； r x d v ：接收数据有效； r xe r ：接收数据错误指示，它与r x c l f f 同步： c o l ：碰撞检测，当l x t 9 7 l 检测到碰撞时，输出此信号，高有效； c r s ：在半双工模式下，当l x t 9 7 l 传输非空闲时，此信号有效；在全双工模 式或重复模式下，仅在接收介质非空闲时，此信号有效； 。叠j | _ l 上鏊_ 2 = _ 二兰盐i i j 2 吝i 一 _ _ _ l _ _ _ _ _ _ _ _ l _ _ - _ m d c ：数据管理时钟，由m p c x x x x 的时钟口提供，最大频率2 5 m ： m d d i s ：数据管理禁止，禁m z m d i o 的读写操作； m d i o ：p h y s t a 通讯的串行数据通道； m d i n t ；数据管理中断口和双工状态指示，可指示通讯状态的改变。 信号 类型描述 f e t h t x e ro 发送错误 f e t h r x d v i 接收数据有效 f e t h t x e n0 发送数据有效 f e t h r x e r i 接收数据错误 f e t h c o l i 碰撞检测 e f t h c r si 线路载波检测 f e t h t x d 3 ：0 0 发送数据线 f e t h r x d 3 ：0 i 接收数据线 f e t h m d c0 管理数据输出时钟 f e t h m d i o o i 管理数据输入输出线 4 2 2 3 调试串口信号 换。 调试串口由m p c x x x x 的s m c l 实现，s m c l 经a d m 3 2 0 2 实现t t l 至r s 2 3 2 电平的转 | 信号类型 描述 is c c l r x d i 串行接收 s c c l t x d o 串行发送 在m p c x x x x 规范电路中提供c o p 连接器j 4 ，作为b d m 调试器。其 t r s t 、t c k 用1 k 电阻下拉，t m s 和t d i 用1 k 电阻上拉。通j 吐c o p 连接器，运行于主机上的调 试工具连上电路板中的处理器。c o p 连接器包括j t a g 信号和利于调试的其它辅助 信号。在原理设计中，其电路图如下图所示： 图4 - 3c o p 调试口原理图 譬王三釜- 二1 耋- ：i 圭二生吝二一 4 2 2 4复位电路 复位电路由m