（模式识别与智能系统专业论文）12位40兆采样频率流水线结构模数转换器.pdf

华中科技大学硕士学位论文 = ：= = = = = = = = = ! = = = = = = = ；= = = = = = = = = = = = = = = = = = 摘要 该文设计了一个高速、低功耗的流水线结构模数转换器( a d c ) 。该a d c 采用了 每级1 5 位的冗余数字校正技术，由1 1 级流水线结构组成，降低了对比较器精度的要 求，同时兼顾了转换的速度和功耗。 在a d c 结构选取的理论分析上：从影响a d c 性能的各种非理想因素入手，在逐 一改善这些非理想因素影响的过程中得到电路的具体结构。在电路的设计上，详细分 析、设计并仿真了最影响a d c 性能的两个电路模块一运算放大器和比较器：l 、运算 放大器采用了可以提高运放增益同时不影响运放单位增益带宽的带增益增强的套筒式 结构，合理的分析和设计完全避免了该结构的慢的建立特性的缺点，同时比起其它结 构有更小的功耗；2 、每级子模块中采用了没有直流功耗的差分对动态比较器。具有更 好的综合性能。上面两个模块的低功耗设计也降低了整个系统的功耗。设计中还采用 了电荷泵将时钟信号提升到5 v 以降低n m o s 开关的导通电阻并减小电荷注入的影 响。 a d c 中每个模块都通过了功能仿真，达到了所需要的性能指标。整个系统的主要 指标为：分辨率为1 2 位、最高采样率为4 0 m s s 、功耗约为8 5 m w 。这个设计的目标 是适用于视频信号处理或者作为s o c 芯片的一个i p 模块。 关键词：模数转换器流水线结构运算放大器动态比较器 华中科技大学硕士学位论文 a b s t r a c t ah i g h - s p e e d l o w p o w e rp i p e l i n e a d c o n v e r t e ri s d e s i g n e d i n t h i s p a p e r t h e c o n v e r t e re m p l o y st h ec a l i b r a t i o nt e c h n i q u e s ，n a m e l y , d i g i m le r r o rc o r r e c t i o nc o n c e p t sa n d u s e sa l le l e v e n - s t a g ea r c h i t e c t u r e ，b yw h i c hh i g hp r e c i s i o nc o m p a r a t o r sa l en o tr e q u i r e dt o r e a c h1 2 - b i tr e s o l u t i o na n dt h ec o n v e r t e rh a sa g o o d t r a d e o f f b e t w e e nc o n v e r s i o ns p e e da n d p c ) 、e r a b o u tt h ea r c h i t e c t u r eo f a d c ，ab e wp o i n to fv i e wi su s e d a n a l y z i n gt h en o n i d e a l f a c t o r sa tt h eb e g i n n i n ga n dw i t hi m p r o v i n ga l lo ft h i so n e b y o n et h ea r c h i t e c t u r eo fa d ci s g o t a b o u tt h ed e s i g n ，t w om o s ti m p o r t a n tc i r c u i t s ，t h eo pa m p l i f i e ra n dt h ec o m p a r a t o r , a l e a n a l y z e dd e t a i l e d l ya n dd e s i g n e d ( 1 ) t h eg a i n - b o o s t e dt e l e s c o p i ca r c h i t e c t u r ei su s e dt o e n s u r et h e 叩h a sav e r yl l i g hd cg a i n t o g e t h e ra l o n gw i t hah i g hu n i t y - g a i nb a n d w i d t ha n d l o w p o w e rd i s s i p a t i o n ，( 2 ) ad i f f e r e n t i a lp a i rd y n 黜i ce o m p a r a t o rw h i c hh a sn od cp o w e r d i s s i p a t i o ni su s e di ns u b - a d c t h em e a s u r e sa b o v er e d u c ep o w e rd i s s i p a t i o ne f f e c t i v e l y d a r i a gt h ed e s i g n ac h a r g ep u m pi sa l s ou s e dt ob o o s tc l o c kv o l t a g et o5 vt or e d u c et h e c o n d u c t i n g r e s i s t a n c eo f n m o ss w i t c h e sa n dt h ee f f e c to f c h a r g e i n j e c t i n g 。 a l lm o d u l e si nt h ea d ca r es t i m u l a t e di n d i v i d u a l l ya n dt h ea d c i ss t i m u l a t e da ta s y s t e ml e v e l t h e m a i n p e r f o r m a n c ep a r a r a e t e r s o ft h ea d ca r e ：1 2 - b i t r e s o l u t i o n ， m a x i m u m 4 0 - m s a m p l e ss a m p l er a t e ，p o w e rd i s s i p a t i o no f8 5 r o w t i f f sc h i l , c a nb eu s e di n v i d e o s i g n a lp r o c e s sa n dp o r t a b l ec o m m u n i c a t i o nf i e l do re m b e d d e di ns o c c h i p a sa ni p c o r e k e y w o r d ：a dc o n v e r t e r p i p e l i n eo pa m p l i f i e rd y n a m i cc o m p a r a t o r i i 独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得 的研究成果。尽我所知，除文中已经标明引用的内容外，本论文不包含任何其他 个人或集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集 体，均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。 学位论文作者签名：痧纣、j - 段 日期：肿年r 月乡日。 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：学校有 权保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和 借阅。本人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据 库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本事位论文。 学位做储签名堋扶指导教师躲位枷曰 日期：如，湃正月夕日日期：力而 f 5 年f 月7 日 书权授本用适后密解年 一 ，硅彩吖 口 密打 密 保内 保 不框方 于 上 属 以 文 在 论 请 本 0 华中科技大学硕士学位论文 ：= ! = = = = = 2 = = = = = = = = = = = = = = = = = = = = = = = = 一 i i 课题目的与意义 i 绪论 片上系统( s o c ) 已经成为现在集成电路发展的趋势，它需要将更多的数字和模拟 电路集成到一个硅片上，以降低成本、降低功耗、减小体积和减小印刷电路板数据总 线的辐射噪声。显然，对于这种数模混合集成的i c 而言，c m o s 工艺在成本和功耗上 的优势非常具有吸引力，并且随着工艺的进步，器件尺寸的按比例缩小使得它也可达 到双极( b i p o l a r ) 工艺所具有的速度。 在信号的传输和处理领域，数字信号处理器( d s p ) 以其越来越强的数字处理能力 得到了广泛的应用，但是由于来自自然界的信号，如语音信号、传感器信号、雷达回 波信号等大多数都是模拟信号，并且系统在对数字信号处理完之后，往往还需要将这 些数字信号还原成连续的模拟信号以实现对外界的控制。因此，在这种混合信号系统 中，将模拟信号转换成数字信号的模数转换器( a d c ) 无疑是一个十分关键的部分。随 着数字信号处理技术在高分辨率图像、视频处理等领域的应用，对高速度、高精度、 基于标准c m o s 工艺的a d c 的需求日益迫切。 c m o sa d c 的性能主要取决于所采用的电路结构、主要单元电路( 运算放大器和比 较器) 的性能、合理的版图设计以及工艺等因素。流水线( p i p e l i n e ) 结构是一种既 能实现高速又能实现相当分辨率的结构，但是同其他多级结构的转换器一样都面临着 一个问题：随着信号一级一级的转换处理，来自级间和级内的误差也会逐级累积下来， 最终使输出产生误码。为了使系统达到1 2 位的转换精度，我们采用了在电路中引入 冗余位设计和用数字校正技术来消除产生的误差；宽带高速运放和高速动态比较器将 提升a d c 的转换速率同时又可保证系统具有低的功耗。 基于上述的考虑，本文在0 3 5 u m 的c m o s 工艺下，采用了i l 级电荷转移式流水线 结构设计了一种低功耗高速度高精度的a d 转换器，其目的是为了适用于视频信号处 理和c m o s 图像传感器等领域。 华中科技大学硕士学位论文 1 2 国内外的研究情况 随着数字信号处理技术的飞速发展，系统处理数字信号的速度也越来越快，特别 是在高分辨率图像、视频处理及无线通讯等领域，不仅需要高速度，而且需要高的精 度。作为数字处理系统和外接信号之间桥梁的模数转换器和数模转换器( d a c ) ，要 能继续满足数字信号处理系统的需要，其速度和分辨率都必须达到更高的要求。 自7 0 年代以来，随着设计技术的发展和生产工艺的进步，一些著名的生产厂商 和研发单位成功设计了大量的a d 转换器，尤其是对一些高性能结构的研究非常活跃， 比如：全并行( f l a s h ) 、折叠一插值( f o l d i n ga n di n t e r p 0 1 a t i n g ) 、过采样一、 流水线( p i p e l i n e ) 和并行时间交织( p a r a l l e lt i m e i n t e r l e a v e ) 等结构。其中， 采用全并行结构。3 和折叠一插值结构嘲的a d c 是现有结构中最快的：前者采用全并行处 理，输入到输出延迟最小，但是电路规模随分辨率呈指数增长，需要大的功耗和面积， 一般只适用于分辨率在8 位及其以下的电路或者充当多级a d 转换器中的子a d c 模块； 后者采用折叠和插值技术虽然纠正了全并行结构中电路规模指数增长的缺点，但是折 叠处理限制了输入信号的带宽，而且对晶体管跨导和匹配的高要求使得它不利于c i “o s 实现。1 ；过采样一结构加锄在目前应用的非常广泛，它通过采样和噪声整形可以得 到很高的分辨率，其实质就是牺牲速度换取精度，设计人员能够在系统速度和精度之 间进行折衷，一个典型的一结构的a d c 可以达到1 2 - 1 6 位甚至更高的分辨率，但 是相应的处理信号的速度受到很大的限制；流水线结构旧“”“5 “叭嘲嘲。”实际上是在 子区式( s u b r a n g i n g ) 结构基础之上发展起来的，它通过将转换范围分区和信号分步 转换来换取电路规模和功耗的减小，再在各级之间引入采样保持放大器( s h a ) 电路， 使得各区能够并行工作，大大提高了子区式结构的速度；并行时间交织结构m 是当前 研究的热点之一，将几路结构一致的a d c 组合起来，对同一个输入信号进行交织采样， 以此来实现单个a d c 不能达到的速度，但是通道间失调和增益的不匹配、非均匀采样 等问题使得其难以达到较高的精度。 流水线结构a d c 由于其分区转换、流水操作的特点，在实现较高精度的模数转换 的同时还能保持较高的速度和较低的功耗，对于我们要设计的分辨率为1 2 位、转换率 华中科技大学硕士学位论文 4 0 m s s 的a d c ，是最为合理的。在实际的设计中，流水线a d c 的精度要受到许多工艺 和电路非理想因素的影响，最重要的三个就是电容失配、比较器失调和运算跨导放大 器( o t a ) 增益和带宽的非无限性等。当前对c m o s 流水线a d c 的研究正是基于这些方 面展开的： 1 ) 速度优化 整个电路的速度主要受运放建立时间和比较器响应速度的影响，研究工作主要 集中在优化单级电路的建立特性上：提高运放增益以保证系统精度同时确保运放的 大带宽m 。”、运放压摆率增强设计“”、压摆区和线性建立区的合理分割“”等。 2 ) 精度优化 对于1 0 位及以上分辨率的a d c 电路，所需达到的精度已经超过了现有工艺能够 实现的电容匹配的极限，必须采用一定的校正措施。根据所处理信号域的不同，校 正技术可以分为数字校正和模拟校正。数字校正的重点是采用算法逻辑等后台处理 技术来消除电路对温度、误匹配等产生的影响“”“；模拟校正中的电容误差平均技 术一度也非常的活跃，但是它需要一个额外的时钟周期，这样必然会导致电路速度 的变慢邮o 。 3 ) 低功耗、低电压、小面积设计技术 功耗和面积的优化方面，结构的选取如级阔分辨率的选择1 是一个重要的手段； 此外还有单元电路的共享复用技术“7 “；单元电路的低功耗设计主要是采用一些动 态技术，如动态偏置“、开关电容动态共模反馈“”和动态比较器m 仲。仲“等；低电压 是现在应用的一个趋势，主要有运放的r a i l - t o - r a i l 设计、模拟开关的电压自举 等方法。 但是，单纯的追求某个单元电路的某一方面特性的极限必然后导致其它特性的急 剧恶化，没有太大的实用性，设计一个电路必须在速度、功耗、增益、精度、面积、 工作电压等多种因素之间进行折衷，而这也正是模拟电路设计的难点和趣味所在。近 年来，随着工艺的改进，高性能a d c 的设计指标在各方面都有了一个明显的进展，“极 限”的工艺实现了很多“极限”的指标1 。 国内集成电路的发展起步较晚，在高性能a d c 的研究方面尤其落后，大多数都处 华中科技大学硕士学位论文 在模拟和实现国外成熟设计的阶段，很难提出自己的创新性设计方案。但是随着设计 环境的改善和设计经验的积累，在流水线结构a d c 方面，一些国内单位也取得了一定 的成果，复旦大学专用集成电路与系统国家重点实验室已流片成功低功耗的1 0 位、 3 3 m s s 流水线a d c 。”，清华大学微电子设计中心也成功设计并流片了高分辨率的1 3 位、5 m s s 的流水线a d c o ”。 1 3 本文的主要工作和论文的安排 本文目的是设计个符合视频图像处理和c i l o s 图像传感器等应用的流水线结构 a d c ，它的主要指标为l l 级流水线结构，每级1 5 位用于数字校正，其转换精度最终 达到1 2 位的分辨率，同时它的转换速度可以达到4 0 m s s 。 第二章主要介绍了流水线a d c 的主要的指标，便于深入了解a d c 的设计。 第三章介绍了本设计流水线a d c 所采用结构。从分析影响a d c 性能的非理想因素 入手，在逐一解决这些影响的同时得到a d c 的具体结构。 第四章是a d c 单级电路的设计和仿真结果。对a d c 中每级都要用到的主要模块， 也是影响整个a d c 性能的模块一0 t a 和比较器进行了分析和设计。 第五章是对除开单级电路外的辅助电路进行的设计。 华中科技大学硕士学位论文 ! ! = = = = = = = = = = = = ；= = = = = = 1 2 = = = = ；= = = = = = = = = = = 一 2 流水线a d c 的指标 模数转换器的实质就是在离散时间点处将模拟信号量化成数字组合的代码。衡量 一个a d c 是否适用于某个实际的应用，必须依据相应的指标来进行判断；要想深入理 解并设计达到需要指标的a d c ，必须非常清楚这些指标的涵义。本章简短的介绍c m o s 流水线a d c 的一些重要指标，为后面的具体设计和将来的测试打下一定的理论基础。 模数转换器的指标反映了a d c 的传递特性，可以分为静态指标和动态指标。前者 反应了在时域下实际量化曲线与理想量化曲线之间的差异；而后者则反应了在频域下 由于这些差异引起的噪声、谐波功率与信号功率之间的关系。 2 1 理想模数转换器 v b 口 8 - b 2 图2 - 1a d 转换器的简化结构图 图2 1 所示的是一个的简化的模数转换器结构图，在量化电路之前加采样保持 ( s h ) 电路的目的是为了采样模拟输入并且将这个值保持以供给量化电路使用，最终 模拟输入被转换成n 位的数字串： r v r i t n ，= d o u t + e q = m i v 乏- 。1 b m 2 7 ”+ e g ( 2 - 1 ) 等式中：r 耐是基准值，它可以是基准电压、电流或电荷；b n 一1 是最高有效位 ( m s b ) i i b o 是最低有效位( l s b ) ；一个模拟信号在被量化后，由于只能采用有限位 的数字串来表示，与原来模拟量相比较肯定会存在差值，我们用量化噪声。 ( q u a n t i z a t i o nn o i s e ) 来表示，理想a d c 的量化噪声应该位于l s b 之间；量化之 华中科技大学硕士学位论文 后得到的数字信号为d 。埘。对模拟信号的采样操作会对输入信号引入一个在采样频率 或其整数倍处的频谱重复，为了避免频谱的混淆( a l i a s i n g ) ，输入信号必须被限制在 采样信号频率的一半以内，这就是n y q u i s t 标准。”。 2 2 静态指标 定义a d 转换器静态性能的主要参数指标是：失调误差( o f f s e te r r o r s ) 、增益 误差( g a i ne r r o r s ) 、积分非线性( i n l ) 和微分非线性( d n l ) 。图2 2 是一个3 位a d 转换器的传输曲线，其中实直线表示分辨率为无穷时的理想传输曲线，实折线就是该 a d ( 分辨率为3 ) 的理想传输曲线，实际的传输曲线由虚线表示，通过虚线上的黑点 我们可以拟合出实际的传输曲线。a d c 的失调，导致了整个输出曲线水平右移，如图 中虚直线所示，它是指实际的模数转换器的最低的判决电平和理想的模数转换器的最 低的一个判决电平之间的差值。增益误差也称为满度( f s r ) 误差，定义为当a d c 输出 为满度时实际输入电压和理想输入电压之差，其实质是由于分辨率的有限性引起的。 在测量的时候，一般是把实际的模数转换器和理想的模数转换器的最低判决电平对齐 之后，两者最高判决电平之间的差值。 图2 - 23 位a d 转换器的传输曲线 在静态指标中积分非线性和微分非线性尤为重要，它们表明了整个转换的精确度， 6 华中科技大学硕士学位论文 包含了量化误差、非线性、失调和噪声等导致a d c 非理想化的多种因素。微分非线性 定义了a d c 传输曲线中步长的均衡性，它表示出了转换特性啦线中实际码宽和理想码 宽( 1 l s b ) 之间的相对偏差，其公式为： d n l ( 们：v s c n - l s b ( 2 2 ) 1 u b 其中v s 卯表示代码n 的实际码宽，v s 。= y 加( n ) y 咖( ”一1 ) 。由定义( 2 2 ) 知一个代码 n 的d n l 不可能小于一1 ，如果等于一l 就意味着会产生失码。理想情况下，对所有的 代码d n l 都应该是0 。d n l 的具体数值依赖于具体的输出码字，如果不指定具体的码字 而衡量整个模数转换器的微分非线性误差指标，则所指为所有微分非线性误差中最大 的一个。积分非线性定义了a d c 的实际转换曲线与理想转换曲线之间的偏差，从它可 以看出整个传输曲线的线性化程度。为了计算积分非线性误差，需要从实际芯片中测 量出来的判决电平中拟合出一条最佳的直线。对于同一个输出数字码r l ，d n l 和i n l 之间存在关系：1 n l ( n ) = 至d n l ( n ) ，一般可以通过码密度直方图( c d t ) 。”来测得。 2 3 动态指标 动态参数主要表征a d c 在动态环境下的性能表现，它包括噪声、失真、建立时间 误差等，对它们的测试结果必须依据不同的频率和信号幅度进行，一般情况下，我们 采用的都是满度的输入信号。 2 3 1 信噪比( s n r ) 在量化的过程中不可避免的要引入噪声，这些误差就会限制动态范围。s n r 表示 作为“信号”的基波频率分量的均方根( r m s ) 与作为“噪声”的直至1 2 采样频率的 全部非基波和非谐波的频率分量( d c 除外) 的均方根和之比。理想情况下，噪声仅仅 是由量化噪声引起，是理论上最大可能的s n r ： 一：叭0 9 蔑j = 6 0 2 n + 1 7 6 + 1 0 1 0 9 c 老j 似， 汜。， 其中n 是a d c 的分辨率，j 是采样信号的频率，。a x 是输入信号的最大频率。如果 华中科技大学硕士学位论文 输入信号不变，随着采样信号的增加s n r 也会增加，这是因为量化噪声的总功率本身 是固定且与频率无关的，采样信号频率越大，这个总量会有更多的部分( 基波和谐波 的能量) 处在1 2 采样频率内，那么“噪声”能量就变小了。 2 3 2 信噪失真比( s i n a i ) ) 实际的采样a d c 除理论上的量化噪声外，还包括由于a d c 非线性、采样时的抖动 等引起的失真，所以实际的a d c ：8 1 1 1 - - + , 1 、于理论值的包括噪声和失真的信噪失真比， 即信号对噪声和失真的总和的比值： s e n a d = 2 0 l o g f j 粤堕一1 ( 曲) ( 2 4 ) v n o i s e + 矿切 缸j 、。 “ 可见一般来说，s n r 要高于s n d r 。 2 3 3 总谐波失真( t 曲) 总谐波失真定义为n y q u i s t 频率内所有谐波频率分量的均方根之和与基波频率分 量的均方根之比，它描述了由于谐波失真而造成的信号失真比： t h d = 2 0 l o g 等 = 2 0 l o g f ( 2 5 ) l i d ( f 2 1 、2 ) 为第f 次谐波。在差分情况下，偶次谐波失真被取消，但是由于误匹配 和不对称等情况的存在，取消并不完全。 2 3 4 无杂散动态范围( s f d r ) 无杂散动态范围也就是无噪声和谐波的动态范围，在定义这个概念的时候，把噪 声和谐波都称为杂散信号( s p u r i o u s ) 。它表示最大的谐波分量和基波频率分量的均方 根之比。 s f d r 蚴l o g f 堡业(26)v ls i g n a lj 、7 s f d r 反应了个a d c 从一个很大信号中检测出一个小信号的能力。图2 - 3 为无杂散动 华中科技大学硕士学位论文 态范围的示意图： 图2 3 无杂散动态范围图 2 3 5 等效比特位数( e n o b ) 可以说，等效比特位数是s n r ( 或s i n a d ) 的另一种表达方式 一：竺芝掣型。 汜， 6 0 2 、7 、。 一般情况下，e n o b 都是在n y q u i s t 频率点处定义，也就是采样信号为输入信号频率的 2 倍处。 9 华中科技大学硕士学位论文 = l 口；= ；= = = 2 = = ；= # ! i = = = = 一 3 流水线a d ) c 的结构 在设计的前期，一个很重要的工作就是根据所需要的指标来选定适合的结构，高 分辨率、高速度a d c 的设计实际上就是一个与各种非理想因素作斗争的过程。本章介 绍c m o s 流水线a d c 设计中的一些主要的非理想因素，在逐一消除或减少这些因素所带 来影响的过程中得到我们设计采用的具体结构，主要内容包括：1 ) 介绍c m o s 模数转 换器的整体结构，对整个系统有一个全局式的把握；2 ) 分析影响流水线a d c 设计指标 的三个非理想因素：3 ) 在解释如何克服这些非理想因素的过程中逐步提出适合所需指 标的具体结构。 3 1 流水线4 j ) c 的整体结构 流水线结构a d c 由多级结构和功能都相似的子电路组成，子电路是在子区结构的 各级之间引入采样保持放大器( s h a ) 电路，将各级转换后剩余的模拟量进行保持而得到 的，这样各级电路就可以并行的对各s h a 电路所保持的模拟量进行转换。从整个转换 过程来看流水线工作方式可以看着是串行的，但就每一步转换来看是并行工作的，每 个时钟周期就能够完成一个模拟输入的转换，因而总的最大转换速率取决于单级电路 的最大速度，并且总的转换速率与流水线结构的级数无关，其高分辨率可以通过增加 子电路的级数和引入校准技术来获得。图3 1 给出了典型的流水线a d c 的原理结构图。 如图3 1 所示，流水线a d c 的主要电路由流水线转换结构、延迟对准寄存器阵列 和数字校正逻辑等电路组成，另外还有时钟发生、带隙基准等辅助电路。为了实现流 水并行工作，时钟发生电路至少需要将时钟输入信号加工成两相不交叠时钟，以供给 流水线转换结构分成采样相和保持相相互独立工作( 第五章第一节具体分析时钟产生 电路) 。低噪声的带隙基准电路也会在第五章中进行分析和设计。 l o 华中科技大学硕士学位论文 一! ；= = = = = = _ ；= = = = = = = = = = = = = = = = 图3 - 1 流水线a d c 的系统框图 其中，流水线转换的主体由s h a 、n 级流水线子级转换电路和f l a s h a d c 级连而成。 在进行模数转换的时候，s h a 在采样相对输入信号进行采样，然后在保持相息第一级 输出，即作为第一级的输入信号矿f ，第一级中的电路再对y f 进行操作，输出k 1 位的 数字作为本级转换的输出结果到逻辑对准基准器阵列同肘通过相应变换得到余量信号 向下一级输入。第r l 级的模拟输入送到f l a s ha d c 中，实现塌后一级的转换。 由于流水线转换结构对模拟输入信号的逐级串行处理，同一个模拟输入信号的数 字输出结果是逐级延迟输出的，但是在进入逻辑校准单元时必须要求保持同步，所以 采用了延迟对准寄存器阵列单元。它的作用就是给流水线结构的数字输出加入一个恰 恰是逐级减少的延迟时间，这样就使得对应于同一个模拟输入的各级电路数字输出能 在时序上对齐后输出。 由于电路设计中存在失调、不匹配等很多的不可仅仅通过单个电路的结构变化就 能消除或改善到所需要求的误差因素，一般在单级电路的设计中引入冗余分辨率设计 ( 详见本辛第三节) 。数字校正逻辑的作用就是将延迟对准寄存器输出的 ( 石1 + 厍2 + 丘3 + - + k 。+ 1 ) 位数字码校正为n 位的标准二进制码输出。 在采用冗余分辨率的设计前，必须得到最优的每级的有效位数，即级间分辨率。 级间分辨率对速度、功耗和精度都有很重要的影响，因此最好的选择就是依据a d c 所 华中科技大学硕士学位论文 ! 一= ；= = 2 = = = = 2 1 = = ；= = = = 一 需达到的指标来确定。尽管每级2 3 位的子级分辨率可以使得功耗较优，但是每级的 有效分辨率为1 位的时候可以更方便实现校准算法，也可以使得速度最优“”。因此， 高速低分辨率指标的a d c 倾向于使用每级低分辨率的结构，低速高分辨率指标的a d c 常使用每级高分辨率的结构，详细的分析可以参考文献【1 6 1 。为了留出一定的冗余以 供校正，同时考虑到所采用的工艺和需要达到的速度，在我们的设计中采用每级1 5 位的结构。采用每级1 5 位结构后的a d c 结构图如下3 2 ，每级产生两位数字输出， 但是有效分辨率是1 位，其余用于冗余校正。 争 模拟输入 延迟对准逻辑和数字校正 1 2 位 a d c 数字输出 图3 2 采用每级1 5 位结构的流水线a d c 结构 利用每级1 5 位结构后电压误差校准范围很大，可以舍去输入s h a “，输入信号 直接送达电路中的开关电容放大器和比较器。最后一级与其它各级结构不同，因为它 不必向下一级提供输入信号，也就是它不必具有求取和放大余量的功能，仅仅由几个 个比较器来构成，输出的两位数字码直接联同其它各级输出进入数字校正电路。 3 2a d o 中的非理想因素 高分辨率、高速度a d c 的设计过程实际上就是一个与各种非理想因素作斗争的过 程，在保证所需精度的同时尽量提高速度。下面详细分析各种非理想因素的产生以及它 们给电路带来的影响，为下面设计消除或改进这些影响的电路奠定一个基础。 一般地，在开关电容流水线结构a d c 中，误差主要来源除热噪声外，还有由于工 艺和电路实现时的其它非理想因素：比较器失调、采样开关沟道电荷注入和时钟馈通、 华中科技大学硕士学位论文 一一= = = = = = = ；= = = 2 = = = = = ；= ! ! = = = = = = = = ! ! = 一 运放的有限开环增益以及电容的失配等等4 。”。在实际的电路中，多种非理想因素是 同时存在的，但是为了理解的方便，除非特殊说明，我们在分析某一非理想因素影响 的时候假设其它均为理想情况。并且，由于在流水线a d c 中，很多指标比如：运放增 益、比较器失调等都是随着级数的增加而逐渐变低“1 ，我们在分析中总是考虑第一级 也就是满足运放所需指标的最严格的一级。 3 2 1 热噪声 在上面提及的各种因素之中，热噪声是一种随机误差，它构成了a d 转换输出频谱 中的噪声底部。在流水线a d c 中，采样保持电路是最重要的噪声源，具体分为采样开 关和s h 运放。采样开关用于将输入信号采样到采样电容上，开关的导通电阻( 正是 因为这个值非零) 在输出端引入热噪声，并且在开关断开的时候，这个噪声随同输入 电压的瞬间值保存在电容上了，其均方根与撕j 弦成正比”，此处c 表示采样电容的 值。s h 运放在信号被处理的过程中也产生热噪声，其具体的值与运放结构有关，并 且也是与一个电容值成反比：在单阶运放中，与输出电容成反比；在采用米勒( m i l l e r ) 补偿的多阶运放中与补偿电容成反比。 热噪声是流水线a d c 中最基本的误差源，它在每次采样量化之间都是随机变化的， 不能够通过算法来进行校正。但是在许多高精度应用中，热噪声问题限制了开关电容 ( s c ) 电路的性能。唯一改进的方法只能通过大尺寸器件或者用过采样方法来实现。 对于我们选定的流水线结构，因为输入带宽被固定，只能通过增大器件尺寸来减小热 噪声带来的影响，但是这是以功耗的增加为代价的。关于热噪声、速度和功耗之间的 折衷是设计中一个非常重要的环节- ，在确定运放指标的时候必须认真分析。 3 2 2 比较器失调 在我们采用的每级1 5 位的结构中，比较器是一个非常重要的环节。它通过将输 入端的两个信号相减来比较两个输入信号，如果结果为正则输出为l ，否则为0 。如果 比较器存在着失调，并且两个信号比较接近，那么就会得到一个错误的数字码，进而 在余量电路中会减去错误的基准，必然得到错误的结果。比较器的失调会在结果中引 入量化噪声，其在每级1 5 位结构中对门限电平转换的影响见图3 3 ： 华中科技大学硕士学位论文 ；# ；= # # ； - ：阿咧t 众 一 ， 叫 7 ，。 v 一一 一；，耐 1 1 o1 - _一 图3 - 3 每级1 5 位结构中比较器失调的影响 图中虚线表示理想情况下的传输曲线，实线则表示受到比较器失调影响的曲线。 比较器的失调使得转换曲线的门限电平向左或右移动，并且第一级失调产生的错误会 逐级向下传递直到最后一级，为了在最后一级不致产生错误的输出结果，这个误差必 须小于1 2 l s b ，所以用于级分辨率a d c 中的比较器能够允许的最大失调电压1 ： v o s 旷磊 ( 3 - 1 ) ，c 。i 备 3 一l 可见，在不采用任何其它校准方法时，允许的比较器失调非常小，很难再要求比较器 有快的速度和小的功耗。关于校准和对比较器失调的影响会在第三节中详细推导。 3 2 3 采样开关的影响 s h 电路中，为了完成两个时钟相的转换，必须大量采用以c m o s 为器件的采样 开关。这些开关的使用会带来很多速度和精度方面的考虑，在此处只讨论采样开关的 开合带来的精度方面的影响。 3 2 3 1 沟道电荷注入 1 4 华中科技大学硕士学位论文 一：= = = = = = 。；= = = = = = = ! = = = = = = ；= = = = = = = = v o u lv ， 图3 - 4 沟道电荷注入影响 在图3 4 所示的采样电路中，当m o s f e 处于导通状态的时候，二氧化硅与硅的界 面必然存在沟道，如左图所示，假如时钟信号矿。豫足够的大，输入与输出可以近似相 等：v t h 。y o 埘，反型层中的总电荷可以表示为阱1 ： q c h = 阡z c 甜( y 反，一矿加一矿腑) ( 3 2 ) 式中w 表示器件宽度，l 表示有效沟道长度。当开关断开后，如右图，q c h 会通过源 端和漏端流出，这种现象就是“沟道电荷注入”。注入到左边的电荷会被信号源吸收， 不会产生误差，但是注入到右边的电荷被沉淀到采样电容c 。上，就给储存在采样电容 上的电压值带来了误差。由于源端和漏端对这个电荷的分配非常的复杂，比如受端对 地的阻抗，时钟的跳变时间等方面的影响，并且大多数的模拟软件对电荷的注入效应 的模拟也不精确，下面的考虑以最坏情况估计，也就是假设全部的沟道电荷都注入到 采样电容上： y o u l = v i n - a v = v 旷挚 ( 3 3 ) 通过将该式整理可得： v o u t = v i n 1 + 警p w l c o x ( v d d - v t h ) ( 3 - 4 ) 、 o 占 l s 在上述的讨论中- 我们假设m o s 管的门限电压y 腩为常数，但是对于实际的电路 中，体效应是必须考虑的，以n m o s 开关为例： v t h = v t h o + ，( 厣万历一丽) ( 3 - 5 ) 华中科技大学硕士学位论文 ! = = 一= = = = ! = = = = ；= = ! = = = = = = = # ! ! = = = = ；= = 一 并且由于开关的源级和漏级可以在采样期间互换，有：v s b = v i n ( 3 - 6 ) 综合( 3 - 4 ) ( 3 - 5 ) ( 3 6 ) ： ：p 胁f 1 + 警1 w l c o xw l r c o x ( 、v d d - v 脯o * f 厩) ( 3 - 7 ) o so j o s 从( 3 - 7 ) 可以看出，c m o s 采样开关中的电荷注入产生了三种误差：第_ 项为增益误 差，与输入矿加成线性关系；第二项非线性误差，不可修正；最后一项不是输a - v i n 的 函数，只是直流失调。我们会采取相应的结构，使得采样开关沟道电荷注入的影响仅 仅为失调，再通过全差分结构完全消除。 3 2 3 2 时钟馈通 除了沟道电荷注入外， , l o s 开关还会通过漏级或栅极交叠电容将时钟跳变耦合到 采样电容上。图3 4 右图中c g a 为耦合电容，它是器件宽度和单位宽度交叠电容c 。，的 函数。时钟馈通给采样输出电压带来的误差为： 矿= 矿嬲丽w c o v ( 3 8 ) 可见它也是与输入矿加无关的值，在输入输出特性中表现为固定的失调，并最终作用 到运放上，采用全差分结构的运算放大器能够有效消除这个非理想因素带来的影响。 对于采样开关，如上3 2 1 ，还是熟噪声的主要产生源之一，但是热噪声的影响不 能通过结构的改进来减小，所以在前面单独阐述。采样开关电容带来的增益误差、直 流先调和非线性误差会在下一节中逐一解决。 3 2 4 电容误匹配 为了给下级提供足够精确的输入，余量增益电路需要有足够的精度，为了达到 所需的精度，经常采用的方法是运用反馈，通过运放的高增益来换取反馈电路的高精 度，但是一般得到反馈比值的电阻之比精度并不是很高，所以我们采用同材质且精度 更高的电容之比来完成。但是其中也存在误匹配。 s c 电路中如果采样电容c j 和c f 不相等，那么由于误匹配肯定会产生错误，假 设电容值之间差值为a c ，即： 华中科技大学硕士学位论文 c = c f c s ( 3 9 ) 平均值c 可以表示为：c = 颦 ( 3 1 0 ) 撇：苦；镒小 如果l a c c l 1 ，有( 3 - 1 1 ) 的近似成立，因此传输函数变为： 矿：z2 十) 阱( 1 + ) y 阿 ( 3 1 2 ) 由于制板工艺的分辨率本身是有限的，电容之值会由于电容面板在边缘处的微小 变化而产生误匹配，因此，具有大直径的电容精度较高，有更好的匹配性能。尽管电 容面板之间氧化层的厚度的不一致也会影响匹配性能，但是比起前者，影响较小。一 般情况下：对于1 5 岸m 1 5 t i n 尺寸的电容匹配精度在1 的可能性为9 9 7 “”，实际设计 考虑中，对于分辨率大于9 位的电路，单纯依靠器件工艺很难达到要求，一般都要采 用其它的方法加以校正。常用于处理电容失配误差的方法有电容误差平均“2 ”和数字 自校准等方法。前者是一种对温度和工艺老化不敏感的本质线性自校准技术，通过在 原放大电路基础上再加上一个放大电路，通过对全差分电路两端求取平均值来消除电 容误匹配，但是这种方法比较复杂，更重要的是它需要相新的时钟，比起原来的两 相时钟而言，会大大减慢系统电路的速度，因此我们的设计中没有采用这种方法，而 是采用了数字自校准技术，后续章节中会详细讨论。 3 3a d c 的具体电路结构 大量的非理想、非线性因素无疑会严重影响电路的性能，如果不采取相应的措施 加以改进，就无法取得我们所要的设计指标。 3 3 1 冗余位设计和数字校准 流水线结构a d c 中，由于上述非理想因素的存在，使得每一级的输入输出转移特 性都与理想的转移特性有所不同，并且不同的非理想因素对输入输出的影响也是各不 相同。我们必须要考虑，如果不采用一级一级的单独校准，而是允许这些非理想的输 华中科技大学硕士学位论文 入输出特性存在，并且向下一级传递，总的输入输出转移特性仍然要是可以被线性校 准的条件。：1 ) 在整个输入电压范围内，各段增益相同，也就是转移曲线是线性且斜 率相同；2 ) 最大输出电压在下一级正常输入范围邛m ，+ y m ，) 内。对于条件1 ， 从线性转移的要求来看是理所当然的，并且在电压工作范围( 一y 旭，+ y 陀，) 确定后， 电容失配等一般不会影响条件l 的满足；对于条件2 ，如果最大输出超出 ( 一矿，。，+ 矿r 。r 1 范围，则会在下一级引发非线性失真，进而影响总的转移线性且使部 分输入信号信息丢失。具体到我们上一节分析的非理想因素：电容失配等因素的影响 使得级间增益小于2 ，则肯定不会超过正常工作范围，可能出现失码，如果级问增益 大于2 ，或者比较器失调等原因使得输出超过正常工作范围( 一矿”，+ y m r ) ，则会出 现失级( m i s s i n gd e c i s i o nl e v e l s ) 。其中，失码是可以通过数字校准的，而失级破 坏了总转移曲线的线性性质，出现了输入信息丢失，是自校准算法无能为力的。 为了保证a d c 的转移特性的线性性，防止出现象失级这样无法校准的误差，我们采 取的方法就是冗余位设计，如在2 位分辨率的级中采用3 位的结构，或在1 位分辨率 的级中采用2 位和1 5 位结构。考虑到多方面因素( 详见3 1 节) ，我们设计中采用的 是每级l _ 5 位结构。 3 3 1 1 每级1 5 位结构 为了放松对子一a d c 量化精度指标的要求，经常采用的方法就是在每级采用冗余 位设计，增加一个冗余位意味着每级的有效分辨率比每级位数少1 ，因此，冗余位也 经常被称为0 ，5 位。我们在设计中使用的冗余位结构是通过两个比较器构成子一a d c ， 每级产生两个数字输出，但是有限分辨率只有1 位，另外l 位是用于冗余校准，所以 被称为每级1 5 位结构。 华中科技大学硕士学位论文 = = = = = = = = = 口= = = = 自= = = = = = = = = = = = = ! ! ! = = = 一 一个相位期间输入