（计算机科学与技术专业论文）异步乘法器关键技术研究与实现.pdf

国防科学技术人学研究生院学位论文 摘要 异步集成电路由于采用握手协议产生各流水段局部时钟，取代了同步集成电 路中的全局时钟，从而自然的解决了同步集成电路中时钟漂移、功耗偏高等问题， 并且可以获得平均情况下的性能，具有较好的可重用性和鲁棒性。目前，异步集 成电路的研究已成为国际上的研究热点。 本文首先在分析传统的设计方法学的基础上，提出了一种基于宏单元的异步 集成电路设计方法学。目前异步集成电路设计面临的主要问题之一是缺乏良好的 设计方法学。为了以新颖的电路结构实现异步集成电路中的特殊功能，一般的异 步集成电路设计都采用全定制的方法，设计效率不高。基于宏单元的异步集成电 路设计方法学，整合目前主流e d a 工具，将全定制的电路结构自动映射为与标 准单元库兼容的宏单元版图结构，既能实现新颖的电路结构，又能快速的进行版 图实现。 本文采用基于宏单元的异步设计方法学，设计实现了一款3 2 位异步乘法器。 该异步乘法器包括数据通路模块、控制通路模块和接口模块。该异步乘法器采用 8 位b o o t h 译码乘法算法，在数据通路上采用3 级循环流水结构，并采用4 2 压 缩模块以提高乘法速度。在对已有的握手协议进行分析比较的基础上，本文提出 了一种冗余四段握手协议( r f l c ) ，设计实现了其控制器并用于控制通路模块。 为了简化设计，在控制通路上采用了匹配延迟的策略。本文还设计实现了外围接 口模块，采用四段握手协议的方式与外围同步电路进行交互。在华虹n e co 3 5 9 r n 工艺下，本文采用新颖电路结构对电路中的4 2 压缩单元，全加器以及控制通路 进行了全定制，并最终对整个异步乘法器i p 核进行了版图实现。最后，对该异步 乘法器进行了性能测评，并给出了分析结果。实际的测评结果表明，在全流水模 式下，异步流水线的性能要略低于同步流水线但是在非流水模式下异步流水 线具有一定的性能优势。 本文完成的工作主要是提出了一种基于宏单元的异步集成电路设计方法学， 并探索出一套高效的异步集成电路设计流程，在该流程下实现了一款3 2 位异步乘 法器，并对其进行了性能测评。 关键词：异步集成电路；乘法器；设计方法学；宏单元；全定制；握手协议；冗 余四段握手协议 第1 页 国防科学技术人学研究生院学何论文 a b s t r a c t a s y n c h r o n o u si n t e g r a t e dc i r c u i tg e n e r a t e st h el o c a lc l o c ks i g n a l so f e v e r yp i p e l i n e s t a g eu s i n gh a n d s h a k ep r o t o c o l ，i n s t e a do f t h eg l o b a lc l o c ks i g n a lo fi t ss y n c h r o n o u s c o u n t e r p a r t n e nb e c a u s eo fi t sn a t u r a ls o l u t i o no fs u c hp r o b l e m sa sc l o c ks k e wa n d e n e r g yd i s s i p a t i o ni nt r a d i t i o n a ls y n c h r o n o u si n t e g r a t e dc i r c u i t s ，a n dt h ea v e r a g e - c a s e p e r f o r m a n c e w i t h p e r f e c tr e u s a b i l i t y a n dr o b u s t n e s si t a c h i e v e s ，a s y n c h r o n o u s i n t e g r a t e dc i r c u i td e s i g ni sb e c o m i n gt h er e s e a r c hf o c u sb o t ha th o m ea n da b r o a d i nt h i sp a p e r , t h ea s y n c h r o n o u si n t e g r a t e dc i r c u i td e s i g nm e t h o d o l o g yb a s e do n m a c r oc e l li sp r e s e n t e df i r s t ，b a s e do nt h ea n a l y s i so f t r a d i t i o n a ld e s i g nm e t h o d o l o g i e s o n eo ft h em a i np r o b l e m si na s y n c h r o n o u si n t e g r a t e dc i r c u i td e s i g ni st h el a c ko f e r i e c f i v ed e s i g nm e t h o d o l o g y t r a d i t i o n a la s y n c h r o n o u si n t e g r a t e dc i r c u i td e s i g nu s e s f u l lc u s t o m d e s i g n w i t hl o w e f f i c i e n c y , b e c a u s et h ea s y n c h r o n o u sc i r c u i t i m p l e m e n t a t i o nn e e d sn o v e lc i r c u i ts t r u c t u r e sw h i c h d on o te x i s ti nt r a d i t i o n a ls t a n d a r d c e l ll i b r a r y t h en l a c r oc e l ll a y o u ts t r u c t m ei sc o m p a t i b l ew i t ht h es t a n d a r dc e l ll i b r a r y t h en e wd e s i g nm e t h o d o l o g yc a na u t o m a t i c a l l yg e n e r a t et h em a c r oc e l ll a y o u tf r o m t h ef u l lc u s t o mc i r c u i ts t r u c t u r e ，u s i n gt h ec o n v e n i e n te d at o o l s b a s e do nt h en e wa s y n c h r o n o u si n t e g r a t e dc i r c u i t sd e s i g nm e t h o d o l o g y , a3 2 - b i t a s y n c h r o n o u sm u l t i p l i e ri sd e s i g n e da n di m p l e m e n t e d ，w h i c hi sc o m p o s e do f d a t ap a t h m o d u l e ，c o n t r o lp a t hm o d u l ea n di n t e r f a c em o d u l e a3 - s t a g e i t e r a t i o np i p e l i n e s t r u c t u r ea n d4 - 2c o m p r e s s o rr o w sa r ea d o p t e di nt h ed a t ap a t hm o d u l e ，u s i n g8 - b i t b o o t hd e c o d ea l g o r i t h m ar e d u n d a n tf o u r - p h a s el a t c hc o n t r o l ( r f l c ) p r o t o c o li s p r e s e n t e da n di m p l e m e n t e di nt h ec o n t r o lp a t h ，b a s e do nt h ea n a l y s i so fv a r i o u s f o u r - p h a s eh a n d s h a k ep r o t o c o l s f o rt h es a k eo fd e s i g ns i m p l i f i c a t i o n ，d e l a ym a t c h i n g s t r a t e g y i su s e d t h ei n t e r f a c em o d u l eu s e saf o u r - p h a s eh a n d s h a k ep r o t o c o lt o c o m m u n i c a t e 、i t l lp e r i p h e r ys y n c h r o n o u sc i r c u i t s t h el a y o u to ft h ea s y n c h r o n o u s m u l t i p l i e ri pc o r ei si m p l e m e n t e di n t h eh h n e co 3 5 岬p r o c e s s ，w i t ht h e4 - 2 c o m p r e s s o r , c a r r yp r o p a g a t i o na d d e ra n dc o n t r o lp a t hi n f u l lc u s t o mn o v e lc i r c u i t s t r u c t u r e t h ep e r f o r m a n c ee s t i m a t ea n da n a l y s i so f t h i sm u l t i p l i e ra r ep r e s e n t e da tl a s t ， w h i c hs h o wt h a tt h ea s y n c h r o n o u sp i p e l i n ep e r f o r m a n c ei sa p p r e c i a b l yl o w e rt h a ni t s s y n c h r o n o u sc o u n t e r p a r t n e ri nf u l lp i p e l i n em o d e ，w h i l ei tg a i n sal i t t l ep e r f o r m a n c e a d v a n t a g ei nn o n p i p e l i n em o d e t os u mu p ，a na s y n c h r o n o u si n t e g r a t e dc i r c u i t sd e s i g nm e t h o d o l o g yb a s e do n m a c r oc e l la n dt h ec o r r e s p o n d i n gd e s i g nf l o wa r ei n t r o d u c e di nt h i sp a p e ra3 2 - b i t 第h 页 国防科学技术人学研究生院学位论文 a s y n c h r o n o u sm u l t i p l i e ri si m p l e m e n t e di nt h i sd e s i g nf l o w t h ep e r f o r m a n c ee s t i m a t e o f t h i sm u l t i p l i e ri sp r e s e n t e da tl a s t k e yw o r d s ：a s y n c h r o n o u sc i r c u i t , m u l t i p l i e r , d e s i g nm e t h o d o l o g y , m a c r oc e l l ，f u l l c u s t o m ，h a n d s h a k ep r o t o c o l ，r e d u n d a n tf o u r - p h a s el a t c hc o n t r o l ( r f l c ) p r o t o c o l 国防科学技术大学研究生院学位论文 图2 1 图2 2 图2 3 图2 4 图2 5 图2 6 图2 7 图2 8 图2 9 图2 1 0 图2 1 l 图2 1 2 图2 1 3 图2 1 4 图2 1 5 图2 1 6 图2 1 7 图2 1 8 图3 1 图3 2 图3 3 图3 4 图3 5 图3 6 图3 7 图3 8 图3 9 图4 1 图4 2 图4 3 图4 4 图目录 同步电路中的时钟 异步握手电路结构 延迟模型 s t g 等价的带标记的p e t r i 网，状态图 双轨编码与门 i s o c h r o n i cf b r k 和等价的速度无关电路一 数据打包协议 双轨编码协议 二输入c 单元的表示及真值表 c 单元电路图 四段数据打包流水线结构 两段数据打包流水线( 微流水线) 结构 c a p t u r ep a s s 锁存器 四段双轨编码f i f o 匹配延迟选择电路 d c v s l 与f 1 c s c d 电路 a m c d 电路 设计鸿沟 集成电路设计的抽象层次 集成电路设计划分 全定制流程 版图综合 基于标准单元的半定制流程 基于宏单元的异步电路设计流程 宏单元全定制流程 传统全定制与宏单元全定制 8 位b o o t h 译码点阵表示 4 2 压缩单元结构 8 位b o o t h 译码补码乘法器4 2 压缩点阵表示 f l c 四段数据打包流水线控制单元s t g 及电路 第i i i 页 一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一 一一一|一| 国防科学技术火学研究生院学位论文 图4 5 图4 6 图4 7 图4 8 图4 9 图4 1 0 图4 1 l 图4 1 2 图4 1 3 图4 1 4 图4 1 5 图4 1 6 图5 1 图5 2 图5 _ 3 图5 4 图5 5 图5 6 图5 7 图5 8 图5 9 图5 1 0 图5 1 1 图5 1 2 图5 1 3 图5 1 4 图5 1 5 图5 1 6 图5 1 7 s e m i - d e c o u p l e d 四段数据打包流水线s t g 及电路 f u l ld e c o u p l e d 四段数据打包流水线s t g 及电路 1 0 n gh o l d 四段数据打包流水线s t g 及电路 多级串连f l c 电路s t g 图 r f l c 电路s t g 图 f l c 与r f l c 波形 乘法器总体框图： 数据通路结构 控制通路结构 r f l c 控制单元结构一 r f l cd e c o d e r 电路 接口模块时序 乘法器实现流程 选取关键单元全定制 d c 自动综合4 2 压缩单元结构 镜像对称加法器电路 4 2 压缩单元结构及版图实现 全加器类型 选择进位加法器基本结构 6 4 位全加器结构 全加器宏单元版图 c 单元参数 不同参数对c 单元平均延迟的影响 输出反相器n 管大小对上升下降传输延迟的影响 c 单元版图 延迟单元电路结构 延迟单元版图实现 控制通路延迟匹配单元 异步乘法器i p 核版图 第i v 页 i喜；兰兰； 一一一一一一一一一一一一一一一一一一一一一一一一一一一一一 国防科学技术人学研究生院学缱论文 表目录 表2 。l 务黪步毫鼹类鲨黪延迟缓竣8 表4 1 西段握手协议控捌单元面积和延迟3 8 表4 2 接阴模块对外信母4 5 衷5 1全定制与d c 综金4 2 压缩单元比较5 0 表5 2 全定露l 与d c 综食6 4 位全麓器& 较5 4 表5 3c 单元比较5 7 袭5 4 不同晶体管参数下延迟单元的延迟。5 8 表s + s 不霹延迟单元豹延迟羁嚣积5 9 表5 6 漉农线各段延避5 9 表5 7 流水线各段延迟单元匹配。6 0 表5 8 同步异步乘法器蕊积比较，6 l 表5 9 璃步异步乘法嚣戆髓毙较。6 2 第v 燹 独创性声爨 零人声甥嚣至交海学位论文蔑襞奉夭在导耀糖导下透行戆磺宠王终及淑褥麴瞬 究成果尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已 经发袁葶爨撰写适姆爨兖成果，也不包会荛获褥嚣势糕学技寒大学残其宅教弯税撩酶学 位或证书丽使用过的材料与我一简王作的同志对本研究所做的任何贡献均已在论文 中作了明确的说明并袭示谢意 学佼论文题哥： 学位论文作者擞：遂：巫日期：，以年r 月既 学位论文版权使黑授权书 本人宠全了解匿防辩学技本大学鸯关保蟹、使用学位论文酶规定。本人授权蓬 防科学技术大学可以保留并尚国家有关部门或机构送交论文的甍印件和电予文档，允 许论文被蠢阕和借闵：可以将学位论文的全部或部分内容编入肖关数据库进行捡索， 可瑷采用影窜、缩帮蠛稳播等复制手缓保存，汇编学位论文 ( 保密学位论文在解密后适用本授权书) 擎僚论文遂器：篪生夔逵墨羞缝墓蠢壁塞童塞窭。 学位论文作者签名 终者撵导教姆签瘩： 日期：朋j 年r 月日 器裳：劲拶每，月 用 国防科学技术人学研究生院1 学倪论文 第一章绪论 近年来，随着集成电路制造工艺的飞速发展，集成电路的特征尺寸不断降低， 目前已进入深亚微米阶段。这使得设计规模不断增大的同时，也引入了很多未曾 预料的问题，如时钟扭曲、寄生参数影响等，这无疑加大了集成电路设计的难度。 而异步集成电路由于取消了时钟，使得其在很多方面同同步设计相比具有不可比 拟的优越性，这使得异步集成电路设计受到越来越广泛的关注。 1 - 1立题背景及意义 1 1 1 异步集成电路设计动机 当前集成电路设计中，同步集成电路设计方法因其设计简单有效而成为主流。 异步集成电路设计方法虽然在5 0 年代就已提出，但是一直由于设计难度较大和缺 乏良好的工具支持而没有得到广泛的应用。近年来，随着集成电路制造工艺的进 步、芯片面积的增大、特征尺寸的减小和设计主频的提高，使得同步集成电路的 时钟扭曲和功耗问题日益凸现，成为影响集成电路性能提高和应用推广的障碍。 异步集成电路的设计思想自然的解决了这些问题，使得异步集成电路设计技术再 次成为国际上研究的热点。 相对于同步数字电路而言，异步数字电路在v l s i 集成电路设计中具有些独 特的优势，主要有： q t 副 无时钟偏移问题：时钟偏移是指电路各部分的时钟信号的到达时间不同。 在同步数字电路中，随着芯片特征尺寸的减小和芯片规模的增加，时钟偏 移的问题越来越严重。异步数字电路中由于不存在全局时钟，所以从根本 上解决了同步数字电路的时钟偏移问题。 功耗低：动态电流是决定c m o s 电路功耗的主要因素。同步数字电路在时 钟有效的时候。整个电路都存在动态电流，功耗浪费很大。异步数字电路 在没有处于工作状态的时候是没有动态电流的，从而减少了不必要的能量 消耗。 性能优于同步电路：同步数字电路的时钟频率取决于数据通路上的关键 路径的长度，所以其性能为最坏情况下的性能。对于异步数字电路而言， 数据通路上的各段不需要等待时钟信号，只要完成本段操作就能传递到 下一段，因而可以得到平均情况下的性能，优于同样情况下的同步设计。 模块化和可重用性好：在设计高速的同步数字电路时，设计人员需要精心 第1 页 国防科学技术大学研究生院学位论文 设计以保证各个模块之间的时钟同步。在异步数字电路的设计中，各个模 块通过握手协议集成在一起。如果设计出性能更好的模块，直接使用该模 块替换掉原有模块，不需要修改其他设计，就可以得到更好的系统性能。 异步数字电路设计方法同时也为s o c 设计中的i p 重用问题提供了一种较好 的解决途径。 电磁兼容性好：由于异步数字电路中不存在周期性的时钟信号，因而具 有良好的电磁兼容性。 鲁棒性强：由于电路的延迟会随着环境温度、工作电压和制造工艺而变化， 同步数字电路将依据各种参数的最坏情况来确定系统时钟。异步集成电路 采用数据或者事件驱动的方式使得电路具有更强的鲁棒性，能够以该环境 下的最快速度运行。 尽管异步集成电路具有上述的优势，但是目前数字集成电路设计方法的主流 还是同步电路设计方法，这是由以下几个原因决定的： 首先，以现有的设计方法，设计异步数字电路比设计同步数字电路要困难很 多。在同步数字电路中，设计者首先实现完成特定函数的组合逻辑模块，然后用 锁存器将组合逻辑结果锁存起来，设置足够长的时钟周期，就不必担心险态和电 路的动态状态对运算结果的影响了。而异步数字电路的设计者必须在电路的动态 状态上精心设计，不能在电路中引入险态，否则就可能造成电路无法工作。 其次，同步数字电路是通过时钟控制状态寄存器的变化来实现控制的。对于 异步数字电路，由于没有时钟信号的存在，必须精心设计来保证操作序列的正确。 最后，对于复杂的异步数字电路设计而言，上述问题不可能简单的通过手工 的方式来解决，但是现有的e d a t 具绝大多数是支持同步数字电路设计的，对于 异步数字电路的设计则缺少成熟有力的e d a i 具支持。 尽管异步集成电路存在上述问题，但是异步集成电路设计技术仍然是集成电 路设计一个重要的研究领域，并且国外同行已经取得了不少重要的研究成果。设 计实现大规模的异步集成电路，尤其是异步微处理器逐渐成为现实。现在各种嵌 入式应用对于集成电路的功耗和电磁兼容性有着越来越高的要求，异步集成电路 可以很自然地解决这些问题。甚至是在对安全性要求很高的金融支付等领域，异 步集成电路也因为比同步集成电路具有更好的防攻击特性，从而引起国外许多集 成电路设计和生产厂商的广泛关注。 1 1 2 乘法器的应用背景 乘法器广泛应用于当前的微处理器。如果没有独立的乘法器，则必须由多条 指令才能完成一个乘法操作，非常消耗时间，并且增加了目标代码的长度。所以 目前的微处理器中都将乘法器作为一个单独的功能单元，以加速指令的运行，减 第2 页 国防科学技术大学研究生院学位论文 小目标代码的长度。 作为微处理器中不可缺少的组成部分，乘法器的设计必须考虑到其对微处理 器主频的影响，这就需要对乘法器运算的流水级数以及功能的划分进行详细的设 计。目前主流的微处理器中都至少包含一个乘法器，某些高速d s p 中甚至包含多个 独立的乘法单元。 1 1 3异步乘法器的研究现状 国外对异步集成电路进行了广泛的研究，提出了一整套异步集成电路设计理 论，设计出了多款异步微处理器。这些异步微处理器中多包含异步乘法单元，也 有不少同行单独实现了异步乘法器并进行了流片，以验证异步电路的性能和可靠 性。目前为止，已有以下研究机构成功研制出多款异步乘法器： 曼彻斯特大学： 英国曼彻斯特大学由s t e v ef u r b e r 教授领导的先进处理器技术研究小组( a p t a d v a n c e dp r o c e s s o rt e c h n o l o g i e sg r o u p ) 从9 0 年代初期就开始异步设计思想的研 究。该小组设计实现了和a r m 系列兼容的a m u l e t 系列异步微处理器，如：采 用1 0 1 x r n 工艺，与a r m 6 兼容的a m u l e t l ( 1 9 9 4 ) ；采用0 5 p , r n 工艺，和a r m 7 兼容的a m u l e t 2 ( 1 9 9 6 ) 。其性能超过了a r m 7 ；采用0 3 5 1 t m 工艺。和a r m 9 兼容的a m u l e t 3 ( 2 0 0 0 ) ，得到了与a r m 9 可比拟的性能和功耗。他们的工作表 明异步数字电路设计是非常具有潜力的，在性能和功耗上完全可以超越相同工艺 的同步数字电路。【9 j 【1 o 】 在a m u l e t 2 上实现的乘法器采用4 位b o o t h 译码，4 2 压缩算法和提前结 束策略，其数据通路采用全定制，控制电路采用包含c 单元的异步标准单元库实 现，采用o 5 岬工艺，主频相当于2 0 0 m h z ，功耗5 8 m w ，数据通路面积o 3 2 0 7 1 m m 2 。【3 1 a m u l e t 3 上的乘法器采用采用8 位b o o t h 译码，4 2 压缩算法和提前结束策 略，控制通路采用匹配延迟的方法。采用两段握手协议，对锁存器的控制信号采 用了两段到四段的转换，可以使用普通的上升沿触发的锁存器，简化了锁存器电 路。在o 3 5 p m 工艺下完成一次乘法操作最坏需要1 2 n s ，功耗为8 0 m w 。 4 1 国立汉城大学： 国立汉城大学实现的异步乘法器采用2 位b o o t h 译码，四段握手协议。采用 了动态差分输入电路d c v s l 实现完成检测电路，实现了延迟无关( d e l a y i n s e n s i t i v e ) 模式。但是由于d c v s l 电路复杂，额外开销较大，对整个电路的面积、 性能影响很大。o 6 “m 工艺下该乘法器完成一次乘法操作最快需要1 1 7 1 x s 、最慢 需要9 8 7 “s ，其面积为1 s x1 4 m m 2 。由于采用了动态电路，其功耗也较大，平 均功耗为6 8 m w 。1 ) 1 第3 员 国防科学技术大学研究生院学位论文 澳大利亚大学和昆士兰科技大学： 澳大利亚大学和昆士兰科技大学实现了一款1 6 位乘1 6 位的异步乘法器，采 用l 位b o o t h 译码、四段握手协议和提前结束策略。采用了开关延迟( s w i t c h c d d e l a y ) 模块产生完成信号，该模块模拟数据通路上组合逻辑模块对不同输入数据的动作， 来精确计算延迟，实现对不同的输入数据有不同的延迟。由于采用s w i t c h e dd e l a y 模块，电路的面积和控制开销都有所增大。0 6 岬工艺下其平均延迟为1 0 8 n s ， 面积达0 1 8 m m 2 。 6 1 淡江大学： 台湾省淡江大学在t s m c0 6 t t m 工艺下设计实现了一款8 位乘8 位异步乘法 器，该乘法器采用新型传输门结构实现，优化了控制电路和锁存器，实现了完成 检测功能。该乘法器采用树形4 2 压缩算法。裸片面积1 0 2 m m 2 ，实际的芯片测 试表明其主频相当于2 5 0 m h z 。【7 j 1 2 1研究主要内容 1 2课题所做工作 本课题作为自然科学基金项目( n o 9 0 4 0 7 0 2 2 ) “异步微处理器设计关键技术 研究”的一部分，主要研究异步乘法器i p 核的全定制设计和实现技术。目的在于 探索适合我国工艺技术水平的异步数字电路全定制e d a 设计流程；探索异步数 字电路在功耗和性能上的优势；为将来进一步的研究工作打好基础。课题的研究 的主要内容包括： 基于宏单元的异步数字电路全定制设计方法学 异步乘法器全定制i p 核的设计与实现 异步电路测评技术 1 2 2 创新点 课题研究的创新点如下： 设计流程与设计方法学：将当前的主流e d a 工具，整合到一个统一的框 架下，建立了基于宏单元的集成电路全定制设计流程，并提炼出基于宏 单元的异步集成电路设计方法学。采用基于宏单元的设计流程可以充分 发挥全定制在电路设计灵活性上的优势，采用各种新颖的电路结构，以 提高芯片的性能、降低功耗和面积；同时，采用宏单元的模式还可以利 用半定制设计e d a 工具自动化程度高的优势，大大提高全定制设计的设 计效率。 第4 贾 国防科学技术大学研究生院学位论文 控制电路的设计：在异步乘法器中需要实现异步控制电路及对外接口， 且进行一次乘法操作异步控制电路需循环多次。本课题采用了s t g 对这 种复杂控制电路的握手协议进行了描述，分析已有的握手控制电路协议， 针对已有的异步控制电路效率不高的原因提出了冗余四段握手协议 ( r f l c ，r e d u n d a n tf o u r - p h a l a t c hc o n t r 0 1 ) ，并在乘法器中进行了实现。 数据通路的全定制：在数据通路中采用了新颖的电路结构实现了全加器、 4 2 压缩单元。这些都是以宏单元的形式实现，既可单独布局布线形成i p 核，也可以与标准单元一起混合进行布局布线，具有很高的灵活性。 1 3文章结构 本文共分为六章。第一章对异步集成电路设计的动机、异步乘法器的研究现 状和课题所做工作进行了介绍。第二章介绍了异步集成电路设计的理论及基本概 念。第三章在分析了全定制和半定制集成电路设计各自优缺点的基础上，提出了 一种基于宏单元的异步全定制设计方法学。第四章详细介绍异步乘法器的系统结 构及采用的关键技术。第五章讨论了异步乘法器实现细节，对实现的乘法器进行 了性能测评，并对结果进行了分析。第六章对本课题进行了总结，并指出了今后 的工作。 第s 页 国防科学技术人学研究生院学位论文 第二章异步集成电路设计背景 2 1时钟与握手 目前绝大多数数字集成电路的设计是采用同步的方法，基于同步的设计有两 条基本的假设：一是所有的信号都可以用是二进制表示；二是时间是离散的，即 电路都通过一个共同的时钟来进行同步，可以认为所有的信号都只在该时钟的上 升沿或下降沿有效。 图2 k a ) 给出了从体系结构设计者角度看到的同步电路。在采用硬件描述语 言进行同步设计的时候，设计者专注于数据的交互与变换，假设已经存在一个统 一的全局的时钟。但是当进行具体的物理实现时，情况就复杂的多。由于时钟信 号的负载很大，一般有成千上万个寄存器需要时钟驱动，所以目前芯片中广泛采 用的方法是利用时钟树来传递时钟信号，以驱动多个寄存器。图2 1 ( b ) 表示了 种可能的时钟树结构。由于时钟信号通过时钟树传递，同一时钟信号在到达不同 寄存器前通过的缓冲级数不同，故到达不同的寄存器的时间会有所不同，这就是 所谓的时钟漂移( c l o c ks k e w ) 。在物理设计时必须要减小和控制这种时钟漂移，以 防止电路出现功能错误。但是当集成电路的设计进入深亚微米阶段以后，线延迟 成为主要的延迟。线延迟受限于布线的长度，在时钟树中很难控制两点之间的布 线长度，这进一步加剧了时钟漂移现象。同时，由于高频率的时钟翻转，也造成 了功耗的急剧上升。 一o u u ? j c l ie ；r 2i = 1c l 2 = l 一 a ) 体茉结构设计者月 度 蚪t 呻书k r _ 一一 辩 l 上i 、 - 一 = 一! _ ：一卜一，一- ；一 n ，i 【乱2 i r 3 卜 4 |j l；。|i 1 一j 一 ! ( b ) 实际饕理 幽2 i同步电路中的时钟 作为异步集成电路设计来说，同样也认为信号是由二进制表示的，但并不认 第6 页 国防科学技术人学研究生院学位论文 为时间是离散的，因而取消了统一的时钟控制。在异步集成电路中，各个模块采 用握手信号进行交互，以此保证操作的顺序，从而实现模块间的同步和通讯。 在异步集成电路中，相邻的两个寄存器之间是通过某种方式的握手信号，而 非时钟，来进行同步的。图2 2 所示的就是一个最简单的请求应答握手协议电路 的结构。从握手协议的角度来看，异步集成电路就是一种数据流的结构。当有新 的数据被本级寄存器锁存，并完成相应的组合逻辑运算以后，才会向下一级发出 请求信号。这种数据流的结构在没有新数据进入流水线的时候将不会有任何电路 的翻转，应此可以大大降低功耗。同时由于取消了时钟信号，也自然的解决了时 钟漂移的问题。 一 、l 图2 2 异步握手电路结构 2 2异步集成电路分类 r e q - c t l 二一 。 c k 异步数字电路可以根据所采用的延迟模型分类。延迟模型包括门延迟模型和 线延迟模型，如图2 3 所示。根据对延迟模型的假设，异步数字电路可以划分为 四类：有限延j 星( b u n d l e dd e l a y , b d ) 邮t h ，速度无关( s p e e di n d e p e n d e n t ，s i ) 电路， 延迟无关( d e l a yi n s e n s i t i v e ，d i ) 电路，准延迟无关( q u a s i d e l a yi n s e n s i t i v e ，q d i ) 电 路。下面分别对这些类型的异步数字电路进行介绍。其具体区别见表2 1 。 三臻 世i 面j 弘 苎2 芏h 弘 图2 3 延迟模型 口延迟 门延迟模型 线延迟模型 第7 贾 羔一 一 一一 工 盼 一一 m ，二 上 贮 已 一p 一一 国防科学技术人学研究生院学位论文 表2 i各异步电路类型的延迟假设 电路类型门延迟假设线延迟假设 b d有限有限 s i 无限 为0 d i 无限无限 q d i无限分叉线延迟相等 2 2 1有限延迟电路 有限延迟电路假设门延迟和线延迟都是已知的，或者至少是有界的。遵循这 种假设设计的电路一般称之为h u f f m a n 电路。有限延迟电路根据是否遵循基本模 式( f i m d a m e n t a lm o d e ) 假设又分为基本模式h u f f m a n 电路，非基本模式扩展的 h u f f m a n 电路和猝发模式( b u r s tm o d e ) 的h u f f m a n 电路。 有限延迟电路设计的方式和同步数字电路相同。要综合的电路表示为流程表 ( f l o w - t a b l e ) 的形式。流程表中的行对应于每个内部状态( 现态) ，列对应于不同的 输入状态，表中记录的为次态和输出。同步时序电路状态表中的每个状态都是稳 定状态，而异步时序电路流程表中的状态有稳态和非稳态之分。基本模式假设要 求输入变化后，每次转换总能到达稳定状态。 猝发模式的电路放宽了对输入变化的要求。电路使用标准的状态机描述，每 条边用非空的输入集合( i n p u tb u r s t ) 和输出集合( o u t p u tb u r s t ) 标记。在特定的状态 下，只有在离开该状态的边上的输入集合中的输入能够发生，但对发生的顺序不 作要求。当输入集合中所有的输入都发生变化后，状态机进入下一个状态。在下 一个状态稳定下来之前，不允许其它的输入发生变化。从一个状态出发的输入集 合之间没有包含关系。 一般的系统都是由控制通路和数据通路组成，控制通路又是由很多的控制状 态机组合而成。有限延迟电路适合于描述单个简单的控制状态机，描述复杂的控 制通路显得力不从心。并且基本模式的假设也限制数据通路部分数据总线上信号 不能同时发生变化，因而有限延迟电路也不能描述数据通路。为了防止险态，有 限延迟电路在电路中引入冗余状态，增加延迟，降低了电路的性能，并且加大了 测试的难度。 2 2 2速度无关电路 速度无关电路假设门延迟是无限的，线延迟为零。但是对于现在深亚微米工 艺，线延迟比门延迟更大如果采用自动工具的设计流程，则很难保证速度无关 的假设。 第8 页 国防科学技术人学研究生院学位论文 速度无关电路可以用信号转换图( s t gs i g n a lt r a n s i t i o ng r a p h ) 来描述。s t g 也是一种p e t r i 网表示，其中变迁用信号名来标识。当一个标记的变迁被激发，电 路中相应的信号发生变化。如图2 4 所示，最左边为s t o ，中间为等价的带标记 的p e t r i 网，右边为等价的状态图。边上的实心原点表示电路的初始状态。 盖 ， 升 、p y 遗f 图2 4s t g 等价的带标记的p e 仃i 网状态圈 为了保证从s t g 能够通过综合工具，如p e t d f y 等，产生电路，s t g 必须满 足下面的若干约束： 活性o n e n e s s ) ：必须保证所设计的s t g 无死锁。 持续性( p e r s i s t e n c y ) ：如果满足某一信号转换所需要的条件，该信号转换 就必须被触发，而不能被其他的信号转换所取消。 状态赋值的一致性( c o n s i s t e n ts t a t ea s s i g n m e n t ) ：某一信号的转换必须交替 上升下降。 2 2 3 延迟无关电路 延迟无关电路假设门延迟和线延迟都是无限的。由于延迟无关电路的特性， 接收端必须具有完成检测电路，检测上一段发送的数据已经准备好。发送端等待 接收端发送接收完成信号，才可以传送下一个数据。握手协议一般采用两段握手 或者四段握手，数据编码使用双轨方式，便于完成检测电路的实现。图2 5 中给 出了双轨编码的与门的实现l l l 。使用同样的方法可以实现o r ，x o r 等基本门。 这样就可以使用现有的逻辑综合技术和工具，唯一的区别就是基本门的实现不同。 这种技术称之为d i m s ( d e l a y i n s e n s i t i v em i n i t e r ms y n t h e s i s ) p j 。 第9 页 国防科学技术大学研究生院学位论文 a f a t b f b t y f 图2 5 双轨编码与门 和有限延迟电路相比，延迟无关电路更适合于综合实现。延迟无关电路采用 了完成检测机制，相比于有限延迟电路的延迟匹配机制，能够得到平均情况下的 性能。并且由于其延迟无关特性，能够更好的适应工艺的变化和操作环境的变化， 具有更强的鲁棒性。 2 2 4 准延迟无关电路 准延迟无关电路在延迟无关模型的基础上假设关键的分叉线( f o r kw i r e s ) 的 延迟相等。这样的分叉线称之为i s o c h r o n i cf o r k s 。对于准延迟无关电路，如果将 线延迟并入门延迟，则可以得到6 sq d i ，即速度无关模型等价于准延迟无关模 型。图2 6 中给出了i s o c h r o n i cf o r k 的示意图和等价的速度无关电路”，其中 s 一0 。 图2 6i s o c h r o n i cf o r k 和等价的速度无关电路 2 3 1数据打包协议 2 3握手协议 所谓的数据打包( b u n d l e d d a t a ) 是指数据信号采用普通的二值布尔代数编码， 在不同寄存器之间传输数据时需要单独的请求( r e q u e s t ) 和应答( a c k n o w l e d g e ) 信号 线，将其同数据一起打包进行传输，以实现不同模块之间的握手。 根据请求和应答信号线上不同的握手交互方法，数据打包协议又可以分为四 段数