（微电子学与固体电子学专业论文）pci从设备安全芯片的设计.pdf

p c i 从设备安全芯片的设计 摘要 自1 9 9 3 年p c i ( p e r i p h e r a lc o m p o n e n ti n t e r c o n n e c t ，外部设备互联) 总线标准 建立，p c i 已经成为一种被广泛采用的总线结构，应用于从便携式电脑到大型 服务器等多种计算机系统中。本文研究一种支持p c i 从设备总线协议的接口芯 片的设计方法，并完成了其基于标准单元的半定制a s i c 设计。芯片实现了应 用设备与p c i 本地总线的连接。片内集成的o t pr o m 可以存储用户需要保护 的安全信息。 依据集成电路设计中采用的抽象层次由高到低的设计方法，论文从以下三 个不同的抽象层次上对p c i 安全芯片的设计进行了论述。 i 系统级设计：论述了p c i 安全芯片的系统划分、功能设计和基于有 限状态机的设计思想，重点是对已有i p 的修改方法和a d 总线再复 用技术的实现。 i i 行为级设计：以p c i m i c r o w i r e 通讯接口模块的设计为例，详细 论述了芯片中模块的行为级设计方法。 i i i 物理级设计：在对p c i 安全芯片所采用的的a s i c 设计流程简单介 绍后，文章重点论述了基于a p o l l oi i 的物理设计和验证方法和技巧。 在给出设计思路的同时，本文进行了大量的仿真试验并给出仿真波形。在 物理设计各个分步骤的论述中，论文以理论和实践相结合的方式进行论述，给 出了多种设计优化方案。 此外，论文还深入探讨了第三方硬o t pi p 在a s i c 设计的各个阶段的集成 方法。 本文的研究成果已成功在c h a r t e r e d0 3 5 u m 工艺线上流片并通过验证。 关键词：p c i 从设备，a d 总线再复用，有限状态机，a s i c 设计，自动布局布 线，时钟树，第三方硬i p ，o t pr o m d e s i g n o fp c i t a r g e ts e c u r ec h i p a b s t r a c t f r o mt h ee m e r g e n c eo f p c i ( p e r i p h e r a lc o m p o n e n ti n t e r c o n n e c t ) i n1 9 9 3 ，p c i h a sb e e nw i d e l ya d o p t e da sah i g hp e r f o r m a n c eb u sp r o t o c o la n du s e di nv a r i o u s s y s t e m sr a n g i n gf r o mp o r t a b l ec o m p u t e rt os u p e r c o m p u t e r t h et h e s i s d i s c u s s e s h o wt o d e s i g n a c h i p ，w h i c hw o r k s a sat a r g e tp c id e v i c e ，a n d p r o v i d e s i t s s e m i c u s t o md e s i g nm e t h o db a s e do ns t a n d a r d c e l ll i b r a r y t h ec h i pw i l lf a c i l i t a t e t h ec o m m u n i c a t i o nb e t w e e nd e v i c e so nt h ea d d i nc a r da n dp c il o c a lb u s t h eo t p r o mi n t e g r a t e di nt h e c h i p w i l l p r o v i d e u s e ra n e a s yw a yt o s t o r es e c u r e i n f o r m a t i o nw h i c hs h o u l db e p r o t e c t e d i na c c o r d a n c ew i t hd e s i g nm e t h o d s a d o p t e di nv l s id e s i g n ，w h i c hd e a lw i t ha d e s i g nf r o mh i g h e s ta b s t r a c t i o nt ot h el o w e s t ，t h et h e s i sd i s c u s s e st h e d e s i g n m e t h o do fp c i t a r g e ts e c u r ec h i pi nt h r e ed i f f e r e n ta b s t r a c t i o nl e v e l sl i s t e db e l o w ： i s y s t e m l e v e l d e s i g n i nt h i sl e v e l 。t h e t h e s i s p r o v i d e s t h e s y s t e m p a r t i t i o nm e t h o d ，f u n c t i o nd e s i g na n dm e t h o do fd e s i g nb a s e do nf i n i t e s t a t em a c h i n e t h ek e yi st h em o d i f i c a t i o no fa v a i l a b l es o f ti pa n d r e a l i z a t i o no fa db u sr e t a s et e c h n o l o g y ， i i b e h a v i o rl e v e ld e s i g n t a k i n gp c i m i c r o w i r e 7 mi n t e r f a c em o d u l ea s a ne x a m p l e ，t h et h e s i sd e t a i l st h ed e s i g nm e t h o do fm o d u l e si n t h e c h i pa tb e h a v i o rl e v e l 。 i i i p h y s i c a ll e v e ld e s i g n a f t e rab r i e fd e s c r i p t i o no fa s i cd e s i g nf l o w a d o p t e db yp c it a r g e ts e c u r ec h i p ，t h et h e s i sm a k eg r e a te m p h a s i so n v a r i o u sm e t h o d sa n ds k i l l su s e di np h y s i c a ld e s i g na n dv e r i f i c a t i o n w i t ha p o l l oi if r o ms y n o p s y s s e v e r a ls i m u l a t i o n sh a v eb e e nm a d et o g u a r a n t e et h ei d e a s v a l i d i t yi nt h e t h e s i sa n dw a v e f o r m sh a v eb e e np r o v i d e d 。d u r i n gt h ed i s c u s s i o no fe a c hs t e pi n p h y s i c a ld e s i g n ，m a n yo p t i m i z a t i o nm e t h o d sh a v eb e e np r o v i d e dw i t ht h e o r i e s s u p p o r t i n g a tt h es a m et i m e ，t h em e t h o do f i n t e g r a t i n gh a r do t p i pf r o mt h i r dp a r t yh a s b e e nd e e p l yd e s c r i b e df r o me a c h s t a g ei na s i cd e s i g nf l o w t h e c h i p d i s c u s s e di n t h i st h e s i sh a sb e e n t a p e d o u t s u c c e s s f u l l y i n c h a r t e r e do 3 5 u r nt e c h n o l o g ya n dp a s s e dt h ev e r i f i c a t i o n k e yw o r d s ：p c it a r g e td e v i c e ，a db u sr e u s e ，d e f i n i t es t a t em a c h i n e 。a s i c d e s i g n ，a u t o m a t i cp l a c ea n dr o u t e ，c l o c kt r e e ，t h i r d p a r t yh a r di p , o t pr o m 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据 我所知，除了文中特别加以标志和致谢的地方外，论文中不包含其他人已经发表或撰写过的 研究成果，也不包含为获得盒胆王些太堂或其他教育机构的学位或证书而使用过的材 料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢 意。 学位论文作者签字复数签字魄) 。锌年月为日学位论文作者签字旦为疋签字日期：) o o 啐年月为日 学位论文版权使用授权书 本学位论文作者完全了解佥胆王些盍堂有关保留、使用学位论文的规定，有权保留 并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅或借阅。本人授权金 蟹王些盔堂可以将学位论文的全部或部分论文内容编入有关数据库进行检索，可以采用影 印、缩印或扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后适用本授权书) 学位论文作者毕业后去向 工作单位： 通讯地址： 导师签名 鸯左 签字日期：盈口口c 阵。月工z 日 电话 邮编 敲鹏娃惭 豁 脚 文 期 论 日 位 字 学 签 致谢 本论文是在导师高明伦教授的悉心指导下完成的。高老师不仅学识渊博、 治学严谨，而且诚恳待人、诲人不倦。高老师对科学的认真态度和崇高的品德 是我永远学习的楷模，并将使我终身受益。衷心感谢导师的理解、培养、支持 和教诲。 感谢周干民博士两年来对我的论文的指导和帮助。 感谢无锡国家集成电路产业化基地公司的李苏宁老师给我学术上的帮助和 思想上的指导。 感谢王锐老师对我在学习、生活各个方面的热心帮助和指导。 感谢胡永华老师和宋宇鲲博士对我的指导和帮助。 感谢p c i 项目组的胡永华、周干民、尹永生、林大隽，感谢他们对我工作 的支持。 感谢何伟、蔡金青、黄正峰、曹华峰、王晓蕾、杨依忠等在无锡共同工作 过的同学和老师对我的帮助。 感谢c c 2 1 1 2 a 项目组的所有同事和老师，感谢他们对我工作的关心和支 持。 感谢合肥工业大学微电子设计研究所潘老师、邓红辉老师、徐诺老师、林 微和杜艳英对我的热情支持。 感谢微电子设计研究所所有同仁陪我度过三年美好时光。 感谢我的父母多年来的培养、帮助、关心和支持。 感谢微电子设计研究所鲁靖梅同学给予我心灵上的关怀、生活上的照顾、 工作中的支持和理解。 感谢所有关心、支持和帮助过我的老师、同学和朋友们! 作者：王毅 2 0 0 4 年4 月 第一章绪论 。 数字纂成电路设计黪发曩凝述 自从1 9 4 7 年b e l l 实骏室发明晶体管和1 9 5 8 年发明集成电路到现在，在短 短的五十年内，集成电路的集成密度和性能经历了一场令人惊讶浆变革。四十 年前，英特尔( i n t e l ) 创始入之一格登摩尔( g o r d o n m o o r e ) 曾预言，集成电 路( i n t e g r a t e dc i r c u i t ，i c ) 每隔3 年集成度增加2 倍，特征尺寸缩小2 馈， 学术界和工、韭界将这个预言称之为摩尔定律【。直到鞠前为正，这个预言仍然 是熬本正确的。微电子技术在短短5 0 多年的发展时间内，其工业总产值已经占 到氆界经济总产德静4 ，笈震速度超过了其弛任褥一颈技术。在国 1 新示的 i c 的逻辑密度和存储器容量随时间增长的趋势中，可以清晰的看到，榘成复杂 疫( 以i n t e l 豹镞楚瑾器为镂 大约每一戮两年馐热一嵇，存穗器密度氇困魏在 过去的三十多年内有了数千倍的增长【2 l 。 圈 1 a 逻辑| e 复杂疫趋势圈蓍1 1 b 存镶器复杂痰趋势翊 随着集成技术的不断发展和集成度的迅速提高，集成电路芯片的设计工作 越采越复杂。早款戆设诗遗豢是宠全手绘涎。设诗者敖墨著攀独谯恍每一个藻 体管，使其与周围的电路协调工作。图l ，2 a 所永的i n t e l4 0 0 4 微处理器就是遮 样设毒卡的。嶷然，这秘方法无法完成集成数匿万晶髂管瓣电路设计；为了解决 这一问题，设计者转而选择可以利用设计自动化技术的方法和策略。从图1 2 b 所示的i n t e l 公司p e n t i u m 4 处理器的版图中，我们可以清晰的疆到：层次化蛇 设计方法已经取代了早期独立设计的方法，即处理器由各自包含很多电路单元 的多个模块组成。单元的煅大复用有效地降低了设计难度并提高了首次流片通 过率强l 。藩次纯豹浚计方法对于解决超大规模集成电路设计中不断上升的复杂 度起着至关熏要的作用。在每一个设计层次上，复杂模块的内部细节被黑盒视 图或者模型鼹取代。这个模鍪包含了瑟次纯设诗中翁下( 更态) 缀潮处理该 模块时所畿要的所有倍感。例如，一盥设计者完成了一个乘法器模块的设计， 羧可以邋遭建立一个獭蒙摸戮，绘爨繇嚣精滴魏性能说甥。邋常，在更大鳃系 统中使用谈乘法器的方法对乘法嚣本囊的性髓影响搬小。飘此，可以在更大系 统靛设计申，褥箕看藏一个墓密e 霜属缝魏溪鑫。国予不瓣霈要系统设诗卷了 解箕内部缨节， 雯诗复杂度就得蔽大大的降低。“努丽浓之( d i v i d e - a n d - c o n q u e r ) ， 瓣方法带祭豹辩豌是卡分爨嚣静。设诗卷不褥嚣要憝遴无数个不戮静元 警，灵 需要考虑少数蘩元，蔼这麓擎元韵淫德耨袋零已经邋进少量粥参数箍述密米了。 溺1 。2 ai n t e l4 0 0 4 蕊篾敝凿 黼l ，2 bi n t e lp e n t i u m 4 躐潮 这与较锌王箨爨臻馕翔豹懿输入输趣黎淤静软 擎镄程瘁豹方法卡分炎镞。 嘏多人程缀写大毯廖麴拜重捩莠不爨要躲遴铡程黪戆内部纲节，蓑只建关心溪弼 浚铡程瓣颡裳缝鬃是嚣么。麴鬃浚嚣嚣露绥反磁盘主零疆豹获敬每一爪字慧著 礴保鸺们魄正确性， i 孬苓是傣嚣方便妁“努器文转( f i l eo p e n ) ”秘“获取字符帛 g e ts t r i n g ) ”等爨终熬话，缓写程缪黥工终溅寝将不霹想象。 如图1 3 骄承，数字电路设诗中的典型的撼象鼷次包掇( 按抽象屡次遂次 增热排寝) ；器髂，电路，f ，功麓模块( 如期法器) 釉系统缀( 热处理器) m 。 半导体器件是一个舆肖非常复杂属性的窝体。程设计数字门电路鲍时候，电路 设计者不会去过多考纛决定器彳孛鹅经麴溺态物理方程，褥怒谴麓一个简纯的组 鼹醴表述菇俸管输入输国特惶的模型。院如，一个与门就可戬瘸默下方式充分 懿擒述；宅豹穗尔袭这戏( z a 蟊) ，绋形盒( b o u n d i n gb o x ) ，输入输穗螨1 豹 使嚣戳及输天输蹬之闰静髂号筵遴。 复杂糖致鹣数字嶷娥邀路诗箨撬辕麓浚诗工兵( c o m p u t e fa i d e dd e s 姻、 c a d ) 豹窭瑗，馊鼹上述竣诗方法袋必霹裁。魏采没眷c a d 工爨的耱赣。藏 不可麓逸到现在黔设谤复杂发。设诗王爨篷援凌不阕撼象瑟次豹秘粪，浚诗验 谖，瞧爨缘会叛及舨强整残。 此外r 为了避免重爱设计釉验证一些频繁搜月懿攀元，妇器零懿门，遨葵 2 和存储器模块等，设计者通常会借助于单元库( c e l ll i b r a r i e s ) 。单元库不仅包 含单元版图，也要提供描述该单元行为的完整文档。图1 2 b 中的p e n t i u m 4 处 理器的设计中就使用了标准单元库。比如其中整数和浮点运算单元的很大的区 域使用了基于标准单元库的设计方法。逻辑门被放置在等高的单元行，相互之 间的连线则通过布线通道完成。如果具备所需的库单元，这样一个模块的版图 就可以利用c a d 工具自动生成。 p c i 安全芯片的a s i c 设计中采用了基于s y n o p s y s 公司的c a d 工具的设计， 完成从行为级到门级到电路级的综合，电路级到版图的自动布局布线以及各个 步骤中所需的仿真和验证。 图1 3 数字集成电路中的抽象层次 1 2 计算机总线的发展 计算机总线是计算机各部件之间进行信息传递的公共通道。微型计算机系 统中广泛采用总线结构，其优点是系统成本低、组态灵活、维修方便。采用总 线标准设计、生产的硬件模块兼容性强，通过系统总线可以方便地组合在一起， 以构成满足不同需要的微机系统。 计算机总线技术包括通道控制功能、使用方法、仲裁方法和传输方法等。 任何系统的研制和外围模块的开发，都必须服从一定的总线规范。总线的结构 不同，性能差别很大。计算机总线的主要职能是负责计算机各模块间的信息传 输，因此，对总线性能的衡量，也是围绕这一职能而定义、测试和比较的。总 线的传输率是其性能的主要技术指标。另外，总线的可操作性、兼容性和性能 价格比，也是很重要的技术特征。 随着计算机技术的不断发展，微型计算机的体系结构发生了显著的变化。 c p u 运行速度的提高，多处理器结构的出现，高速缓冲存储器( c a c h e ) 的广 泛采用等，都要求有高速的总线来传输数据，从而出现了多总线结构。多总线 结构是指c p u 与存储器、i o 等设备之间有两种以上的总线，这样可以将慢速 设备和快速设备挂在不同的总线上，减少总线竞争现象，大大提高总线的效率。 在多总线结构中，局部总线( l o c a lb u s ) 的发展最令人瞩目。局部总线是 指来自处理器的延伸线路，与处理器同步操作。由于局部总线具有极高的数据 传输率，因此在c p u 与高速缓冲存储器、c p u 与高速图形卡等需要高速传输 信息的场合得到了广泛的应用。 本文所论述的p c i 从设备安全芯片所支持的p c i 总线是近年来出现的一个 面向多媒体技术的优秀总线。在结构上，p c i 总线采用数据一地址总线合一的 多路复用结构( a d 总线) ，3 2 6 4 位可选总线带宽，支持多处理器体系结构却 又独立于处理器，以及与其他类型总线联合工作的结构扩展功能。在电气指标 上，p c i 总线采用3 3 6 6 m h z 可选主频，5 0 3 3 v 可选电压。在通讯协议上，p c i 总线采用突发传输( b u r s t ) 为缺省模式。具有这么多高端性能的总线无疑在众 多总线中具有压倒的优势，成为系统总线的首选。面向p c i 总线的接口电路的 设计方法就成了各种p c 机超大规模集成电路设计部门所必须面对的挑战【4 1 。 1 3 基于i p 重用技术的设计方法 i p ( i n t e l l e c t u a l p r o p e r t y ) 是集成电路知识产权的简称。集成电路产业中的 i p 通常定义为用于大型芯片中经过验证的预设计的电路功能模块。在工业界， 又常被称为s i p ( s i l i c o ni p ) 和v c ( v i r t u a l c o m p o n e n t ) 。 按照存在的形式，i p 通常可以分为三种：软i p 、固i p 和硬i p 。 1 3 1 i p 重用设计技术 大型芯片设计公司为了提高集成电路的设计效率，需要尽可能多地使用已 有的电路模块，包括从其他公司购买所需要的i p ，然后再将这些i p 模块通过 某种方式“拼装”成符合功能要求的芯片。这就是i p 重用技术( i p r e u s e ) 。 美国c o l l e t t 公司曾作过这样一个分析，在跟踪比较了二十余个i c 设计团 队、近百个芯片设计后发现，i p 重用技术可以显著提高集成电路的设计效率。 他们以设计全新电路时人均设计晶体管数目作为生产率的指标，比较2 0 0 0 年和 1 9 9 7 年的生产率。不采用i p 重用技术的公司的生产率在三年内提高了一倍 ( 2 0 0 0 年为2 6 8 3 个晶体管周) ，而采用i p 重用技术的公司的生产率提高了2 2 倍( 2 0 0 0 年为3 0 ，0 0 0 个晶体管周) 。i p 重用技术是重要的生产力要素。 4 1 3 2l p 产业发展状况 i p 鹃穰念簸拐起源于f o u n d r y 提供靛标港单元黪。l c 设计公司使焉攀元痒 中的元件模型把基于高级语言的行为缀描述转换为撼于电原理图的网表。在一 定意义上说。生产线提供羲先设诗簿黝“功憨块”，聪设计公霹瘸怒系统象残公 司，只不过在这个层次上功能块的规模仍然十分小( 逻辑门) ，设计公司的工作 豢爨然十分繁熏。睫麓设计藏摸越来越丈，一个合擎逻辑的发曩是：增大拣准 劝能块的规模，以减少设计公间的重复劳动，从而使设计周期仍然保持在合理 的时闻蕊围内。当标准功能块发展到现在的上万门规模时，一个独立于f o u n d r y 之外的产业诞生了，这就是i p 产 5 1 。 如同集成电路产业发展的其他任何阶段，集成电路i p 成为独立的技术领域 时闯虽然穰短，键由予遵从生产关系邋应生产力发展这一基本经济规律，闲此， 经产生，其发展之势就十分迅猛。 撂美鋈c o l l e t t 公司统诗( 觅霞1 4 ) ，1 9 9 5 年一个系统蕊片中i p 模块含量 约9 ，1 9 9 7 年约3 0 ，2 0 0 0 年是4 7 ，预计2 0 0 3 年将达到8 4 ，并且商业 静来叁子l 王，供痰鹰秘萁毽公司) i p 模块褒其中袋占篦羹落一壹在大谣度增 长。 基蔚专门秀发霸缀藿l p 核数大楚设诗公司套英国a r m 、美国m i p s t e c h n o l o g i e s 和r a m b u s 公司等十余家。全球i p 的销懵和基于i p 服务的收入也 已从1 9 9 7 年的3 0 6 亿美元激增到2 0 0 0 年款6 2 亿美元，预计到2 0 0 4 年将达 到2 9 4 亿美元。 墅1 4 i p 重溺妁发展( 来源；c o l | e l t 爨鼯i p 勰笈用臻究，就美) 本文所设计的p c i 从设备安全芯片是基于台肥工业大学微电子设计研究所 已有的一个p c i 软i p 模块4 1 进行的再次设计，其中还集成了些周边i 0 接口 软i p 模袋和一个由第三方i p 供应商( 在f a b l e s s 设计公司和f o u n d r y 之外) 提 供的硬o t p i p 模块。 1 4 本文的章节安排及主要内容 本文圈绕3 2 位p c i 安垒芯片熬浚计帮a s i c 实溪展开论述。文章按照接次 化设计的思想在不同的抽象设计层次上分别给出论述，共分为五章。第二章阐 述p c i 扶没餐安全芯篾豹系绞粒牙为缀设诗；第三章详绸谂述了p c i 安全芯片 的a s i c 设计方法，重点在自幼布局布线设计方法和技巧；第四章深入探讨了 一个硬l p ，即6 4 k 8 位的o t pr o m ( o n e t i m ep r o g r a m m a b l er e a do n l y m e m o r y ) 在p c i 从设备安全芯片中的集成方法。重点论述在特定e d a 工程环 境下对第兰方硬i p 集成方法。第五章总结了论文的主要工作和成果，并对基于 论文工作的进一步开展做了展篷。 第二章p c i 从设备安全芯片的系统、行为级设计 概述：本章将从系统和行为级的设计层次上，详细论述p c i 从设备安全芯片的 设计方法。由于该芯片设计基于合肥工业大学微电子设计研究所3 2 位p c i 从 设备接口软i p ，论述的重点将集中在如何修改软i p 以实现预定的芯片功能。 具体内容如下： 第一节简单介绍p c i 总线协议，结合p c i 从设备安全芯片的规范介绍包括 p c i 总线信号的定义、总线命令、总线编址空间、读，写基本协议、进程结束方 式、奇偶校验等。其他没有介绍的部分可参考p c i 总线标准。 第二节是p c i 接口的顶层设计。以状态机设计为线索，结合p c ia d 总线 再复用这一创新性的设计方法，给出对原有p c i 软核的修改方案。 第三节以p c i m i c r o w i r e e e p r o m 扩展接口模块的设计为例，论述p c i 从设备安全芯片中各个模块的设计方法。 2 1p c i 总线协议介绍 p c i ( p e r i p h e r a lc o m p o n e n ti n t e r c o n n e c t ) 总线是近年来出现的一种新型高 带宽、与处理器无关的总线系统。它既可以作为中间层的总线，也可以作为周 边总线系统使用。与其他普通的总线规范相对照，p c i 总线为高速i 0 设备提 供了更好的支持( 如图形适配器、网络接口控制器、磁盘控制器等等) 。现行的 标准允许在3 3 m h z 下使用6 4 根数据线，纯传输速率可达2 1 1 g b p s 。但p c i 最 吸引人的地方不在于它的高速度，而是它适应了现代i o 设备对系统的要求， 并且只需要很少的芯片就可以实现并支持其他总线系统。在结构上，p c i 总线 采用数据一地址总线合一( a d 总线) 的复用结构、3 2 6 4 位可选总线带宽、具 有多处理器功能却又独立于处理器，以及与其他类型总线联合工作的结构扩展 功能；在电气指标上，p c i 总线采用3 3 6 6 m h z 可选主频、5 0 1 3 3 v 可选电压； 在通讯协议上，p c i 总线采用突发数据传输( b u r s t ) 为缺省模式。具有这么多 高端性能的总线无疑在众多总线中具有压倒的优势，成为p c 机局部总线的首 选。( 6 1 p c i 局部总线为在高集成化外围控制设备，系统存储器等之间提供了一种 交互机制。图2 1 是一个典型的p c i 局部总线系统的结构。 匿2 1p c i 总线黎缝静运鲻 2 1 ，1p c i 从设备寂全芯烤的总线僖号定义 p c i 鼠设备安垒芯片懿藏了p c i 总线麸设备按秘( p c is l a v e ) 、o t pr o m ( b o o tr o m3 2 k 、d a t ar o m3 1 k 、c o n f i gr o mt 2 8b y t e 、其他r o m 区) ：勰 筷中瑟零多令逶臻u o 撼翻；癸援e e p r o m 靛数据慧线与遍赣总线与p c i 慧线 复用；该芯片完全根据p c il o c a lb u sv e r s i o n2 2 设计；提供自劝配置幼能，对 于多耱主投其有缀好簿羡容瞧。浚蕊冀主要运臻在莹惠嶷垒领域，焉户酉爨将 安全信息一次性写入片内o t p r o m 中，从而有效的保护了用户的信息。 在一个使矮p c i 慧线秘系统中，窟韵遘程静设备涵镞主设备，萁接墨邀蹒 是主p c i ( p c i m a s t e r ) 接口。被熏设备选中的设备是从设备，熊接口电路是从 p c i ( p c i s l a x , e ) 接墨。锌海p c i 憋线设备，“扶”功熊是盛餐浆( 逛辘是遵麸 p c i 接口是必备的) ，“主”功能是造项( 也就是静8 主p g i 接口怒选项) 。本章所 要介缨的p c i 从设备安全芯片支持p c i 艇援定的从设备憨线姆熬，实现撬入p c i 标蕊播稽韵p c i 扩袋板与母板土p c t 总线之间酪通讯。 凇彳墨踅l 慧蟪 蘸爱番 巾新蒋警f 整蛙 至卜辩神# 蠛 鲤! 缱 幕襞壤鸯l 。j 躐k ， l 艘、鼗一 蓬2 , 2p c i 甄凌备安全芯片的补铡总线信带 s 图2 2 按照功能分组列出了p c i 从设备安全芯片外侧的总线信号h 1 。由于 本芯片位于p c i 扩展板卡上，因此称与扩展板上电路的通讯为内侧通讯，而与 母板p c i 总线的通讯为外侧通讯。可以看到，外侧支持的信号均遵守p c i 从设 备规范。 下面简单介绍p c i 总线协议必备信号( 参见图2 2 的信号名和图2 3 的总 线协议时序) 7 1 。其中信号的方向均就p c i 从设备而言。 2 1 1 1 系统信号 c l k 是系统时钟信号，输入，其频率有3 3 m h z 和6 6 m h z 两种。p c i 信号 ( 除r s t # ：，b ) 全部在c l k 的上升沿同步。 r s t # 是系统复位信号，输入，用于接口内部各种寄存器、时序器和信号等 的复位操作( 即初始状态) 。复位时，所有输出信号一般都应驱动到高阻态。 2 1 1 2 地址数据总线 a d 3 1 ：0 1 是地址、数据复用总线，双向。在p c i 的一个进程中，a d 总线 上首先出现地址周期，接着是数据周期。在地址周期，a d 3 l ：0 1 是一个3 2 位的 物理地址( i o 地址、配置空间地址和内存空间地址的地址宽度各不相同) 。在 数据周期，与c b e 3 ：0 】撑配合使用，数据宽度也是可变的。a d 总线在f r a m e # 、 i r d y # 、t r d y # 等信号的控制下工作。 c b e 3 ：o 】拌是总线命令、字节使能复用总线，双向。在地址周期，c b e 3 ：0 1 # 上传输总线命令；在数据周期则传输字节使能信号，用于指示a d 3 1 ：0 1 上哪些 字节为有效数据。 p a r 是奇偶校验信号，双向，通过a d 3 1 ：o 】和c b e 3 ：0 】进行奇偶校验。 在地址周期和写操作中该信号由主p c i 驱动，读操作则由从p c i 驱动。 2 1 1 3 接口控制信号 f r a m e # 是进程控制信号，输入，由主p c i 驱动，启动和结束一个进程。 f r a m e # 的前沿启动进程，后沿结束进程( 即当前传输的是最后一个数据) 。 i r d y # 是“主p c i 准备好”信号，输入，由主p c i 驱动。在写周期中，i r d y # 有效表示主p c i 已将数据发送至a d 3 1 ：o 上。在读周期中，i r d y # 有效表示 主p c i 已作好从a d 3 l ：0 】上接收数据的准备。i r d y # 与t r d y # 配合使用，只 有当两者都有效时a d 总线才能传输数据。在数据传输过程中，主p c i 可以通 过使i r d y # 无效插入等待状态。 t r d y # 是“从p c i 准备好”信号，输出，由从p c i 驱动。在写周期，t r d y # 有效表示从p c i 已作好从a d 3 l ：0 】上接受数据的准备。在读周期，t r d y # 有 效表示从p c i 己将数据发送到a d 3 1 ：0 】上。如上所述，t r d y # 与i r d y # 配合 使用，只有当两者都有效时a d 总线才能传输数据。在数据传输过程中，从p c i 可以通过使t r d y # 无效插入等待状态。 s t o p # 是从设备终止进程的请求信号，输出，由从p c i 驱动。 d s e l 是p c i 总线初始化周期的设备选择信号，输入。在参数配置周期用 作片选信号。 d e v s e l # 是设备选中信号，输出，由从p c i 驱动，与f r a m e # 呼应，表 示p c i 总线上的主、从设备握手成功。 2 1 1 4 中断信号 中断信号在p c i 总线中是可选项，不一定必须具有。并且中断信号属电平 敏感性，低电平有效，使用漏级开路方式驱动。同时，此类信号的建立和撤销 与时钟不同步。由于p c i 从设备安全芯片为单功能设备，只设置了一条中断线 i n t a # ，用于请求一个中断。 2 1 2p c i 总线命令 p c i 总线命令用于规定主、从p c i 之间的进程类型，出现于地址周期中 c b e 3 ：0 # 上。表2 1 是总线命令的编码及类型说明。其中，命令编码中的“l ” 表示高电平，“0 ”表示低电平。 表2 1p c i 总线命令表 c b e 3 ：0 】# 命令类型说明 0 0 0 0中断应答 0 0 0 1特殊周期 o o l oi o 读 0 0 1 li o 写 0 1 0 0 保留 o l o i 保留 0 1 1 0存储器读 o l l l存储器写 1 0 0 0保留 1 0 0 1 保留 1 0 1 0 配置读 1 0 1 1 配置写 1 】0 0 存储器多行读 1 1 0 1双地址周期 1 1 1 0 存储器一行读 1 1 1 1存储器写和使能无效 l d 中断应答命令是一个读命令。并且对中断控制器的寻址采用隐含方式，该 地址位与逻辑无关。返回的中断矢量的长度由字节使能信号表示。 特殊周期命令是为p c i 提供一个简单的信息广播机制。 i o 读命令用来从一个映射到i o 地址空间的设备中读取数据。a d 3 l ：0 提供一个字节地址，所有3 2 位必须完全译码；字节使能信号指示传送数据的多 少，必须与字节地址的【1 ：o 】一致。 i o 写命令用来向一个映射到i o 地址空间的设备写入数据。全部3 2 位地 址必须完全译码。字节使能信号表示数据长度，且必须与字节地址的【1 ：o 】一致。 存储器读命令用来从一个映射到存储器地址空间的设备读取数据。为支持 突发模式，从p c i 可以为该命令预先读取数据。同时，从p c i 也要保证在本次 数据传输后保存在临时缓存器中的数据的一致性。 存储器写命令用来向一个映射到存储器地址空间的设备写入数据。当从 p c i 返回“准备好”信号后，主p c i 采用突发模式进行数据传输。 配置读命令用来从每个设备的配置空间读取数据。如果一个设备的i d s e l 有效，且a d 1 ：o 】= 0 0 时，那么该设备即被选中为配置读命令的目标。在配置 读命令的地址周期，a d 7 ：2 用于从每个设备的配置空间中的6 4 个双字寄存器 中选出一个。a d 3 1 ：1 1 无定义，a d 1 0 ：8 指定一个多功能设备中被选中的功能 单元。 配置写命令用来向每个设备的配置空间写入数据。一个设备被选中的条件 是：它的i d s e l 信号有效并且a d 1 ：0 1 - o o 。其余和配置读命令相同。 存储器多行读命令在功能上等同于存储器读命令，差别仅在于主p c i 在可 能的情况下尽可能地多读取c a c h e 数据。 双地址周期命令用来给6 4 位寻址的设备发送6 4 位地址。 存储器一行读命令与存储器读命令基本相同，不同之处在于它还表示主 p c i 试图完成多于两个3 2 位的p c i 数据期。 存储器写和使能无效命令在功能上等同于存储器写命令，不同的是它要保 证最小的传输量是一个高速缓存( c a c h e ) 的行。 2 1 3 p c i 总线的编址空间 p c i 总线定义了三个物理地址空间：内存地址空间、i o 地址空间和配置地 址空间。内存和i o 地址空间是通常的地址空间，配置地址空间用以支持p c i 的硬件配置。 p c i 总线的编址是分布式的，每个设备都有自己的地址译码单元，从而省 去了中央译码逻辑。 2 1 3 1i 0 地址空间 在i o 地址空间中，a d 总线的3 2 位提供一个完整的地址编码。在i o 访 问中，a d i ：0 】用来产生d e v s e l # 信号，同时与c b e 3 ：0 # 配 ，指示传输的 最低有效字节。表2 2 给出了a d i ：0 1 - 与c b e 【3 ：o 】群的对应关系。其中：1 表示 高电平、0 表示低电平，x 表示0 或1 。 表2 2 a d i ：0 】与c ，b e 3 ：o 的对应关系 a d i ：0 lc b e 3 ：0 # 0 0 x x x 0 0 1x x o l 1 0 x 0 1 l 1 10 1 1 1 例如，当c b e 0 # 有效时，a d 1 ：0 必须为“0 0 ”；如果只有c b e 3 1 # 有效， a d i ：o 】就应为“1 1 ”。在i 0 访问中，每当一个从p c i 被地址译码选中，便要 检查字节使能信号是否与a d i ：0 相符，如二者矛盾，从p c i 不传输任何数据， 而是以一个“a b o r t ”结束当前进程。 2 1 32 内存地址空间 在存储器地址空间，要用a d 3 1 ：2 1 译码得到一个双字地址的访问。在线性 增长方式下，每个数据周期过后地址按一个d w o r d ( 4 个字) 增长，直到对 话结束。在存储器访问中，a d 【1 ：o 】的含义如下： a d i ：0 1 = 0 0 ，突发传输顺序为线性增长方式； a d 1 ：o = 0 1 ，为c a c h e 行切换方式； a d 【1 ：o 】- l x ，保留( 第一个数据周期后断开) 。 所有支持突发传输模式的设备都应支持线性突发传输j 而对于c a c h e 的行 切换则不一定必须支持。 2 1 3 3 配置地址空间 在配置周期内，要用a d 7 ：2 1 将访问落实到一个双字地址，在配置地址空 间0 0 3 c 范围内寻址。当一个设备收到配置命令时，若i d s e l 信号有效，且 a d 1 ：0 = 0 0 ，则该设备接受访问。 21 4p c i 总线读写的基本协议 p c i 总线进程主要由f r a m e # 、i r d y # 和t r d y # 控制。 f r a m e # 由主p c i 驱动，其前沿启动一个数据传输进程，后沿结束该进程， 也就是说当前传输的是最后一个数据节拍。总线上没有f r a m e # 意味着总线处 于空闲状态。i r d y # 由主p c i 驱动，表示主p c i 已经作好写或读操作的准备， 例如在筠操作中数据已经发邀到a d 3 1 ：0 - t 2 c b e 【3 ：0 1 数据也已经准备好。 t r d y # 赉铁p c i 驱动，表示铁p c i 澄彳乍葑接收鼗攒翡蘩舔葳已将数据发送鬟 a d 3 1 ：0 】上。在数据传输过程中，主p c i 通过i r d y # 无 、从p c i 通过t r d y # 无效插入等德状悫。 图2 3 ( a ) 是p c i 总线基本读操作时序；图2 3 ( b ) 给出了p c i 总线基本 写操佟 图2 3p c i 撼本读( a ) 、基本碍( b ) 操作时序 f r a m e 撑与i r d y 撑豹组食在一个进程中豹据嬲搬表2 3 耩示。 表2 3f r a m e # 与1 r d y # 的组合 f r a m e 群i r d y 群意义 i 1l空闲状态 l0l地址周期或等待状态 1 0o数据周期 1o最后一个数据节拍 2 2p c i 从设备安全芯烤的顶羼设计 作为款符合p c i 簌设备秘议静安全芯冀，p c i 觚设备安全芯片起餮了总 线接口的功能。如图2 4 所示，芯片负责联系内外侧用户之间的通讯，并分别 满足内癸镧逶谖协议熬烫发。为了表达方霞，筏髓褥翳右铡懿片舞e e p r o m 重 画于图左侧的总线复用端。 圈2 4p c i 从设备安全芯片的项层考虑 从图2 4 中可以看出，内侧用户包括i 0 地址空间中的i o 寄存器、内存地 址空间的r e g s 和r o m ( 包括片内o t pr o m 和片外的e e p r o m 和9 3 c 4 6 ) 。 从p c i 采用一个内部三级缓冲寄存器以支持突发式( b u r s t ) 数据传输。 按照芯片的系统设计流程，本节将首先给出设计规范的简要介绍，即芯片 的功能设计。然后，文章将结合已有i p 核的设计思路，给出p c i 从设备安全芯 片详细的顶层设计方案；p c i a d 总线再复用技术是这部分的论述重点。 2 2 1 p c i 从设备安全芯片的功能设计 p c i 从设备安全芯片具备以下特性： 6 4p i nl q f p ( l o w p r o f i l eq u a df l a tp a c k ) 封装 p c il o c a l b u s 夺支持p c ir e v i s i o n2 2 夺支持p c i 时钟1 6 7 5 m h z 4 0 m h z 奄支持p c iv p d ( v i t a lp r o d u c td a t a ) 夺3 2 位数据位宽、5 v 工作电压 使用p c i 9 9 9 和p c 2 0