（计算机应用技术专业论文）测试数据编码压缩技术的研究.pdf

哈尔滨下程大学硕士学位论文 摘要 系统芯片s o c 是当前国际v l s i 的发展趋势和新世纪集成电路发展的主流。 s o c 不论在开发周期，还是在系统功能、性能方面，均具有无可比拟的优点。 与此同时，随着s o c 集成p 核数目的增多，功能越来越复杂，s o c 的测试数 据量、测试功耗也随之急剧增加，测试成本变得更加昂贵，进而也就为s o c 的 测试带来了更大的挑战。对此，本文围绕s o c 的测试数据压缩问题展开了研究， 并提出了新的压缩解压方案，来达到减少s o c 测试数据量、缩短测试时间， 并尽可能降低硬件开销和测试功耗的目的。 编码压缩技术作为测试数据压缩方法的一个重要分支，己被广泛采用。本 文分析了_ 些典型的编码技术，虽然压缩效率比较高，但是长游程的编码的压 缩率不是很理想。针对这个问题，本文提出了编码前缀映射的压缩方法和长游 程的二次编码压缩方法。 、首先，本文详细论述s o c 测试面临的挑战、s o c 测试相关概念、系统芯片 s o c 和p 核基本概念和s o c 测试数据压缩技术的基本要求。然后，重点介绍 了s o c 测试数据的压缩技术，并详细讨论几种经典的编码压缩技术，分析了这 些编码压缩技术的各自的优点和缺点，在此基础上提出了编码前缀映射的压缩 方法，通过将编码的前缀进行一一映射，使得编码的前缀的平均长度达到最小。 最后，本文提出了长游程编码的二次编码的压缩方法，其思想是：首先对测试 向量进行如下的预处理：无关位进行填充处理和测试向量的相容合并、对测试 向量进行排序和测试向量的差分变换，通过这些预处理减小了测试向量的体积， 增加o 的比率和长游程的比率，预处理后对差分变量进行一次编码，然后对长 游程的编码进行二次编码。本文详细给出解压算法和相应的解压电路。本方法 的解压缩电路简单、硬件开销小、测试向量的压缩率高。实验结果表明本方法 的压缩率明显高于其它的编码的压缩率。 关键词：s o c 测试；编码压缩；编码前缀映射；长游程编码；二次编码 哈尔滨工程大学硕士学位沦文 a b s t r a c t s y s t e mc h i ps o ci sc u r r e n t l yt h ed e v e l o p m e n tt e n d e n c yo ft h ei n t e r n a t i o n a l v l s ia n dt h em a i n s t r e a mo fd e v e l o p m e n to ft h ei n t e g r a t e dc i r c u i ti nt h en e w c e n t u r y s o ch a st h eu n e x a m p l e da d v a n t a g e sw h e t h e ri nd e v e l o p m e n tp e r i o do ri n s y s t e m f u n c t i o n sa n dp e r f o r m a n c e s a tt h es a m et i m e ，w i t ht h ei n c r e a s eo fi pc o r e s ，t h e f u n c t i o n so fs o ca r eb e c o m i n gm o r ea n dm o r e c o m p l i c a t e d ，a n dt h et e s td a t av o l u m e a n dt e s tp o w e rc o n s u m p t i o na r es h a r p l yi n c r e a s i n g ，a n dt e s tc o s tb e c o m e sm o r e e x p e n s i v e ，t h u st h eg r e a t e rc h a l l e n g e so c c u ri ns o ct e s t f o rt h i sr e a s o n ，t h er e s e a r c h i sf o c u s e do nt h et e s td a t ao fs o ci n t h et h e s i sa n dt h en e wc o m p r e s s i o n d e c o m p r e s s i o nt e c h n o l o g i e sa r ep r o p o s e dt or e d u c et e s td a t av o l u m e ，t e s tt i m ea n d d e c r e a s eh a r d w a r eo v e r h e a da n dt e s tp o w e r c o n s u m p t i o na sm u c ha sp o s s i b l e a sa ni m p o r t a n tb r a n c h ，e n c o d i n gc o m p r e s s i o nt e c h n o l o g yh a sb e e nw i d e l y u s e d i nt h i st h e s i s ，s o m et y p i c a le n c o d i n gt e c h n o l o g i e sa r ea n a l y z e d ，a l t h o u g ht h e i r c o m p r e s s i o nr a t ei sv e r y h i g hi ns o m ec a s e s ，t h ec o m p r e s s i o nr a t eo fl o n gr u n l e n g t h e n c o d i n gi sn o tp e r f e c t a i m e da tt h i sp r o b l e m ，e n c o d i n gp r e f i xm a p p i n ga n dt h e r e c o d i n gc o m p r e s s i o nm e t h o do fl o n gr u n l e n g t ha r ep r e s e n t e di nt h et h e s i s f i r s t l y , i nt h et h e s i st h ec h a l l e n g e si ns o ct e s t ，t h ec o n c e p t sc o n c e r n i n gs o ct e s t ， s y s t e m c h i ps o ca n dt h ef u n d a m e n t a lc o n c e p t so fi pa n dt h ef u n d a m e n t a l r e q u i r e m e n t so fs o ct e s td a t ac o m p r e s s i o na r ed i s c u s s e di nd e t a i l n e x lc o m p r e s s i o n t e c h n o l o g i e so fs o ct e s td a t aa r ef o c u s e do n ，s o m et y p i c a le n c o d i n gc o m p r e s s i o n t e c h n o l o g i e sa r ed i s c u s s e di nd e t m la n dt h er e s p e c t i v ea d v a n t a g e sa n dd i s a d v a n t a g e s a r ea n a l y z e d b a s e do nt h i s ，c o m p r e s s i o nm e t h o do fe n c o d i n gp r e f i xm a p p i n gi s p r o p o s e d ，b ym e a n so fo n e o n em a p p i n ga m o n gt h ep r e f i x e s ，t h ea v e r a g el e n g t ho f p r e s xo fe n c o d i n gb e c o m e st h es h o r t e s t f i n a l l y , t h er e c o d i n gc o m p r e s s i o nm e t h o d o fl o n gr u n l e n g t hi sp r o p o s e d ，i t sm a i ni d e ai sa st h e f o l l o w i n g ：f i r s t l y , t h et e s t v e c t o r sa r ep r e p r o c e s s e da st h ef o l l o w i n g ：t h ef i l l i n gt r e a t m e n to ft h exb i t sa n d c o m p a t i b l em e r g e n c eo ft e s tv e c t o r s ，s o r t i n go ft e s tv e c t o ra n dt h ed i f f e r e n c e t r a n s f o r m i n go ft e s tv e c t o r ，b ym e a n so ft h e s ep r e p r o c e s s i n gt h ev o l u m eo ft e s t v e c t o r si sr e d u c e d ，t h er a t eo f0a n dt h er a t eo fl o n g r u n l e n g t ha r ei n c r e a s e dg r e a t l y , 哈尔滨t 程大学硕士学位论文 a f t e rp r e p r o c e s s i n gd i f f e r e n c ev e c t o r sa l ed e c o d e da tt h ef i r s tt i m e ，a n dt h e nt h e e n c o d i n go fl o n gr u n l e n g t h a r er e c o d e da tt h es e c o n d t i m e d e c o m p r e s s i o n a l g o r i t h ma n dt h ec o r r e s p o n d i n gd e c o m p r e s s i o nc i r c u i ta r eg i v e ni nd e t a i l i nt h e t h e s i s n ed e c o m p r e s s i o nc i r c u i ti s s i m p l ea n dh a r d w a r eo v e r h e a di ss m a l l 1 1 1 e e x p e r i m e n t a lr e s u l t ss h o w e dt h a tt h ec o m p r e s s i o nr a t eo ft h i sm e t h o di so b v i o u s l y h i g h e rt h a nt h o s eo fo t h e re n c o d i n gm e t h o d s k e y w o r d s ：s o ct e s t ；e n c o d i n gc o m p r e s s i o n ；e n c o d i n gp r e f l xm a p p i n g ； l o n gr u n l e n g t he n c o d i n g ；r e c o d e 哈尔滨工程大学 学位论文原创性声明 本人郑重声明：本论文的所有工作，是在导师的指导 下，由作者本人独立完成的。有关观点、方法、数据和文 献的引用已在文中指出，并与参考文献相对应。除文中已 注明引用的内容外，本论文不包含任何其他个人或集体己 经公开发表的作品成果。对本文的研究做出重要贡献的个 人和集体，均已在文中以明确方式标明。本人完全意识到 本声明的法律结果由本人承担。 作者( 签字) ：主堑堕 日期：7 矽 年1 月多目 哈尔滨丁程大学硕十学位沦文 第1 章绪论 随着集成电路规模按照摩尔定律的增长，系统芯片s o c 设计方法成为集成 电路设计的主流，它将各种预先设计和验证的芯片( c o r e ) 集成在一个芯片上， 大量的知识产权( i p ，i n t e l l e c t u a lp r o p e r t y ) 核的应用使芯片设计周期大大地缩短， 也使芯片的集成度越来越高。s o c 推翻了以前需要昂贵成本的设计方式，却使 得s o c 测试面临巨大的挑战，不但令测试的时间大大增加，而且测试的数据量 可能会超出自动测试设备a t e ( a u t o m a t i ct e s te q u i p m e n t ) 的有限存储量。为了解 决这些突出的问题，对测试数据进行压缩是非常必要的。通过对测试数据的压 缩，不仅能够减少对存储设备的要求，同时也能够灵活实施测试策略。 1 1 研究的目的和意义 芯片是信息时代最重要的基础产品之一，如果把石油比作传统工业“血液” 的话，那么芯片则是信息时代r r 产业的“心脏”和“大脑”。无论是小到日常 生活的电视机、v c d 机、洗衣机、移动电话、计算机等家用消费品，还是大到 传统工业的各类数控机床和国防工业的导弹、卫星、火箭、军舰等都离不开这 小小的芯片。在需求牵引和技术推动的双重作用下，国际微电子发展的趋势是 集成电路的特征尺寸将继续缩小，集成电路将朝向系统芯片方向发展，也就是 说将一个完整的电子系统集成在单一芯片上，这便是系统芯片 ( s y s t e m o nac h i p ，s o q 。在s o c 中嵌入若干预先设计和验证并可重复使用的 功能模块是高效实现s o c 的重要途径，这些内嵌模块称为内嵌芯核( e m b e d d e d c o r e s ) ，这种基于芯核的设计风格大大增加了设计产量，创新的技术加快了产 品投放市场的速度。但与此同时，也给s o c 的测试带来了诸多挑战。工作频率 的不断提高和芯片尺寸的不断缩小给这些不同类型的元件及其复杂的连接带来 棘手的测试问题，传统的验证和测试方法己不再适用，一些有效的系统芯片测 试方法的提出迫在眉睫，工程上的需求也就为学术研究指出了一个方向。因此， 对s o c 测试领域展开相关理论和方法的研究，无论是理论上还是在实际应用中 均具有十分重要的意义。 哈尔滨r t 程大学硕十学位论文 1 2s o c k , o n 试的研究现状 1 2 1s o c 测试背景 我国对s o c 的发展极为重视，2 0 0 2 年国家自然科学基金委员会把半导体 集成化芯片系统的基础研究作为重大研究计划项目，确定了s o c 集成方法学； s o c 的综合、验证与测试，适用于s o c 的集成微传感系统，用于s o c 的小尺寸 器件与材料的科学问题，面向s o c 的新材料及新器件探索与集成五个关键的基 础研究方向，项目资助经费总和为4 0 0 0 万元。其中，中科院计算所与复旦大学、 浙江大学合作承担了s o c 的综合、验证与测试研究方向下的重点项目“从行为 级到版图级的设计验证与测试生成”。 中国科学院院士王阳元指出：微电子技术从i c 向s o c 转变不仅是一种概 念上的突破，同时也是信息技术发展的必然结果，通过软、硬件的协同设计技 术、p 模块库技术和模块界面间的综合分析技术三大支持技术的创新，必将导 致又一次以系统芯片为特色的信息技术上的革命。目前，s o c 技术已经崭露头 角，2 1 世纪将是s o c 技术真正快速发展的时期。 随着工艺能力和设计能力的快速发展，为了满足嵌入式系统市场对于成 本、功能和功耗的要求，s o c 设计技术己经成为一种发展趋势。根据摩尔定律， 单芯片上所能集成的晶体管数目每1 8 个月翻一番，预计在2 0 1 0 年，芯片上晶 体管的数量将达到百亿数量级，但芯片的制造能力与设计能力的发展却相差很 大，每经过十二个月，芯片的集成度提高5 8 ，而设计能力只能提高2 1 。原 有的垂直型芯片设计模式，即一个厂商负责从规格定义到行为级、逻辑级、门 级和版图级的整个芯片设计过程，因为其设计周期较长，越来越不能满足市场 要求。近十年来，一种新的水平型设计模式( 即基于复用的设计) ，受到学术界 及产业界的密切关注。通过复用一些经过验证的电路模块，可快速构建一个复 杂的系统。这类可多次重复使用的电路模块通常被称为p 核，而基于芯核复用 实现系统级功能的芯片通常被称为s o c 。 这种水平设计模式一方面缩短了s o c 设计周期，另一方面却使s o c 测试面 临巨大挑战。这是因为：第一，d 核供应商与s o c 集成商是不同的企业，为了 保护知识产权，口核供应商不愿意向s o c 集成商提供i p 核的结构信息。但 2 哈尔滨t 稃大学硕士学位论文 图1 1s o c 测试访问结构原理图 图1 2 芯片的制造成本与测试成本 是i p 核的测试是由s o c 集成商完成的，这样对s o c 集成商来说，口核测试是 黑盒测试，也就很难对测试进行优化。第二，i p 核的多样性带来测试的复杂性， s o c 测试访问的结构原理图如图1 1 所示。就i p 核的设计形式而言，有软核、 固核、硬核三种；就电路类型而言，有数字逻辑核、存储器核、模拟混合核； 就功能而言，有处理器核、d s p 核、多媒体核等；就电路可测试性设计方法而 3 哈尔滨t 稃大学硕十学f 7 = 论文 言，有内建自测试( b u i l t i n s e l f - t e s t ，b i s t ) ，扫描测试、边界扫描测试、测试 点插入等，所以s o c 集成商必须考虑对多样性的支持。第三，传统的外部自动 测试设备a t e ( a u t o m a t i c t e s te q u i p m e n t ) 的测试通道数量有限，而系统复杂性的 增长和测试数据量的增加，使得a t e 开始变得越来越昂贵。因此随着s o c 的 规模和功能的不断膨胀，s o c 测试日益重要，向业界提出了巨大挑战，已成为 了整个s o c 设计流程的瓶颈。如图1 2 所示，根据1 9 9 7 年i t r s 的预测，到2 0 1 2 年，芯片的测试成本将与制造成本持平。测试问题已经成为s o c 首先要面临的 挑战，只有效地解决测试问题，才能提升半导体产业的竞争力。 1 2 2s o c 测试现状 集成电路制造工艺的进步使芯片上晶体管的数量按照摩尔定律增长，预计 将在2 0 1 0 年达到百亿数量级。每十二个月，芯片的集成度就可提高5 8 ，而 设计能力只能提高2 1 ，导致芯片制造能力与设计能力的差距越来越大。为了 减小制造与设计之间的差距，必须采用新的设计方法学：通过复用已经过验证 的电路功能模块，加上一些白定义逻辑以及胶合逻辑，来构成整个芯片设计， 使芯片设计周期大大缩短。当一块基于电路功能模块复用的单一芯片能实现一 个完整的复杂系统时，该芯片就被称为芯片系统。而那些可复用的经过验证的 电路功能模块，则被称为口核。由于复用i p 核可快速构建系统，因此基于i p 核的s o c 设计方法一经提出，就得到了集成电路( i n t e g r a t e dc i r c u i t s ，i c ) 设计商、 电子设计自动化( e l e c t r o n i cd e s i g na u t o m a t i o n ，e d a ) 厂商和无晶圆半导体公司 ( f a b l e s s ) 的热烈响应。 s o c 的设计模式不同于以往大规模集成电路的垂直设计模式。垂直设计模 式是指一个厂商负责芯片从规范到行为级、逻辑级、门级和版图级的全部设计 过程。s o c 的设计模式是水平的，也就是s o c 集成商选择不同厂商提供的i p 核来构建芯片系统。其中口核的形式可以是只有寄存器传输级( r e g i s t e r t r a n s f e r l e v e l ，r t l ) 描述的软核，也可以是用网表描述的固核，或者是用版图描述的硬 核。这种水平设计模式一方面缩短了s o c 设计周期，另一方面却使s o c 测试面 临巨大挑战。这是因为：第一，口核供应商与s o c 集成商是不同的企业，为了 保护知识产权，i p 核供应商不愿意向s o c 集成商提供i p 核的结构信息。但是 口核的测试是由s o c 集成商完成的，这样对s o c 集成商来说，核测试是黑 4 哈尔滨工程大学硕士学位论文 盒测试，也就很难对测试进行优化。第二，i p 核的多样性带来测试的复杂性。 s o c 集成商必须考虑对多样性的支持。第三，测试资源是有限的，外部测试设 备所能提供的测试通道数，a t e ( a u t o m a t i c t e s te q u i p m e n t ) 的测试通道深度和测 试时间都是“稀缺资源”。因而s o c 的测试必须考虑所有与此有关的细节，因而 使测试日渐成为s o c 设计流程中的瓶颈。 1 2 3s o c 测试中面临的问题 s o c 测试主要存在如下几个方面的问题： ( 1 ) 时序再验证； ( 2 ) 缺少扫描和内建自测试； ( 3 ) 嵌入引脚的到达； ( 4 ) 不同口核，不同测试方法的结合； ( 5 ) 高速测试； ( 6 ) 硬核测试图形的可靠性； ( 7 ) 存取； ( 8 ) 可控性； ( 9 ) 可观性； ( 1 0 ) 测试复用： ( 1 1 ) 混合信号测试； ( 1 2 ) 缺少边界扫描链。 s o c 内部晶体管集成度的增长远远高于芯片引脚的增长，有限的管脚资源 使得外部数据带宽和内部数据带宽之间的差异越来越大。这种差异不仅降低了 内部模块的可测性，还加大了间接复用方案中测试生成的难度。同时，具有一 定故障覆盖率的测试数据会随着电路集成度和规模的增加而增加，大量的测试 数据会对直接复用方案中的测试访问的频率和带宽提出要求。 s o c 嵌入了类型丰富的i p 模块，一些公司已将模拟电路、数字电路、嵌入 式d r a m 等不同形式的模块集成到芯片中。随着技术的发展，将有更多的电 路类型被集成到s o c 中，如嵌入式的f p g a 、f l a s h 、射频发生器等。混合信号 测试在s o c 测试中占有重要地位，现有的复用方案还未解决该问题。 前面分析的现有方案有的来自于专业厂商，有的是利用自己的技术传统， 5 哈尔滨丁程大学硕十学位沧文 对原i c 、s o b 测试技术的改进，着眼于解决各自产品的测试问题，因此研究的 出发点有局限性，各方案的适用范围有限。 目前，为了促进我国电子工业高速、持续地发展，国家自然科学基金委员 会己经把“半导体集成化芯片系统基础研究”列为重大研究项目计划：8 6 3 国家 高技术研究发展计划将系统芯片( s o c ) 设计以及关键支撑技术列为计划重点项 目，其中s o c 的可测试性设计，是需要解决s o c 芯片关键的测试问题。我国高 等院校如：合肥工业大学、清华大学、北京大学、复旦大学、上海同济大学、 浙江大学等，以及中国科学院计算所等研究机构曾经做过有关嵌入芯片的内建 自测试基础研究与开发工作【1 训，但是对于系统芯片测试研究却很少见到，并且 系统芯片测试也是发展我国集成电路事业中的薄弱环节之一。如果我国将要开 发拥有知识产权的高质量系统芯片产品，就必须解决好系统芯片的测试问题， 因此；对于系统芯片测试的研究不仅是国内集成电路发展的迫切需要，也是我 国改变微电子领域的落后面貌、赶超世界先进水平，所不可缺少的重要的一环， 同时对我国国民经济和现代化国防建设具有重要意义。 综上所述，虽然s o c 的芯片测试研究在当今国际上已有了一定的发展，但 是，多数还是停留在理论研究与开发阶段，实际应用主要是基于扫描设计的 b i s t 技术，对于测试源划分测试研究还处于在探索和研究之中，迫切需要解决 测试成本问题。 1 3 论文的内容安排 本文研究的重点是测试数据的二次压缩方法的研究，探索了一个新的测试 数据压缩的编码方案、相应的解压缩算法及解压缩电路的设计，并通过实验仿 真验证该种压缩方案的实际效果。 各章节的内容安排如下： 第1 章：介绍了s o c 测试的研究现状、论文研究的目的和意义。 第2 章：主要介绍了s o c 的测试技术，分别介绍了s o c 测试的分类和s o c 的测试特性、系统s o c 和口核的基本概念、s o c 测试数据的基本要求和基本 分类：s o c 的测试标准和可测性设计。 第3 章：主要介绍了s o c 测试数据的相关的压缩技术。分别介绍了测试压 缩的编码设计的要求、测试数据压缩技术的分类、基于统计编码的压缩方法和 6 哈尔滨丁程大学硕十学位沦文 基于游程的编码压缩技术以及任意向量之间进行折叠跳转的数据压缩方法，并 对这些方法各自的优缺点进行了比较，最后提出了编码前缀映射的测试数据的 压缩方法。 第4 章：这是本论文的重点，提出了长游程二次编码的压缩方案。本章详 细地讲解了长游程的二次编码的压缩方法、解压缩算法以及相应的解压缩电路 的设计，最后对本方法进行实验仿真。 第5 章：对全文的工作进行了总结，并对未来的研究和发展方向进行了展 7 哈尔滨t 程大学硕十学位论文 第2 章s o c k , o n 试技术 到目前为止，s o c 还没有一个标准的定义，但一般认为它有三大技术特征： 采用深亚微米工艺技术、i p 核复用技术以及软硬件协同设计技术。s o c 的丌发 是从整个系统的功能和性能出发，利用口复用和深亚微米技术，采用软件和硬 件结合的设计和验证方法，综合考虑软硬件资源的使用成本，设计出满足性能 要求的高效率、低成本的软硬件体系结构，从而在一个芯片上实现复杂的功能， 并考虑其可编程特性和缩短上市时间。使用s o c 技术设计的芯片，一般有一个 或多个微处理器芯片和多个功能模块。各个功能模块在微处理器的协调下，共 同完成芯片的系统功能，为高性能、低成本、短开发周期的嵌人式系统设计提 供了广阔前景。 2 1s o c 测试分类 根据s o c 测试的具体目的，可以分为：特性测试、产品测试、老化测试以 及入厂测试。 ( 1 ) 特性测试也被称为设计调试或者验证测试，此类测试是在新的设计进入 量产阶段之前进行的，其目的是验证设计是否正确，是否满足规范中的所有的 要求。测试项目非常全面，包括功能测试、交流和直流参数测试等，可能需要 对芯片内部节点进行探测。 ( 2 ) 产品测试在产品测试中的芯片必须满足质量规范要求，为了降低测试成 本，产品测试在保证故障覆盖率的前提下，通常使用尽可能小的测试集，以减 少测试时间。产品测试过程不会进行故障诊断，仅仅判断产品是否合格。 ( 3 ) 老化测试目的是保证被测器件使用的可靠性，即在一段时间内，进行持 续性的或者周期性的测试，使得有问题的器件在这段时间内失效。 ( 4 ) 入厂测试系统制造商在系统集成之前，需要对所购买的器件进行入厂测 试。入厂测试可能与生产测试相似，或者比生产测试更全面，甚至在特定的应 用系统中进行测试。此类测试主要目的是避免将有缺陷的器件放入系统之中。 根据s o c 测试的内容，可以分为参数测试、功能测试和结构测试。 ( 1 ) 参数测试的目的是测试a c 、d c 、c m o s 和1 阻等各个工艺参数指标， 8 哈尔滨t 稃大学硕士学何论文 对数字、模拟电路中各参数系定义的每个参数完成准确的测试。 ( 2 ) 功能测试由输入向量和对应的输出响应组成，检验芯片内部结构是否实 现了设计方案所要求的正确操作。功能测试对逻辑电路的模型化故障有很高的 测试覆盖率。功能矢量被看作是验证矢量，用来验证c u t 是否符合需求规范。 ( 3 ) 结构测试在c u t 的输出端观测信号的变化，根据电路的内部结构( 门类 型、互连和网表) ，以各故障模型为核心，推算出内部节点的状态和缺陷，用来 验证芯片内部门级电路的正确性。 2 2s o c n 试特性 由于s o c 具有不同于以往板级系统的特征，所以它的测试也具有与以往不 同的特性。 ? ( 1 ) 速度达到g i - i z ，功能涵盖了逻辑、c p u 、模拟模块以及上百种不同类型 的存储器； ( 2 ) 时钟域( 集合) 数量增加，s o c 内部的接口和扫描链测试时需要灵活、分 级和异步时钟； ( 3 ) 可复用的“黑盒子”核或硬智能属性( 口) 元件测试时可能需要调用不同的 测试方法学，这其中就包括b i s t 测试； ( 4 ) 核测试标准的问题，其中也包括内核测试语言c r i ( c o r et e s t l a n g u a g e ) t 5 1 。 对测试系统，s o c 也提出了并发测试( c o n c u r r e n tt e s t ) 能力和灵活性的要求。 所谓并发测试能力是通过类似分时技术在单处理器上，或通过使用多处理 器实现对多个核的并行测试。这是目前唯一个可以大幅度减少s o c n 试时间、 降低测试成本的方法( 5 1 。据s o c 芯片内各种类型电路模块测试时间的分类统计 数据指出，随机逻辑占时间比例为1 2 5 、微处理器占1 2 5 、数字信号处理 器占2 0 ，嵌入式存储器占3 0 、模拟电路占2 5 。在并发测试时，由于这些 模块的测试都是同时执行的，所以总的测试时间花费仅为非并发测试时的3 0 。 如图2 1 所示，图中虚线部分为没有并发测试时的成本瞌线，实线则为采 用并发测试时的测试成本曲线。 9 哈尔滨t 稃大学硕十学何论文 测 试 成 本 问 测 试 成 本 ( a ) 按s o c 中每个晶体管( b ) 按每个s o c 芯片计算 计算的测试成本曲线的测试成本益线 图2 1 测试成本与时间关系 s o c 测试系统的灵活性主要是指系统的可扩充性和可重构性。可扩充性实 际上是系统的一种兼容能力，即允许资源数量上的扩充，也允许通过己有资源 来执行不属于基本系统的任务。可重构性则是指系统的可重新配置能力，是在 系统体系结构保持不变的情况下，系统全部组件资源按s o c 测试需求进行重新 分配和控制的能力。适合并发测试的a t e 必须具有可扩充性，这样才能提供大 量完全独立的端口组，以选择和适配被测s o c 中一组确定的端口部分。a t e 的 灵活性实际上也意味着系统的可重构性，即允许系统具有重新排列、布局和组 合以适应测试端口的要求。这表示同一个a t e 可以通过扩充和重构，满足不同 s o c 测试需求，达到快速的市场应变和降低测试成本的要求。 2 3 系统芯片s o c $ 1 i p 核基本概念 2 3 1 系统芯片s o c 文献【6 中认为s o c 是一种复杂的集成电路，它将终端产品的主要功能单元 全集成在单个芯片或芯片组中。通常，s o c 包括一个可编程处理器、片上存储 器和由硬件实现的加速功能单元。另外s o c 作为一个系统需要直接与外部世界 打交道，因而它一般还包含模拟部件以及数模混合部件，在未来它还可能会将 光微电子机械系统部件集成在一起。文献7 1 将s o c 定义为一种将多个v l s i 设计集成在一起针对某一种应用提供完全功能的集成电路。 s o c 的特征是： 1 0 喻尔滨t 秤大学硕十学位论文 ( 1 ) 实现复杂系统功能的v l s i ； ( 2 ) 采用超深亚微米工艺技术； ( 3 ) 采用一个或数个嵌入式c p u 或d s p ； ( 4 ) 具有从外部对芯片进行编程的功能； ( 5 ) 主要采用第三方的i p 核进行设计。 一个典型的s o c 结构如图2 2 所示。 通常系统芯片s o c 总要嵌入一个或多个芯核，芯核是整个芯片的核心。在 s o c 中，嵌入式存储器是不可少的。除此之外一般还有片上时钟的锁相环电路 p l “p h a s e l o c k e dl o o p ) ，p c i ( p e f i p h e r a lc o m p o n e n ti n t e r c o n n e c t ) 接口电路，以 及其它一些具有特殊功能的i p ( i n t e l l e c t u a lp r o p e i r t y ) 核，还有可能包含一些与外 图2 2 系统芯片s o c 结构示意图 部相连接的a d 、d a 转换电路。另外，在s o c 设计中，一般不可能所有的功 能部分都可阱找到相应口核，还可能需要自己设计一些逻辑即用户定义逻辑 u d l ( u s e rd e f i n e dl o g i c ) 来实现二些特殊的功能。 集成电路制造技术的快速发展仅仅为s o c 实现提供了一种可能，集成电路 的设计能力，一直落后于集成电路的制造能力，为了缩小这种差距，有人提出 采用颇有前途的p 核复用技术。 2 3 2i p 核简介 所谓p 就是常说的知识产权。d a t a q u e s t 咨询公司将半导体产业中的p 定 义为用于a s i c 和a s s p ( a p p l i c a t i o ns p e c i f i cs t a n d a r dp r o d u c t ) 等器件中，并且是 预先设计好的电路功能模块。 从提交形式上看，p 核一般分为三种，即软核、硬核和固核。 软核一般是指以可综合的r t l 级描述提交的核。由于软核不依赖于最终的 哈尔滨丁程大学硕十学位论文 实现工艺，因此具有很大的灵活性。使用者可以非常方便地将其映射到自己所 使用的工艺上，可复用性最高。此外，软核的使用者完全拥有源代码，使用者 可以通过修改源代码，并对源代码进行优化生成自己的软核。但软核也有其不 足之处。软核所提供的是r t l 级描述，而用户要将它嵌入到自己的设计中就必 须自己对从r t l 到版图的转换全过程负责，这样设计的复杂性将大大增加。 硬核一般是指以电路版图形式提交的核。硬核总是与特定的实现工艺相 关，而且核的形状、大小以及核的端口的位置都是固定的。因此它的灵活性最 小，可复用性最低；但疋是硬核具有不可更改性，因此它的性能最稳定，可靠 性最高。 固核处于软核和硬核之间，它一般是以门级网表的形式提交。固核通常对 应于某一特定的实现工艺，因此与软核相比，它的性能更加可靠。固核一般由 使用者来完成布局布线，因此核的形状、大小以及核的端口的位置都是不固定 的，因此与硬核相比它有更大的灵活性。但是固核也有其自身的弱点，即它与 实现工艺的相关性以及网表的难读性。与实现工艺的相关性限制了固核的使用 范围，而网表的难读性使得一旦用户在布局布线过程中出现时序违反时，如何 排除它就显得非常困难。表2 1 罗列了三种球核的特性： 表2 1 可复用核的分类 类型灵活性设计流程表达库处理：亡艺可携带性 非常灵活系统设计 。软核行为r t l无无关无限制 不可预测 r t l k r l 、模参考时间 固核。比较灵活版图布线 生成 库映射 块、网表模型 不灵活 r o u t i n g 验p o l y g o n 特定库和 硬核固定过程映射 可预测证数据设计规律 s o c 一般采用基于p 核的设计，它是指将一个系统按功能划分成若干模块， 然后直接利用第三方设计好的i p 核，并将它们集成为一个具有特定功能芯片的 过程。基于坤设计的核心就是复用口核。设计复用技术使得系统设计者可以 更多地考虑系统结构，而不必深陷于模块实现，从而使系统设计的复杂性大大 降低。但是p 核复用不等同于集成电路设计中的单元库的使用，口核的复用 1 2 哈尔滨工稃大学硕十学位论文 不是一些口核的简单堆砌，它还包含着口核测试复用。 y e r v a n tz o r i a n 等人提出了s o c 核概念性的测试结构( 8 1 ，如图2 3 所示。 幽2 3 核的测试结构 要测试嵌入式核，需具备下列硬件元件： ( 1 ) 测试源和狈口试收集器：测试源是为嵌入核生成测试数据，而测试收集器 是把核的测试响应与理想的响应进行比较。 ( 2 ) n 试访问机制：测试访问机制起到传输测试数据的作用，它把测试数据 从测试源传输到被测的测试壳，把核的测试响应从测试壳传输到被测核的测试 收集器。 ( 3 ) 测试壳：测试壳是核与核的周边电路的接1 2 1 ，测试访问机制和i c 的其 它部分要访问核的内部，必须通过测试壳。 2 3 3 测试源和测试收集器 测试源为嵌入核生成测试数据，测试收集器用来比较核的测试响应与理想 的响应。测试源和测试收集器可以由片外的a t e 来完成，也可以由片内的b i s t 来完成，且允许测试源和测试收集器不是同一种形式。例如，测试源可由外部 的a t e 完成，而测试收集器可由片内的b i s t 完成。 s o c 包含多种电路类型，不同类型的电路缺陷特征不同，对它们的测试自 然有很大的不同，这就需要不同类型的测试源来生成激励和不同的测试收集器 来比较响应。用于逻辑、存储器和模拟电路的a t e 系统以及b i s t 结构也大不， 相同。本文研究的对象是s o c 中的数字芯核。 ， 2 3 4 测试访问机制 测试访问机制为传送片上测试数据提供一种手段，它将测试数据从测试源 1 3 哈尔滨t 程大学硕士学位论文 传送到核的输入端口并将测试响应从核输出端口传送到响应分析器。根据定义， 测试访问机制在片上实现。测试访问机制设计需要在传送能力( 带宽) 和测试数 据施加时间之间进行权衡。测试访问机制带宽由测试源和响应分析器带宽以及 测试访问机制实现面积来确定。较宽的测试访问机制提供较大的带宽，从而具 有较好的测试数据传送能力，但它将要占用较大的芯片面积。如果测试源和响 应分析器来自片外a t e ，则测试访问机制的带宽将实际上由可供复用的芯片功 能引脚数目来确定的。 2 3 5 测试壳 测试壳是围绕着核的一层薄壳，起到核与测试访问机制和其它电路的切换 作用。i e e ep 1 5 0 0 对测试壳和测试壳与测试访问机制之间的接口功能进行了定 义：测试壳的功能是通过提供测试、诊断和正常几种功能方式的切换，来实施 核测试、互连测试和隔离功能。因此，符合标准的测试壳必须具备下列操作方 式： ( 1 ) 正常方式：在此方式下，对于核与其它电路的相互作用，测试壳是透明 的。 ( 2 ) 外部测试方式：在此方式下，测试访问机制提供测试数据，以测试u d l 电路和核之间的互连。 ( 3 ) n 部测试方式：在此方式下，测试壳起到连接测试访问机制和核的作 用，以传输测试数据。 测试壳由下列元件组成： ( 1 ) 一个测试壳指令寄存器：它是移位膈4 新寄存器，控制着测试壳的操作。 多个壳单元：壳单元对核的端子提供可控性和可观性。 ( 2 ) 一位旁路寄存器：起到对串行测试访问机制的旁路作用。 ( 3 ) 各种单元和多路选择电路的连接线：用以选择测试壳的各种工作方式。 测试壳可由核供应商完成或提供，也可在s o c 设计阶段加入，典型的 i e e e p l 5 0 0 测试壳如图2 4 所示，此图中的串行输入和串行输出是必要的，因 为测试壳具有连接一位测试访问机制的操作方式，而这个测试访问机制是强制 的。此外测试壳也可能连接到并行的测试访问机制。 1 4 哈尔滨t 程大学硕+ 学位论文 图2 4 i e e e p l 5 0 0 测试壳 行输出 2 4s o c n 试数据压缩技术的基本要求和分类 对于确定的外部a t e 来说，其测试通道的容量、测试数据传输带宽都是确 定的，然而s o c 的测试数据量正急剧激增。用一个可接受的代价，来缓和增长 的s o c 测试数据量和有限的a t e 传输带宽之间的矛盾，正变得愈来愈困难， 测试数据压缩技术为解决此问题提供了一种颇具前途的方法。同时，s o c 测试 也对测试数据压缩技术提出了一些基本要求： 一 ( 1 ) 高压缩率：这是对任何压缩方法最基本的要求。 ( 2 ) 高压缩稳定性：由于集成电路的可测性设计中，测试数据通常不是一成 不变的，每次测试生成的结果都有可能不同，因此一种测试数据压缩方法必须 对于各类测试数据在压缩率方面有比较好的一致性。 ( 3 ) 低复杂度的解码单元：对测试数据进行压缩的主要目的是为了降低成 本，因此必然不允许其带来过于高昂的硬件代价。 ( 4 ) 解码单元的可扩展性：可测性设计的可扩展性是确定其适用范围的重要 因素之一，不同规模的电路对于压缩算法和解码单元要求肯定是不同的，只有 具有了良好的可扩展性才能降低设计成本。 ( 5 ) 算法对各类电路的普遍适用性：通常测试结构的设计与逻辑设计是相互 独立的，因此压缩算法的实用化很大程度上取决于该算法是否有比较广的适用 喻尔滨丁程大学硕十学位沦文 范围。 在s o c 测试数据压缩的研究方面，总体上可归为以下两个方面： ( 1 ) 内建自测试b i s t 技术 b i s t 的基本思想是利用芯片自带的t p g 在片上直接生成测试向量，对芯 核进行测试，从而彻底摆脱a t e 的需求，测试电路也就无需额外管脚，是一种 很具吸引力的低成本测试技术。常采用的t p g 有基于l f s r 结构的t p g 和基 于c a ( c e l l u l a ra u t o m a t a ) 的t p g 。下面来介绍近年来这方面具有代表性的工作。 经典的b i s t 方案采用l f s r 结构，生成的是伪随机测试向量，能够实现 最小化的测试硬件成本，和最少的影响系统性能。因此，它己被广泛地接受为 标准的b i s t 方法。可是，受随机阻尼故障的影响，故障覆盖率不高、测试序 列较长是