串口通信论文.doc

基于VHDL语言的Intel8251可编程串行扩展接口芯片设计摘要随着集成电路技术的发展，电子设计自动化（EDA）逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域。电子设计自动化是一种实现电子系统或电子产品自动化设计的技术，它与电子技术，微电子技术的发展密切相关，它吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，促进了工程发展。EDA的一个重要特征就是使用硬件描述语言（HDL）来完成的设计文件，VHDL语言是经IEEE确认的标准硬件语言，在电子设计领域受到了广泛的接受。本文介绍了串行通信的基本理论；综述了EDA技术的发展概况，介绍了MAX+PLUSll软件；熟悉Intel8251基本结构和工作原理；最后设计仿真了Intel8251的顶级功能模块和子功能模块.关键词:VHDL语言；MAX+PLUSll软件；串行收发器ABSTRACTWith the technical development of integrated circuit( IC), the electronics design automation(EDA) becomes the important design means gradually, and already extensively used in many fields such as simulation and digital electrocircuit system. The electronics design automation is a kind of technique that carries out the electronics system or the electronics products to automate the design. Closely related with the electronics technique and the technical development of micro-electronics, absorbed the latest result of the computer science researching, using the computer with the high capability, the electronics design automation promoted the engineering development. A significant characteristic of EDA is to complete the design files by the hardware description language ( HDL),VHDL is a standard hardware language which is validated by the IEEE and is acceptable extensively in the field of the electronic design. This paper introduces the basic theory of serial communication ,generalizes developing history of EDA, some simulative software such as software of MAX+PLUSll, acquaint with the basic structures and the work principles of 8251; At last, the design of the top-class function module and sub- function module of 8251 is passed in simulation.Keywords:Language of VHDL; MAX+PLUSll software; Serial Transceiver1 引言11 课题研究的背景在系统中嵌入式CPU 往往要通过各种串行数据总线与外界进行通信，在应用中，异步的串行数据通信用得较多，而通用异步收发器（UART Universal Asynchronous Receiver/Transmitter ）在其中扮演着重要角色，它可以完成数据的串并转换，即把并行数据按照通信波特率转化为通信协议中规定的串行数据流，也可从串行数据流中取出有用数据转变为并行数据。而UART 与CPU 接口简单，CPU只需通过执行读写操作即可完成收发数据，从而完成与外界的通信。有许多现成的芯片可以实现UART的功能：如常用的Intel8250/8251接口芯片就可以作为RS232、RS422串口的UART控制芯片。FPGA/CPDL是20世纪90年代发展起来的大规模可编程逻辑器件，随着EDA技术和微电子技术的进步，FPGA的时钟延迟可达到ns级，结合其并行工作方式，在超高速、实时测控方面有非常广阔的应用前景;并且FPGA具有高集成度、高可靠性，几乎可以将整个设计系统下载于同一芯片中，实现所谓片上系统，从而大大缩小其体积，因此以FPAG/CLPD为代表的可编程逻辑器件受到了世界范围内广大电子设计工程师的普遍欢迎，应用日益广泛。在国外，FGPA的技术发展与应用己达到相当高的程度;在国内，FPAG技术发展十分迅速，然而与国外相比还存在较大的差距。12 课题研究的主要内容与意义本文的研究课题利用串行通讯相当成熟的技术，重点讨论如何用VHDL 编程实现UART，完成基于VHDL语言的可编程串行通信接口8251的设计。论文结构安排如下:第一章：介绍了本文的研究背景、研究内容和意义；第二章：阐述数据通信原理，介绍串行通信；第三章：介绍EDA以及硬件描述语言VHDL、开发工具Maxplus II；第四章：介绍可编程串行通信接口Intel 8251及其VHDL实现，验证研究结果的正确性；第五章：关于本次设计的结论和展望。13 课题研究的意义用VHDL语言来实现8251的UART功能,可以将UART 功能集成到FPGA 中提高系统的集成度。同时VHDL 是一种标准的硬件描述语言,几乎所有的软件仿真编译工具都能支持，因此方便进行仿真修改和移植具有很高的工程实用价值。同时通过本研究可以加快电子设计者以及开发人员更好地学习和掌握FPAG技术，充分体会FGPA所带来的设计理念和应用前景。2 数据通信原理2.1数据通信概述随着人类社会的不断进步、经济的迅猛发展以及计算机的广泛应用，人们对信息的需求越来越大，数据通信得到长足发展。通信的目的是双方信息的互知，是信息的远距离传送。随着社会的进步。传统的电话、电报通信方式已远远不能满足大信息量的需要。以数据作为信息载体的通信手段已成为人们的迫切要求。但“数据”还没有统一严格的定义，一般可以这样认为:数据是预先约定的具有某种含义的数字、字母或符号的组合。计算机出现以后，为了实现远距离的资源共享，很快计算机就与通信技术相结合，产生了数据通信。所以说数据通信是为了实现计算机与计算机或终端与计算机之间信息交互而产生的一种通信技术，是计算机与通信相结合的产物。综上所述，可对数据通信作如下定义:依照通信协议，利用数据传输技术在两个功能单元之间传递数据信息。它可实现计算机与计算机、计算机与终端或终端与终端之间的数据信息传递。2.2数据传输方式数据传输方式指的是通过某种方式建立一个数据传输通道将数据信号在其中传输，它是数据通信的基础。数据的传输方式分为并行传输和串行传输，在串行传输中又分为异步传输和同步传输。按照电路的传输能力，可以分为单工、半双工、全双工传输。2.2.1 并行传输与串行传输并行传输指的是数据以成组的方式，在多条并行信道上同时进行传输。常用的是将构成一个字符的几位二进制码同时分别在几个并行的信道上传输。另外加一条控制信号即“选通”脉冲，它在数据信号发出之后传送，用以通知接收设备所有的位己经发送完毕，可以对各条信道上的信号进行采样了。收、发双方不存在字符同步的问题，不需要额外的措施来实现收发双方的字符同步，这是并行传输的主要优点。但是并行传输必须有多条并行信道，成本比较高，不适宜远距离传输，因此一般较少使用。串行传输指的是组成字符的若干位二进制码排列成数据流以串行的方式在一条信道上传输。通常传输顺序为由低位到高位，传完这个字符再传下一个字符。因此收、发双方必须保持字符同步，以使接收方能够从接收的数据比特流中正确区分出与发送方相同的一个一个的字符。这是串行传输必须解决的问题。串行传输只需要一条传输信道，易于实现，是目前主要采用的一种传输方式。2.2.2 异步传输与同步传输在串行传输中，如何解决字符的同步问题，目前主要存在两种方式:即异步传输和同步传输。异步传输方式的优点是实现字符同步比较简单，收发双方的时钟信号不需要严格同步。缺点是对每个字符都需加入起始位和终止位，因而传输效率低。同步传输是以固定的时钟节拍来发送数据信号的，因此在一个串行数据流中，各信号码元之间的相对位置是固定的(即同步)。接收方为了从接收到的数据流中正确地区分一个个信号码元，必须建立准确的时钟信号。与异步传输方式相比，由于它发送每一字符时不需要单独加起始位和终止位，故具有较高的传输效率，但实现起来比较复杂。有关异步传输和同步传输的数据格式将在2.3中介绍。2.2.3 单工、半双工、全双工传输数据传输是有方向性的，根据数据电路的传输能力，可以有三种不同的传输方式或通信方式。(1)单工传输:传输系统的两端数据只能沿单一方向发送和接收，这种方式传输系统的一端固定为发送端，另一端固定为接收端。反向信道的速率一般较低，为5-75bi/ts。实际应用中可以使用反向信道，也可以不用。气象数据的收集、计算机与监视器及硬盘与计算机的数据传输就是单工传输的例子。(2)半双工传输:系统两端可以在两个方向上进行数据传输，但两个方向的传输不能同时进行，当其中一端发送时，另一端只能接收，反之亦然。无论哪一方开始传输，都使用信道的整个带宽。对讲机和民用无线电都是半双工传输。(3)全双工传输:系统两端可以在两个方向上同时进行数据传输，即两端都可同时发送和接收数据。 综上所述，异步串行全双工的数据传输方式是较为容易实现的方式，应用较为广泛。2.3串行通信协议数据通信是在各种类型的用户终端和计算机之间以及同一型号的计算机之间进行的。它不同于电话通信方式，其通信控制也复杂得多，因此必须有一系列行之有效的、共同遵守的通信协议。所谓通信协议是指通信双方的一种约定，约定包括对数据格式、同步方式、传送速度、传送步骤、检纠错方式以及控制字符定义等问题做出统一规定，通信双方必须共同遵守。因此，也叫做通信控制规程，或称传输控制规程，它属于国际标准化组织ISO(International Standards Organization)的开放系统互连OSI(Open System Interconnection)七层参考模型中的数据链路层口。2.3.1串行通信接口标准串行通信接口按电气标准及协议来划分包括Rs-232、Rs-422、Rs485、LVDS等。RS-232、RS-422与RS-485标准只对接口的电气特性做出规定，不涉及接插件、电缆或协议。LVDS是近几年发展起来的新型接口标准，主要应用于高速数据传输领域。(l)RS-232串行接口1969年，美国电子工业协会(EIA)公布了RS-232作为串行通信接口的电气标准，该标准定义了数据终端设备(DTE)和数据通信设备(DCE)间按位串行传输的接口信息，合理安排了接口的电气信号和机械要求。目前RS-232是PC机与通信工业中应用最广泛的一种串行接口。RS-232被定义为一种在低速率串行通信中增加通信距离的标准，它采取不平衡传输方式，即所谓单端通信。典型的RS-232信号在正负电平之间摆动，在发送数据时，发送端驱动器输出正电平在+5到+l5V，负电平在-5到-15v电平。当无数据传输时，线上为TTL电平，从开始传送数据到结束，线上电平从TTL电平到RS-232电平再返回TTL电平。接收器典型的工作电平在+3到+l2v与-3到-12v。Rs-232是为点对点(即只用一对收、发设备)通信而设计的，其驱动器负载为3到7k。由于RS-232发送电平与接收电平的差仅为2V至3V左右，所以其共模抑制能力差，再加上双绞线上的分布电容，其传送距离最大为约30米，最高速率为20kb/s。所以RS-232适合本地设备之间的通信。(2)RS-422串行接口RS-422-B全名为“平衡电压数字接口电路的电气特性” (Electrical Characteristics of Balanced Voltage Digital Interface Circuits)，它是美国电子工业协会EIA(Electronic Industry Association)制定的一种串行物理接口标准。RS是英文“推荐标准”的缩写，422为标识号，B表示修改次数。RS-422由RS-232发展而来，它是一种单机发送、多机接收的单向、平衡传输规范。为改进RS-232通信距离短、速度低的缺点，RS-422定义了一种平衡通信接口，将传输速率提高到10Mbit/s，并允许在一条平衡总线上连接最多10个接收器。RS-422采用平衡驱动，差分接收电路，即在发送端，驱动器将TTL电平信号转换成差分信号输出；在接收端，接收器将差分信号变成CMOS/TTL电平。从根本上取消了信号地接法，大大减少了地电平所带来的共模干扰。平衡驱动器相当于两个单端驱动器，其输入信号相同，两个输出信号互为反相信号。外部输入的干扰信号是以共模方式出现的，两根传输线上的共模干扰信号相同，因接收器是差分输入，共模信号可以相互抵消，从而大大提高了抗共模干扰的能力，并能在较长距离内明显提高传输速率。RS-422的数据信号采用差分传输方式，也称作平衡传输。它使用一对双绞线，将其中一线定义为A，另一线定义为B。通常情况下，发送驱动器之间的差分电压正电平在+2V - +6V，是一个逻辑状态，负电平在-2V - 6V之间，是另一个逻辑状态。另有一个信号地C。在RS一485中还有一“使能”端，“使能”端是用于控制发送驱动器与传输线的切断与连接。当“使能”端起作用时，发送驱动器处于高阻状态，称作“第三态”，即它是有别于逻辑“1”与“0”的第三态。接口信号电平比RS-232-C降低了，就不易损坏接口电路的芯片，且该电平与TTL电平兼容，可方便与TTL电路连接。接收器作与发送端相对的规定，收、发端通过平衡双绞线将AA与BB对应相连，当在接收端AB之间有大于+200mV的电平时，输出正逻辑电平，小于-200mV时，输出负逻辑电平。定义A端B端与地之间电压的平均值为共模电压，RS-422接收器可以承受-7V，+7V的共模电压。接收器符号见图2.1。ABDOUT图2.1 平衡差分输入线接收器由于接收器采用高输入阻抗和发送驱动器比RS-232更强的驱动能力，故RS-422允许在相同传输线上连接多个接收节点，最多可接10个节点。即一个主设备(Master)，其余为从设备(Slave)，从设备之间不能通信，所以RS-422支持点对多的双向通信。RS-422四线接口由于采用单独的发送和接收通道，因此不必控制数据方向，各装置之间任何必须的信号交换均可以按软件方式(XON汉OFF握手)或硬件方式(一对单独的双绞线)实现。RS-422的最大传输距离为4000英尺(约1200米)，最大传输速率为10Mb/s。其平衡双绞线的长度与传输速率成反比在100kb/s速率以下刁一可能达到最大传输距离。(3)RS-485串行接口为扩展应用范围，EIA在RS-422的基础上制定了RS-485标准，增加了多点、双向通信能力，通常在要求通信距离为几十米至上千米时，广泛采用RS-485收发器。RS-485许多电气规定与RS-422相仿。如都采用平衡传输方式、都需要在传输线上接终端电阻等。RS-485可以采用二线与四线方式，二线制可实现真正的多点双向通信。而采用四线连接时，与RS-422一样只能实现点对多的通信，即只能有一个主(Master)设备，其余为从设备，但它比RS一422有改进，无论四线还是二线连接方式总线上可连接多达32个设备，SIPEX公司新推出的SP485R最多可支持400个节点。RS-485与RS-422的共模输出电压是不同的。RS-485共模输出电压在-7V至+l2V之间，RS-422在-7V至+7V之间，RS-485接收器最小输入阻抗为12k;RS-422是4k;RS-485满足所有RS-422的规范，所以RS-485的驱动器可以用在RS-422网络中应用。但RS-422的驱动器并不完全适用于RS-485网络。为方便起见将上述几种主流通信接口的电气特性比较列表如表2.1:表2.1 RS-232RS-422RS-485电气特性比较规定RS-232RS-422RS-485工作方式单端差分差分节点数1收1发10收1发32收1发最大传输速率20Kbs10Mbs10Mbs最大驱动电压+-25V-0.25V-+6V-7V-+12V接收器输入电压范围+-15V-10V-+10V-7V-+12V接收器输入门限+-3V+-200mV+-200mV接收器输入电阻3K-7K4K（最小）12K驱动器共模电压+-3V-1V-+3V接收器共模电压+-7V-7V-+12VRS-232串行接口属于个人计算机(PC)及电信应用领域中最为成功的串行数据标准;而RS-422和RS-485串行接口则是工业应用领域中最为成功的串行数据标准。由于可减少布线成本并实现较长的传输距离，RS-422和RS-485串行接口被广泛应用于汽车电子设备、销售点终端(POs)、工业控制、仪器仪表、局域网、蜂窝基站及电信领域，较高的输入电阻允许多个节点连至总线上。由于该类电路的优异性能，国外市场上目前己经出现了种类繁多的同类电路。几乎国际上几家大的集成电路开发公司都有相关产品，产品型号不胜枚举。但大多为双极工艺制造，采用CMOS工艺制作的产品还不多。(4)LVDS在被称为信息时代的今天，为适应信息化的高速发展，高速处理器、多媒体、虚拟现实以及网络技术对信号的带宽要求越来越大，多信道应用日益普及，所需传送的数据量越来越大，速度越来越快，l0Mbps的速率已然不能满足现代计算机之间高速互联的要求。因此采用新的技术解决I/O接口问题成为必然趋势，LVDS这种高速低功耗接口标准为解决这一瓶颈问题提供了可能。LVDS接口又称RS-644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。LVDS的全称为Low Voltage Differential Signal，即低电压差分信号，这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点。LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。目前，流行的LVDS技术规范有两个标准:一个是TI/EIA的ANSI/TIA/EIA-644标准，另一个是IEEEI596.3标准。这两个标准注重于对LVDS接口的电特性、互连与线路端接等方面的规范，对于生产工艺、传输介质和供电电压等则没有明确规定。LVDS可采用CMOS、GaAs或其他技术实现，其供电电压可以从+5V到+3.3V，甚至更低;其传输介质可以是铜质的PCB连线，也可以是平衡电缆。标准推荐的最高数据传输速率是655Mbps，而理论上，在一个无衰耗的传输线上，LVDS的最高传输速率可达1.923Gbps。LVDS技术之所以能够解决目前物理层接口的瓶颈，正是由于其在速度、噪声、EMI、功耗、成本等方面的优点:高速传输能力:LVDS技术的恒流源模式低摆幅输出意味着LVDS能高速驱动，例如:对于点到点的连接，传输速率可达800MbPs;对于多点互连FR4背板，十块卡作为负载插入总线，传输速率可达400Mbps。低噪声:LVDS产生的电磁干扰低。这是因为低电压摆幅、低边沿速率、奇模式差分信号以及恒流驱动器的Iss尖峰只产生很低的辐射。在传输线上流过大小相等、极性相反的电流，电流在该线对内返回，使面积很小的电流回路产生最低的电磁干扰。当差分传输线紧藕合时，串入的信号是作为共模电压出现在接收器输入的共模噪声中，差分接收器只响应正负输入之差。因此当噪声同时出现在2个输入中时，差分信号的幅度并不受影响。共模噪声抑制也同样适用于其它噪声源，比如电源波动、衬底噪声和接地回跳等。低功耗:LVDS器件是用CMOS工艺实现的，这就提供了低的静态功耗。同时LVDS使用恒定电流源驱动器，随着工作频率的增加，其电源电流仍然保持平坦，而CMOS和TTL技术的电源电流则随频率增加而呈指数上升。因此，恒定电流驱动模式大大减少了LVDS的功耗。从对负载功率的计算(3.5mA电流乘以100欧终端电阻上的350mV压降)可看到LVDS仅有1.2mW的功耗。作为对比，TTL在负载电阻上有1V压降，负载电流为40mA，因而负载功耗为40mW。节省成本:LVDS器件采用经济的CMOS工艺制造，用低成本的电缆线和连接器件就可以达到很高的速率。由于功耗较低，电源，风扇等其他散热开销就大大降低。LVDS产生极低的噪声，噪声控制和EMI等问题迎刃而解。与并行连接相比，可以减少大量的电缆，连接器和面积费用。集成能力强:由于可在标准CMOS工艺中实现高速LVDS，因此用LVDS模拟电路集成复杂的数字功能是非常有利的。LVDS内集成的串行化器和解串行化器使它能在一个芯片上集成许多通道。较窄的链路大大减少了引脚数量和链路的总费用。差分信号能承受高电平的切换噪声，因而能用大规模数字电路进行可靠的集成。恒定电流的输出模式使LVDS只产生很低的噪声，因此能实现完整的芯片接口系统。目前LVDS技术在传输距离上有其局限性，一般应用在20m以下。LVDS的显著优势使得其应用范围远远超过那些传统器件，标准LVDS产品可广泛应用于计算机、通讯、消费电子、显示等领域。LVDS拥有低噪声的特色，最适用于笔记掌上型计算机的液晶显示器。平板显示器链接需要将大量的显示数据从笔记本计算机传送到平板显示器。美国国家半导体公司(NSC)和日本几家笔记本电脑生产商合作定义了FPD-Link标准用于平板显示器的链接，并生产出使用LVDS方式传输的样片。此外，NSC公司还建立基于LVDS的低摆幅差分信号标准RSDS，该标准将LVDS的性能特点应用到平板显示器的列驱动电路与TCON的芯片的连接上。它在功耗、噪声等方面有进一步改善，为LVDS在显示技术领域的应用提供了新的机遇。高速串行通信也是LVDS最引人注目的应用之一。为实现并行数据并串及串并转换功能，德州仪器公司(TI)日前宣布推出一系列新型通用多芯片组器件，该系列器件充分发挥了TI在数据传输技术方面的设计经验和优势。就低电压差分信号(LVDS)链路数据传输而言，新系列产品是业界用途最为广泛的数据并串、串并转换器解决方案。采用该解决方案，设计人员不仅能将电线或电路板走线的数量减少一半以上，而且可将数据传输距离提高10倍。与其它串并转换器解决方案不同，MuxIt系列产品可高度适应各种总线宽度和速度，应用领域包括电信、打印/复印机、视频成像和消费类产业等。目前，LVDS技术日益受到中国电路设计工程师的重视，LVDS应用前景广阔，在国内的发展非常迅猛。例如银河巨型机的高速互连传输中就采用了LVDS技术。但是国内使用的基本上都是国外厂商提供的成品，几乎没有自主设计的LVDS核心电路和芯片。令人欣慰的是，国内现在己经有几家公司正在研发LVDS核心电路和芯片。2.3.2串行通信软件协议目前，采用的通信协议有两类:异步协议和同步协议。同步协议又有面向字符和面向比特两大类。2.3.2.1异步通信协议异步通信协议中常用的是起止式异步协议，SCI软核中采用的就是这种协议。起止式异步协议的特点是一个字符一个字符传输，并且传送一个字符总是以起始位开始，以停止位结束，字符之间没有固定的时间间隔要求。其格式如图2-2所示。每一个字符的前面都有一位起始位(低电平，逻辑值0)，后面是字符数据位，接着字符后面是一位校验位(也可以没有校验位)，最后是一位、或一位半、或二位停止位，停止位后面是不定长度的空闲位。停止位和空闲位都规定为高电平(逻辑值)，这样就保证起始位开始处一定有一个下降沿。1起.止起止0 |-一个字符-| |-一个字符-|图2-2起止式异步传输从图2-2中可以看出，这种格式是靠起始位和停止位来实现字符的界定或同步的，故称为起始式协议。传送时，数据的低位在前，高位在后。起始位实际上是作为联络信号附加进来的，当它变为低电平时，告诉收方传送开始。它的到来，表示下面是数据位，要准备接收。而停止位标志一个字符的结束，它的出现，表示一个字符传送完毕。这样就为通信双方提供了何时开始收发，何时结束的标志。传送开始前，发收双方把所采用的起止式格式(包括字符的数据位长度，停止位位数，有无校验位以及是奇校验还是偶校验等)和数据传输速率作统一规定。传送开始后，接收设备不断地检测传输线，看是否有起始位到来。当收到一系列的“1”(停止位或空闲位)之后，检测到一个下降沿，说明起始位出现，起始位经确认后，就开始接收所规定的数据位和奇偶校验位以及停止位。经过处理将停止位去掉，把数据位拼装成一个并行字节，并且经校验后，无奇偶错才算正确的接收一个字符。一个字符接收完毕，接收设备有继续测试传输线，监视“0”电平的到来和下一个字符的开始，直到全部数据传送完毕。由上述工作过程可看到，异步通信是按字符传输的，每传输一个字符，就用起始位来通知收方，以此来重新核对收发双方同步。若接收设备和发送设备两者的时钟频率略有偏差，这也不会因偏差的累积而导致错位，加之字符之间的空闲位也为这种偏差提供一种缓冲，所以异步串行通信的可靠性高。但由于要在每个字符的前后加上起始位和停止位这样一些附加位，使得传输效率变低了。因此，起止协议一般用在数据速率较慢的场合。在高速传送时，一般要采用同步协议。2.3.2.2 同步通信协议（1）面向字符的同步协议面向字符的同步协议的典型代表是IBM公司的二进制同步通信协议。它的特点是一次传送由若干个字符组成的数据块，而不是只传送一个字符，并规定了10个字符作为这个数据块的开头与结束标志以及整个传输过程的控制信息，它们也叫做通信控制字。由于被传送的数据块是由字符组成，故被称作面向字符的协议。如图2-3所示，数据块的前后都加了几个特定字符。SYN是同步字符(Synchronous Character)，每一帧开始处都有SYN，加一个SYN的称单同步，加两个SYN的称双同步。设置同步字符是起联络作用，传送数据时，接收端不断检测，一旦出现同步字符，就知道是一帧开始了。接着的SOH是序始字符(Start Of Header)，它表示标题的开始。标题中包括源地址、目的地址和路由指示等信息。STX是文始字符(Start Of Text)，它标志着传送的正文(数据块)开始。数据块就是被传送的正文内容，由多个字符组成。数据块后面是组终字符ETB(End Of Transmission Block)或文终字符ETX(End Of Text)，其中ETB用在正文很长、需要分成若干个分数据块、分别在不同帧中发送的场合，这时在每个分数据块后面用文终字符ETX。一帧的最后是校验码，它对从SOH开始到ETX或ETB字段进行校验，校验方式可以是奇偶校验或CRC校验。SYN字符SYN字符SOH.标题STX正文ETX或ETB校验码图2-3 面向字符的同步协议的数据格式（2）面向比特的同步协议面向比特的协议中最具有代表性的是BIM的同步数据链路控制规程SDLC(Synchronous Data Link Control)，国际标准化组织ISO(International Standard Organization)的高级数据链路控制规程HDLC(High Level Data Link Control)，美国国家标准协会(American National Standard Constitute)的先进数据通信规程ADCCP(Advanced Data Communication Control Procedure)。这些协议的特点是所传输的一帧数据可以是任意位，而且它是靠约定的位组合模式，而不是靠特定字符来标志帧的开始和结束，故称“面向比特”的协议。这中协议的一般帧格式如图2-4所示: |-一帧-|0111 1110ACIFC0111 1110 开始标志 地址场 控制场 数据场 16位CRC 结束标志图2-4 SDLC/HDLC帧格式由图2-4可见，SDLC/HDLC的一帧信息包括以下几个场(Filed)，所有场都是从有效位开始传送。(1)SDLC/HDLC标志字符:SDLC/HDLC协议规定，所有信息传输必须以一个标志字符开始，且以同一个字符结束。这个标志字符是01111110，称标志场(F)。从开始标志到结束标志之间构成一个完整的信息单位，称为一帧 (Frame)。所有的信息是以帧的形式传输的，而标志字符提供了每一帧的边界。接收端可以通过搜索“01111110”来探知帧的开头和结束，以此建立帧同步。(2)地址场和控制场:在标志场之后，可以有一个地址场A(Address)和一个控制场C(Control)。地址场用来规定与之通信的次站的地址。控制场可规定若干个命令。SDLC规定A场和C场的宽度为8位或16位。接收方必须检查每个地址字节的第一位，如果为“0”，则后面跟着另一个地址字节;若为“1”，则该字节就是最后一个地址字节。同理，如果控制场第一个字节的第一位为为“0”，则还有第二个控制场字节，否则就只有一个字节。(3)信息场:跟在控制场之后的是信息场(Information)。I场包含有要传送的数据，并不是每一帧都必须有信息场。即数据场可以为O，当它为O时，则这一帧主要是控制命令。(4)帧校验信息:紧跟在信息场之后的是两字节的帧校验，帧校验场称为Fe(Frame Check)场或称为帧校验序列FCS(Frame Cheek Sequence)。SDLC/HDLC均采用16位循环冗余校验码CRC(Cyclic Redundancy Code)。除了标志场和自动插入的“0”以外，所有的信息都参加CRC计算。3 EDA以及硬件描述语言VHDL、开发工具Maxplus II3.1 EDA发展回顾EDA技术随着计算机、集成电路、电子系统设计的发展，经历了计算机辅助设计CAD(Computer Assist Design)、计算机辅助工程设计CAE(Computer Assist Engineering Design)和电子系统设计自动化ESDA(Electronic System Design Automation)三个发展阶段。(1)70年代的计算机辅助设计CAD阶段:早期的电子系统硬件设计采用的是分立元件，随着集成电路的出现和应用，硬件设计进入到发展的初级阶段，初级阶段的硬件设计大量选用中小规模的标准集成电路，人们将这些器件焊接在电路板上，做成板级电子系统，对电子系统的调试是在组装好的PCB(Printed Circuit Board)板上进行的。与分立元件为基础的早期设计阶段不同，初级阶段设计的器件选择是各种逻辑门、触发器、寄存器和编码译码器等集成电路，设计师只要熟悉各种集成电路制造厂提供的标准电路产品说明书，并掌握PCB布线工具和一些辅助性的设计分析工具，就可以从事设计工作。由于设计师对图形符号使用量能力有限，传统的手工布线图方法又无法满足产品复杂性的要求，更不能满足工作效率的要求。这时，人们开始将产品设计过程中高重复性的繁杂劳动，如布线工作用二维图形编辑与分析的CAD工具替代，最具代表性的是美国ACCEL公司开发的Tango布线软件。EDA技术发展初期，PCB布线工具更受到计算机工作平台的制约(PC机问世才不久，从71年的微处理器4004到79年的16位微处理器68000)，能支持的设计工作有限且能力较差。(2)80年代的计算机辅助工程设计CAE阶段:初级阶段的硬件设计是用大量不同型号的标准芯片实现电子系统设计，随着微电子工艺的发展，相继出现了集成上万制晶体管的微处理器、集成几十万直到上百万存储单元的随机存储器和只读存储器，此外，支持定制单元电路设计的硅编辑、掩膜编程的门阵列，如标准单元的半定制设计方法以及可编程逻辑器件(PAL和GAL)等一系列微结构和微电子学的研究成果都为电子系统的设计提供了新天地。因此，可以用少数几种通用的标准芯片实现电子系统设计。伴随计算机和集成电路的发展，EDA技术进入计算机辅助工程设计阶段。80年代初，推出的EDA工具则以逻辑模拟、定时分析、故障仿真、自动布局和布线为核心，重点解决电路设计没有完成之前的功能检验等问题。利用这些工具，设计师能在产品制作之前预知产品的功能与性能、能生成产品制造文件，在设计阶段对产品性能的分析，前进了一大步。如果说70年代的自动布局布线的CAD工具代替了设计工作中绘图的重复劳动，那么，到了80年代出现的具有自动布局布线的CAE工具则代替了设计师的部分工作，对保证电子系统的设计、制造出最佳电子产品起到了关键作用。80年代出现的第一个个人工作站(Apollo)计算机平台，推动了EDA工具的迅速发展。工作站平台不但使计算机能力的增强，更主要的是人机图形界面标准的发展，三维图形造型、窗口技术、UNIX操作系统、网络上的数据交换、数据库与进程管理等一系列计算机科学最新成果的引入，使得以科学计算为主要目的的计算机辅助工程设计的工作站阶段。到了80年代中期工作站以每年性能提高一倍而价格下降一半的速度飞速发展，为EDA工具的不断改进提供了舞台。80年代后期，EDA工具己经可以进行设计描述、综合与优化和设计结果验证，CAE阶段的EDA工具不仅为成功开发电子产品创造了有利条件，而且位高级设计人员的创造性劳动提供了方便。但是，大部分从原理图出发EDA工具仍然不能满足复杂电子系统的设计要求，而且具体化的元件图形制约着优化设计。(3)90年代电子系统设计自动化ESDA阶段:为了满足千差万别的系统用户提出的设计要求，最好的办法是由用户自己设计芯片，让他们把想设计的电路直接设计在自己的专用芯片上。微电子技术的发展，特别是可编程逻辑器件的发展，微电子厂家可以为用户提供各种规模的可编程逻辑器件，使设计者可以通过设计芯片实现电子系统功能。EDA的工具发展，又为设计师提供了全线电子系统设计自动化ESDA工具。这个阶段发展起来的ESDA工具，目的是在设计前期将设计师从事的许多高层次的设计由工具来做，如可以将用户要求转换为设计技术规范;有效地处理可用的设计资源与理想的设计目标之间的矛盾;按具体的硬件、软件和算法分解设计等。由于微电子技术和ESDA工具的发展，设计师可以在不长的时间内使用ESDA工具，通过一些简单标准化的设计过程，利用微电子厂家提供的设计库完成数万门ASIC和集成系统的设计与验证。90年代，设计师逐步从使用硬件转向设计硬件，从电路级电子厂品开发转向系统级电子产品的开发(即片上系统集成一System on a chip)，因此ESDA工具是以系统级设计为核心，包括系统行为级描述与结构级综合，系统仿真与测试验证，系统划分与指标分配，系统决策与文件生成等一整套的电子系统设计自动化工具。ESDA工具不仅电子系统设计的能力，而且提供独立于工艺和厂家的系统级设计能力，具有高级抽象的设计构思手段。例如，提供方框图、状态图和流程图的编辑能力，具有适合层次描素和混合信号描述的硬件描述语言(如VHDL、AHDL或VerilogHDL)，同时含有各种工艺元件库。只有具备上述功能的EDA工具，才有可能使电子系统工程师在不熟悉各种半导体厂家和各种半导体工艺的情况下，完成电子系统的设计。3.2 EDA系统的构成EDA技术研究室的对象是电子设计的全过程，有系统级、电路级和物理级各个层次的设计。涉及的电子系统从低频、高频到微波，从线性到非线性，从模拟到数字，从通用集成电路到专用集成电路构造的电子系统，因此，EDA技术的研究范畴非常广泛。如果从专用集成电路ASIC开发与应用角度看，EDA系统应该包括以下子模块:设计输入子模块、设计数据库子模块、分析验证子模块、综合仿真子模块、布局布线子模块等。(1) 设计输入子模块该模块接受用户的设计描述，并进行语义正确性、语法规则的检查，检查通过后，将用户的设计描述数据转换为EDA软件系统的内部数据格式，存入设计数据库备其他子模块调用。设计输入子模块不仅能接受图形描述输入、硬件描述语言(HDL)描述输入，还能接受图文混合描述输入。该子模块一般包含针对不同描述方式的编辑器。如图形编辑器、文本编辑器等，同时包含对应的分析器。(2)设计数据库子模块该模块用于存放系统提供的库单元以及用户的设计描述和中间结果。(3)分析脸证子模块该模块包括各个层次的模拟验证、设计规则的检查、故障诊断等。(4)综合仿真子模块该模块包含各个层次的综合工具，理想的情况是:从高层到低层的综合仿真全部由EDA工具自动实现。(5)布局布线子模块该模块实现由逻辑设计到物理实现的映射，因此与物理实现的方式密切相关。3.3 EDA工具发展趋势(1)设计输入工具的发展趋势早期EDA工具设计输入普遍采用原理图输入方式，有元件符号和连线组成，这种以文字和图形作为设计载体的文件，可以将设计信息加载到后续的EDA工具，完成设计分析工作。原理图输入方式的优点是直观，能满足以设计分析为主的一般要求，但是原理图输入方式不适于用EDA综合工具。80年代末，电子设计开始采用新的综合工具，设计描述开始由原理图设计描述转向以各种硬件描述语言为主的编程方式，用硬件语言描述设计，更接近系统行为描述，且便于综合，更适于传递和更改设计信息，还可以建立独立于手工艺的设计文件，不便之处是不太直观，要求设计师学会编程。很多电子设计师都具有原理图设计的丰富经验，不具有编程经验，所以仍然希望继续在比较熟悉的符号与图形中设计，而不是利用编程来完成设计。为此，EDA公司在90年代相继推出一批图形画免编程的设计输入工具，他们允许设计师用他们最方便的设计方式，如框图、状态图、真值表和逻辑方程建立设计文件，然后由EDA工具自动生成所需要的硬件描述文件。例如，ALTA Group的设计工具，以框图编辑器作为设计输入工具，然后可以生成“C”和“VHDL”源代码。“C”代码可送数字信号处理器DSP相关的开发系统，“VHDL”代码则送EDA综合工具。(2) 具有混合信号处理能力的EDA工具目前，数字电路设计的EDA工具远比模拟电路的EDA工具多，模拟集成电路EDA工具开发的难度较大。但是，物理量本身多以模拟形式存在，所以实现高性能的复杂电子系统的设计离不开模拟信号。因此，90年代以来EDA工具厂商比较重视数/模混合信号设计工作的开发。对数字信号的语言描述IEEE己经制定了VHDL标准，对模拟信号的语言描述正在制定AHDL标准，此外还提出了对微波信号的MHDL描述语言。具有混合设计能力的EDA工具处理含有数字信号处理、专用集成电路宏单元、数模变换和模数变换模块、各种压控振荡器在内的混合系统设计。美国Cadence、Synopsys等公司开发的EDA工具已经具有混合设计能力。(3)发展更为有效的仿真工具通常，可以将电子系统设计的仿真过程分成两个阶段:即设计前期的系统级仿真和设计工程中的电路级仿真。系统级仿真主要验证系统的功能;电路级仿真主要验证系统的性能，决定怎样实现设计所需的精度。在整个电子设计过程中仿真是花费时间最多的工作，也是占用EDA工具资源最多的一个环节。通设计活动的大部分时间在作仿真，验证设计的有效性、测试设计的精度、处理和保证设计要求等，仿真过程中仿真收敛的快慢也是关键因素之一，提高仿真的有效性一方面是建立合理的仿真算法，另一方面是系统级仿真中系统级模型的建模，电路级仿真中的电路级模型的建模。预计在下一代EDA工具中，仿真工具将有一个较大的发展。(4)开发更为理想的设计综合工具今天，电子系统和电路的集成规模越来越大，几乎不可能直接面向版图作设计，若要找出版图中的错误，更是难上加难。将设计者的精力从繁琐的版图设计和分析中转移到设计前期的算法开发和功能验证上，这是设计综合工具要达到的目的。高层次设计综合工具可以将低层次的硬件设计一直转换到物理级的设计，实现不同层次和不同形式的设计描述转换，通过各种综合算法实现设计目标所规定的优化设计。当然，设计者的经验在设计综合中仍将起到重要的作用。3.4 MAX+PLUSll软件平台和VHDL硬件描述语言3.4.1 MAX+PLUSll软件平合MAX+PLsll是Altera公司在Windows环境下开发的可编程逻辑设计软件平台，它是Multiple Array Matrix and Programmable Logic Use System的缩写。MAX+PLUsll设计平台将数字电路集成在一个环境内。它支持Altera公司的各种可编程器件，允许多种输入方式输入逻辑设计文件。经过系统编辑器的编译、综合等操作，可对设计进行攻能模拟，对数字电路的设计实现模拟分析、延时时间分析、编译，最后将编译好的电路分配到一个或多个器件中。MAX+PLUSll要求的硬件平台为486以上机型，16M内存，50M硬盘空间，Windows环境。它除与其它公司编制的EDA软件有相同的特点外还有许多本身独具的优越性，如: MAX+PLUSll支持多种硬件描述语言的输入方式，包括VerilogHDL和Altera公司的硬件描述语言HDL。它的界面开放性强，可与其它工业标准设计输入、综合与校验工具链接。目前，MAX+PLUSll支持Synopsys，Viewlogic，Mentor Graphics等公司提供的数据接口。使用该软件逻辑进行设计的过程主要有四个阶段