维修电工高级电子部分PPT 触发器和时序逻辑电路.ppt

第五单元触发器和时序逻辑电路 本单元重点知识点 重点掌握触发器的逻辑符号 真值表 状态转换图 特征方程和逻辑波形图 第五单元触发器和时序逻辑电路 第五单元触发器和时序逻辑电路 第一节触发器触发器是一种能记忆一位二进制数的存储单元 由它可以构造计数器 寄存器 移位寄存器等时序逻辑电路 在一定的外界信号作用时 触发器可以从一个稳态翻转到另一个稳态 当外界信号消失后 能保持更新后的状态 两个稳定的工作状态 一个是 0 态 即输出q 0 另一个是 1 态 即输出q 1 当无外界信号作用时 触发器状态维持不变 第五单元触发器和时序逻辑电路 触发器分类按功能分类分为 rs jk t d触发器学习时重点掌握触发器的逻辑符号 真值表 状态转换图 特征方程和逻辑波形图 第五单元触发器和时序逻辑电路 一 基本rs触发器基本rs触发器是构成各种触发器的基本单元 逻辑符号 逻辑图逻辑符号 有两个输出端 q q q的状态为触发器的状态 所以触发器有0态和1态 两个输入端 r s r为置1端或置位端 r为置0端或复位端 第五单元触发器和时序逻辑电路 1 基本rs触发器真值表qn为现态 qn 1为次态 第五单元触发器和时序逻辑电路 2 状态转换图及特征方程 约束方程 条件 特征方程 第五单元触发器和时序逻辑电路 二 同步rs触发器 第五单元触发器和时序逻辑电路 1 同步rs触发器真值表 第五单元触发器和时序逻辑电路 1 同步rs触发器真值表 约束方程 条件 特征方程 第五单元触发器和时序逻辑电路 2 d触发器 由于rs触发器存在约束条件的缺点 可以通过硬件的办法保证rs输入始终相反 与教材略有不同 利用d触发器 在cp 1作用下将d端的数据送入触发器 因此d触发器又称d锁存器 第五单元触发器和时序逻辑电路 2 d触发器 集成d触发器符号 qn 1 d cp 1时 d触发器的特征方程 d触发器的真值表 第五单元触发器和时序逻辑电路 d触发器的状态图与波形图 第五单元触发器和时序逻辑电路 3 t触发器与t 触发器 第五单元触发器和时序逻辑电路 3 t触发器 电路组成如图5 10所示 t与cp等效 是由rs触发器加反馈线得来的称为t触发器 类似的有由d触发器加反馈线得来的称为t 触发器 功能描述 当t等于1 来一个cp翻转一次 第五单元触发器和时序逻辑电路 3 t触发器 电路组成如图5 10所示 t与cp等效 是由rs触发器加反馈线得来的称为t触发器 类似的有由d触发器加反馈线得来的称为t 触发器 功能描述 当t等于1 来一个cp翻转一次 第五单元触发器和时序逻辑电路 3 t触发器 集成d触发器符号 t触发器的真值表 脉冲下降沿起作用 第五单元触发器和时序逻辑电路 t触发器的波形图 注意 下降沿触发 如果不是边沿触发 将无法讨论 第五单元触发器和时序逻辑电路 1 jk触发器 第五单元触发器和时序逻辑电路 jk触发器构成 jk触发器也是一种双输入端触发器 将图5 10t触发器的t端断开 分别作为j k输入端即可构成jk触发器 第五单元触发器和时序逻辑电路 1 jk触发器 jk触发器的真值表 第五单元触发器和时序逻辑电路 jk触发器的功能描述00保持 11翻转 一高一低随j 第五单元触发器和时序逻辑电路 jk触发器的波形图 第五单元触发器和时序逻辑电路 六 基本触发器的空翻和振荡以上介绍的四种触发器都是电位触发方式 即只要在cp脉冲存续期间 触发器就能接收信号 这就带来了基本触发器的缺陷 空翻和震荡 第五单元触发器和时序逻辑电路 空翻电位式触发器在cp电平有效期间 能接收控制输入信号 在高电平时 如果输入信号发生多次变化 rs d 触发器也会发生相应的多次翻转 这种在一个脉冲期间触发器的状态发生多于一次变化的现象 称为触发器的空翻 空翻意味着失控 即触发器的输出不能严格按时钟节拍工作 没有实用性 第五单元触发器和时序逻辑电路 振荡 对于t触发器或jk触发器j k 1时 应该来一个脉冲翻转一次 如果脉冲宽度过宽 会导致多次翻转 形成振荡 基本触发器并无实用价值 第五单元触发器和时序逻辑电路 七 集成触发器为了实用 必须解决 空翻 与 振荡 问题 常采用的电路为 维持阻塞触发器 边沿触发器 主从触发器等三种触发器 第五单元触发器和时序逻辑电路 1 维持阻塞触发器维持阻塞触发器是利用电路内部的维持阻塞线产生的维持阻塞作用来克服空翻的 第五单元触发器和时序逻辑电路 2 边沿触发器边沿触发器是利用电路内部门电路的速度差来克服 空翻 的 一般边沿触发器多采用cp脉冲的下降沿触发 也有少数采用上升沿触发方式 第五单元触发器和时序逻辑电路 3 主从触发器主从触发器具有主从结构 以此克服空翻 主从触发器是双拍式工作方式 即将一个时钟脉冲分为两个阶段 1 cp高电平期间 主触发器接收输入控制信号 而从触发器被封锁 保持原状态不变 2 在cp由1 0时 即下降沿 主触发器被封锁 保持cp高电平所接收的状态不变 而从触发器解除封锁 接受主触发器的状态输出 第五单元触发器和时序逻辑电路 第二节寄存器用于将一组二值代码暂时存储起来的逻辑电路称为寄存器 一个触发器只能寄存1位二进制数 第五单元触发器和时序逻辑电路 寄存器存放数码的方式和从寄存器取出数码的方式都有并行方式和串行方式两种 输入 输出都为并行方式的寄存器一般称为数码寄存器 其他三种输入 输出形式的寄存器 即串行输入并行输出 并行输入串行输出和串行输入串行输出的寄存器 统称为移位寄存器 第五单元触发器和时序逻辑电路 一 数码寄存器数码寄存器只有存 取数码和清除原有数码的功能 一 数码寄存器 cp控制端 上升沿作用 一 数码寄存器 二 移位寄存器 移位寄存器不仅能存放数码而且有移位的功能 移位寄存器不仅能存放数码 而且还具有运算功能 比如 数码左移一位 相当于乘以2 二 移位寄存器 第五单元触发器和时序逻辑电路 第五单元触发器和时序逻辑电路 第三节计数器 计数器可主要用于数字运算 控制 测量及分频和产生节拍脉冲等 计数器种类繁多 就数制而言 有二进制 十进制和任意进制计数器 就计数功能 计数方向 而言 有加法 减法和可逆计数器 而就进位方式而言 又有串行 异步 并行 同步 和串并行计数器 一 同步计数器 输入计数脉冲同时作用到各位触发器的cp端 各位触发器同时翻转并产生进位信号 由于不存在各级延迟时间的积累问题 故其工作速度快 1 同步二进制计数器 第五单元触发器和时序逻辑电路 在构成同步 或者异步 二进制计数器时 不管采用什么逻辑功能的触发器 都应先接成t 或t触发器 d触发器将倒送回本级d输入端 jk触发器接成j k 作为t 第五单元触发器和时序逻辑电路 第五单元触发器和时序逻辑电路 第五单元触发器和时序逻辑电路 第五