公交车车载语音报站LED大屏显示系统设计毕业论文.doc

公交车车载语音报站LED大屏显示系统设计毕业论文引言近年来，随着科学技术的发展，微型计算机技术日益发展，已经在许多领域得到了广泛的应用。在声学领域，微机技术与各种语音芯片相结合，即可完成语音的合成技术，使得公交车报站器的实现成为可能，使得人们能够得到更加人性化的服务。现在的公交车上大部分都采用投币的购票方式，同时，不再设乘务员。本系统主要是解决如何方便、准确地指示乘客到站的问题，另外，该系统还可以为乘客提供各种各样的提示或警示服务，同时显示公共信息供乘客参考，使得乘客能愉快、安全地上下车。本设计中使用AT89C52单片机来控制ISD4004语音芯片，使其工作在CPU控制模式下，在该模式下，语音芯片能够建立2400段语音库信息，每段400ms，并且可以对此2400段语音信息进行自由组合，形成变化多样的语音提示信息，再配合多达10字的汉字LED显示屏提示，就使得该报站系统更加方便、实用。本系统采用模拟语音数据直接存储ISD4004语音芯片在公交车报站器上的设计应用，使语音报站器的语音自然、音质好。本系统使用AT89C52作为CPU，由CPU来控制ISD4004语音芯片，使其工作在CPU控制模式下。当系统进行语音再生时，由CPU控制语音电路中的语音芯片来读取其外部扩展的存储器内部的语音信息，并合成语音信号，再通过语音输出电路和扬声器，进行语音报站和提示。CPU同时通过程序读取汉字信息，送入LED点阵显示电路来进行汉字提示。当汽车到达某站时，公交车司机可以通过键盘来控制本系统进行工作，并且，系统使用了状态显示电路，向司机指示出当前的站号，司机可通过键盘来调整当前状态。第一章 方案论证方案一：方案一系统框图如图1所示。系统电路AT89C52状态显示电路键盘控制电路ISD4004语音电路16*160 LED大屏幕显示电路外部扩展电路图1此方案充分利用了单片机资源，外围扩展电路较少，ISD4004语音芯片与单片机AT89C52连接简便，外围电路简单 。ISD4004语音芯片记录声音没有段长度限制，声音不再需要A/D转换和压缩，记录时间最长可达16分钟，无需电源可保存数据长达100年，重复记录10000次以上。该芯片采用CMOS技术,内含振荡器、防混淆滤波器、平滑滤波器、音频放大器、自动静噪及高密度多电平闪烁存贮陈列。单片机AT89C52兼容MCS51指令系统，具有可反复擦写的闪存，功能强大，使用方便。芯片采用CMOS技术,内含振荡器、防混淆滤波器、平滑滤波器、音频放大器、自动静噪及高密度多电平闪烁存贮陈列。方案二：方案二系统框图如图2所示。系统电路80C31状态显示电路键盘控制电路磁带录放语音电路16*160 LED大屏幕显示电路外部扩展电路图2此方案的语音电路采用了磁带录放的形式，磁带成本低，语音录制简单方便，单片机采用80C31，AT89C52与80C31相比，优越性在于，其片内闪速存储器的编程与擦除完全用电实现；数据不易挥发可保存10年；编程/擦除速度快，全8KB编程只需几秒，擦除时间约用10ms；AT89C52可实现在线编程；也可下载。比较分析：比较方案一与方案二，ISD4004语音电路比之磁带录放语音电路，ISD4004芯片具有的多次重复录放、自带存储器、使用简单等优点。芯片采用多电平直接模拟量存储技术, 每个采样值直接存贮在片内闪烁存贮器中,因此能够非常真实、自然地再现语音、音乐、音调和效果声,避免了一般固体录音电路因量化和压缩造成的量化噪声和金属声。而磁带不易保存，容易损坏，音质容易变调，加上放音后还要倒带，不是数字信号，不容易跟LED显示屏幕同步。AT89C52是一种低功耗、低电压、高性能、内含8KB闪速存储器（Flash Memory）的8位CMOS单片机，与工业标准MCS-51指令系统和引脚完全兼容，片内闪速存储器的程序代码或数据可在线写入，亦可通过常规的编程器编程，反复擦写的Flash存储器有效地降低开发成本。相对于单片机80C31而言，AT89C52有更强大的功能。综上所述，方案一比之方案二要好，本设计采用方案一，将在以下章节中对其做详细的阐述。第二章 系统的硬件设计2.1系统控制单元2.1.1单片机AT89C52：l AT89C52单片机简介：AT89C52是由美国Atmel公司生产的至今为止世界上最新型的高性能八位单片机。AT89C52是一种低功耗、低电压、高性能、内含8KB闪速存储器（Flash Memory）的8位CMOS单片机。这种器件以ATMEL高密度不挥发存储技术制造，与工业标准MCS-51指令系统和引脚完全兼容。片内闪速存储器的程序代码或数据可在线写入，亦可通过常规的编程器编程。AT89C52有40个引脚，32个外部双向输入/输出（I/O）端口，同时内含2个外部中断口，3个16位可编程定时计数器，2个全双工串行通信口，2个读写口线，AT89C52可以按照常规方法进行编程，也可以在线编程。其将通用的微处理器和Flash存储器结合在一起，特别是反复擦写的Flash存储器可有效地降低开发成本。AT89C52与80C31相比，优越性就在于，其片内闪速存储器的编程与擦除完全用电实现；数据不易挥发可保存10年；编程/擦除速度快，全8KB编程只需几秒，擦除时间约用10ms；AT89C52可实现在线编程，也可下载。l AT89C52的特点：兼容MCS-51指令系统；8k可反复擦写（1000次）Flash ROM；256*8bit内部RAM；32个双向I/O口；3个16位可编程定时/计数器中断；时钟频率024MHz；3级加密位；2个串行中断；2个外部中断源；2个读写中断口线；6个中断源；可编程UART串行通道； 低功耗空闲和丢电模式；软件设置睡眠和唤醒功能。l AT89C52的引脚功能：其引脚图如图2.1.1.1所示。它有3种封装方式，PDIP、PQFP/TQFP和PLCC/LCC。图2.1.1.1 AT89C52引脚图AT89C52单片机为40引脚芯片。各引脚功能说明如下：1. 主电源引脚：Vcc（40脚）：接+5V电源正端。GND (20脚)：接+5V电源地端。2. 输入/输出引脚：（1）P0口（3932脚）：P0.0P0.7统称为P0口。在不接片外存储器与不扩展I/O口时，可作为准双向输入/输出口。在接有片外存储器或扩展I/O口时，P0口分时复用为低8位地址总线和双向数据总线。（2）P1口（18脚）：P1.0P1.7统称为P1口，可作为准双向I/O口使用。出此之外还有第二功能：P1.0可用作定时器/计数器2的计数脉冲输入端T2，P1.1可用作定时器/计数器2的外部控制端T2EX。（3）P2口（2128脚）：P2.0P2.7统称为P2口，一般可作为准双向I/O口使用；在接有片外存储器或扩展I/O口且寻址范围超过256个字节时，P2口用作高8位地址总线。（4）P3口（1017脚）：P3.0P3.7统称为P3口。除作为准双向I/O口使用外，还可以将每一位用于第二功能，而且P3口的每一条引脚均可独立定义为第一功能的输入输出或第二功能。P3口的第二功能如表2.1.1.2所示。端口引脚第二功能P3.0RXD（串行口输入端）P3.1TXD（串行口输出端）P3.2（外部中断0请求输入端，低电平有效）P3.3（外部中断1请求输入端，低电平有效）P3.4T0（定时器/数器0计数脉冲输入端）P3.5T1（定时器/数器1计数脉冲输入端）P3.6（外部数据存储器写选通信号输出端，低电平有效）P3.7（外部数据存储器读选通信号输出端，低电平有效）表2.1.1.2 P3口的第二功能3. 控制线：（1）ALE/PROG（30脚）：地址锁存有效信号输出端。ALE在每个机器周期内输出两个脉冲。在访问片外程序存储器期间，下降沿用于控制锁存P0输出的低8位地址；在不访问片外程序存储器期间，可作为对外输出的时钟脉冲或用于定时目的。（2）/PSEN（29脚）：片外程序存储器读选通信号输出端，低电平有效。当从片外程序存储器读取指令或常数期间，每个机器周期该信号两次有效，以通过数据总线P0口读回指令或常数。（3）RST（9脚）：RST即为RESET，该引脚为单片机的上电复位端。当单片机振荡器工作时，该引脚上出现持续两个机器周期的高电平，就可实现复位操作，使单片机回到初始状态。上电时，考虑到单片机有一定的起振时间，该引脚上高电平必须持续10ms以上才能保证有效复位。（4）/EA/Vpp（31脚）：片外程序存储器选用端。该引脚有效（低电平）时，只选用片外程序存储器，否则单片机上电或复位后选用片内程序存储器。4. 外接晶体引脚：XTAL1（19脚）：接外部石英晶体的一端。在单片机内部，它是一个反向放大器的输入端，这个放大器构成了片内振荡器。XTAL2（18脚）：接外部石英晶体的另一端。在单片机内部，它是片内振荡器的反向放大器的输出端。l AT89C52控制部件及振荡器控制部件是单片机的神经中枢，它包括定时和控制电路、指令寄存器、译码器以及信号传送控制等部件。它先以主振频率为基准发出CPU的时序，对指令进行译码，然后发出各种控制信号，完成一系列定时控制的微操作，用来协调单片机内部各功能部件之间的数据传送、数据运算等操作，并对外发出地址锁存ALE、外部程序存储器选通/PSEN，以及通过P3.6和P3.7发出数据存储器读/RD、写/WR等控制信号，并且接收处理外接的复位和外部程序存储器访问控制/EA信号。单片机的定时控制功能是用片内的时钟电路和定时电路来完成的，而片内的时钟产生有两种方式：内部时钟方式和外部时钟方式。采用内部时钟方式时，如图2.1.1.3所示。图2.1.1.3 外接晶体的接法片内高增益反相放大器通过XTAL1、XTAL2外接作为反馈元件的晶体（呈感性）与电容组成的并联谐振回路构成一个自激振荡器向内部时钟电路提供振荡时钟。振荡器的频率主要取决与晶体的振荡频率，一般晶体可在1.212MHz之间任选。电容C1、C2的值则有微调作用，通常取20pF左右。l AT89C52的程序存储器：计算机的工作是按照事先编制好的程序命令序列一条条顺序执行的，程序存储器就是用来存放这些以编好的程序和表格常数，它由只读存储器ROM或EPROM组成。计算机为了有序地工作，设置了一个专用寄存器程序计数器PC，用以存放将要执行的指令地址。每取出指令的一个字节后，其内容自动加1，指向下一字节地址，使计算机依次从程序存储器取出指令予以执行，完成某种程序操作。AT89C52可寻址的地址空间为8KB。下图2.1.1.4为AT89C52程序存储器编址图。单片机执行指令，是从片内程序存储器取指令，还是从片外程序存储器取指令，首先由单片机/EA引脚电平的高低来决定。/EA=1为高电平时，先执行片内程序存储器的程序，当PC的内容超过片内程序存储器地址的最大值（1FFFH）时，将自动转去执行片外程序存储器中的程序；/EA为低电平时，CPU从片外程序存储器中取指令执行程序。本设计AT89C52单片机/EA=1接高电平。图2.1.1.4 程序存储器编址图程序存储器的7个特殊入口地址见表2.1.1.5所示。操 作入口地址复位0000H外部中断0003H定时器/计数器0溢出000BH外部中断10013H定时器/计数器1溢出001BH串行口中断0023HT2EX端负跳变002BH表2.1.1.5 AT89C52单片机特殊入口地址l AT89C52数据存储器：单片机片内、片外数据存储器是两个独立的地址空间，应分别单独编址。片内数据存储器除RAM块外，还有特殊功能寄存器SFR块。对于AT89C52单片机，前者有256个字节，其编址为00HFFH；后者有128个字节，其编址为80HFFH。后者与前者高128个字节的地址是重叠的，由于访问它们所用的指令不同，并不会引起混乱。其数据存储器编址图见图2.1.1.6所示。图2.1.1.6 数据存储器编址图片外数据存储器按16位编址时，其地址空间与程序存储器重叠，但不会引起混乱，访问程序存储器是用/PSEN信号选通，而访问片外存储器时，由/RD信号和/WR信号选通。2.1.2 8255A可编程并行I/O扩展：l 8255A的扩展连接图：8255A与单片机AT89C52的接口逻辑简单，其接口电路见图2.1.2.1所示。因8255A芯片内部无地址锁存能力，所以图中8255A的片选信号CS及口地址选择线A1、A0分别由AT89C52的P0.7和P0.1、P0.0经地址锁存器后提供。如果把没有参与选址的地址线状态都看作“1”状态，则8255A的A、B、C口及控制口地址分别为FF7CH、FF7DH、FF7EH、FF7FH。8255A的复位端与AT89C52的复位端相连，都接到AT89C52的复位电路上。图2.1.2.1 8255A的扩展连接图l 8255A芯片的简介：1.芯片引脚：AT89C52单片机工共有4个并行I/O口，但是这些I/O口并不能完全提供给用户使用。因此需要进行I/O口的扩展。而8255是单片机应用系统中广泛被采用的可编程的外部I/O口扩展芯片，它有3个8位并行I/O，每个口有三种工作方式。其引脚图如图2.1.2.2所示。图2.1.2.2 8255A芯片的引脚图各引脚功能说明如下：Vcc（26脚）：接+5V电源正端；GND (7脚)：接电源的0V端；RESET（35脚）：复位信号输入端。使内部各寄存器清除，置A、B、C口为输入端；/WR（36脚）：写信号输入端。使CPU输出数据或控制字到8255A；/RD（5脚）：读信号输入端。使8255A送数据或状态信息到CPU；/CS（6脚）：片选端；A1、A0（8、9脚）：地址总线的最低2位。用于决定端口地址：如A1A0为00，是A口；A1A0为01，是B口；A1A0为10，是C口；A1A0为11，是控制字寄存器；D7-D0（27-34脚）：双向数据总线；PA7-PA0（37-40脚1-4脚）：A口的8位I/O引脚；PB7-PB0（25-18脚）：B口的8位I/O引脚；PC7-PC0（10-13脚17-14脚）：C口的8位I/O引脚。2. 8255A芯片内部结构：8255A芯片内部结构可分为四个部分： （1）数据总线缓冲器：是一个8位的双向三态驱动器，用于与单片机的数据总线相连； （2）读/写控制逻辑：根据单片机的地址信息（A1、A0）与控制信息（/RD、/WR、RESET），控制片内数据、CPU控制字、外设状态信息的传递； （3）控制电路：根据CPU送来的控制字使所管I/O口按一定方式工作； （4）三个并行I/O端口：A口可编程为位输入，或8位输出，或双向传送；B口可编程为位输入，或8位输出，但不能双向传送；C口分为两个4位口，用于输入或输出，也可用作A口、B口的状态控制信号。3. 8255A的三种工作方式：方式0（基本输入/输出方式）：这种工作方式不需要任何选通信号。A口、B口、C口的两个4位口中任何一个端口都可以由程序设定为输入或输出。作为输出口时，输出数据被锁存；作为输入口时，输入数据不锁存；方式1（选通输入/输出方式）：在这种工作方式下，A、B、C三个口分为两组。A组包括A口和C口的高4位，A口可由编程设定为输入口/输出口，C口的高4位则用来作为A口输入/输出操作的控制和同步信号；B组包括B口和C口的低4位B口可由编程设定为输入口/输出口，C口的低4位则用来作为A口输入/输出操作的控制和同步信号。A口和B口的输入数据或输出数据被锁存；方式2（双向传送方式）：在这种工作方式下，A口可用于双向传送，C口的PC3-PC7用来作为输入/输出的控制同步信号。2.1.3 AT89C52的复位电路：与MCS-51单片机一样，AT89C52单片机系统也有上电复位和按扭复位两种方法。所谓上电复位，是指计算机加电瞬间，要在RESET引脚上出现大于10ms的正脉冲，使单片机进入复位状态。按扭复位是指用户按下“复位”按扭，使单片机进入复位状态。复位是靠外部电路来实现的。图2.1.2.3是上电复位以及按扭复位的一种实现电路。图2.1.2.3 复位电路上电时，+5V电源立即对单片机芯片供电，同时经电阻R对电容C充电。C上电压建立的过程就产生一定宽度的脉冲，经反相后，RESET上出现正脉冲使单片机实现上电复位。按扭按下时，RESET上同样出现高电平，实现了按扭复位。2.2 LED大屏显示单元2.2.1 大屏幕LED显示模块原理图：本单元采用10个16*16型LED汉字点阵组成一个16*160的大型汉字显示屏，整个显示屏共16路行线和160路列线，采用单片机扩展口8255A的PA0-PA2和PB2-PB7以及PC4-PC7共13个控制口来控制LED大型汉字显示屏的显示。大屏幕LED显示模块原理图如图2.2.1.1所示。行信号控制：PC4-PC7通过一片4线-16线译码器74LS154芯片译码，再通过两片74LS240芯片，逐一扫描点阵的16路行信号。列信号控制：点阵的160路列信号，可以分成20页，每页8路信号，单片机扩展的8255A的PA0-PA2通过一片3-8译码器74LS138进行译码，可以进行8路列信号的扫描。为了分别扫描20页中的每一列信号，需要对20页中的每一页逐一进行选通，可以设计一个由两片74LS154芯片构成的一个6线-20线的译码器，6路输入信号由8255A的PB2-PB7提供。并且每页的8路列信号加一个74LS244芯片，20页共需要20个74LS244芯片，对每页的每一路列信号逐一进行译码。电路逻辑分析：PC4-PC7通过4线-16线译码器74LS154后，再通过74LS240译码器后，只有1路是高电平，其他15路是低电平，再通过NPN三极管，可以实现某一路选通，同时其他15路截止。通过8255A的PB2-PB7控制由两片74LS154组成的6线-20线译码器，可以选通20个74LS244芯片中的某一片，即仅选通一页，其他各页中的各路列信号表现为高阻态，同时，单片机通过扩展的8255A的PA0-PA2控制图2.2.1.1 大屏幕LED显示模块原理图3-8译码器74LS138，唯一选通这一页中8路列信号中的某一路，并表现为低电平，其他7路表现为高电平。从电平逻辑上看，由此可以实现16*160点阵中，唯一选通某一个发光二极管，通过循环扫描，可以实现16*160点阵中每一个发光二极管的选通。2.2.2 LED大屏显示单元芯片简介：1. 4线-16线译码器74LS154：当74LS154的两个选通信号G1和G2为低电平时，它可将4个二进制编码的输入译成16个互相独立的输出之一。其引脚图见图2.2.2.1所示。译码关系见表2.2.2.2。图2.2.2.1 74LS154引脚图G1G2D C B A译码输出000 0 0 0/Y0000 0 0 1/Y1000 0 1 0/Y2000 0 1 1/Y3000 1 0 0/Y4000 1 0 1/Y5000 1 1 0/Y6000 1 1 1/Y7001 0 0 0/Y8001 0 0 1/Y9001 0 1 0/Y10001 0 1 1/Y11001 1 0 0/Y12001 1 0 1/Y13001 1 1 0/Y14001 1 1 1/Y15表2.2.2.2 74L154的译码逻辑关系2. 3-8译码器74LS138：3-8译码器74LS138为一种常用的地址译码器芯片，其引脚图如图2.2.2.3所示。其中G1、/G2A、/G2B为3个控制端，只有当G1为“1”且/G2A、/G2B均为“0”时，译码器才能进行译码输出。否则8个输出端全为高阻状态。译码输入端与输出端译码逻辑关系见表2.2.2.4。CBA译码输出000/Y0001/Y1010/Y2011/Y3100/Y4101/Y5110/Y6111/Y7图2.2.2.3 74LS138引脚图表2.2.2.4 74LS138的译码逻辑关系使用时，G1、/G2A、/G2B即可直接接至+5V电源端或接地，也可参与地址译码。但其译码关系必须为100。需要时也可通过反相器使输入信号满足要求。3.74LS240芯片：74LS240为反向驱动器或数据缓冲器，其引脚图2.2.2.5所示。图2.2.2.5 74LS240引脚图74LS240分为两组，分别由控制端/1G、/2G控制。使用时/1G、/2G接地。4.74LS244芯片：74LS244为单向驱动器或数据缓冲器，其引脚图见图2.2.2.6所示。图2.2.2.6 74LS244引脚图它由8个三态门构成，分成两组，分别由控制端/1G和/2G控制。使用时两个控制端/1G和/2G均接地，相当于8个三态门均打开。Vcc接+5V电源端，GND接地。2.2.3 字模数据向显示电路传送的转换原理：本设计先规定：ISD4004语音芯片不需要我们把所要播报的站名录入到里面，也不需要我们把站名一个个地存放在外部扩展的EPROM和数据缓冲区中，这些都是由公交车公司技术部门来完成的。本设计中我们使用完成了的芯片，只需要我们到用时直接提取出来即可。这里举例说明一个字“十”的字模数据向显示器传送转换原理。如图2.2.3.1所示。图2.2.3.1 “十”字在LED点阵中的显示根据显示站号硬件系统原理图，我们设定下列内容：1.我们先把这个“十”字的32个字节罗列出来，按照前一半后一半、从上到下的原则，为01H，01H，01H，01H，01H，01H，01H，FFH，FFH，01H，01H，01H，01H，01H，01H，01H（前半个字）；80H，80H，80H，80H，80H，80H，80H，FFH，FFH，80H，80H，80H，80H，80H，80H，80H（后半个字），整个“十”字的32个字节。2.我们只把这256个二极管显示这个“十”字的亮的罗列出它的字节来，设16行的首址为00H，01H，02H，03H，04H，05H，06H，07H，08H，09H，0AH，0BH，0CH，0DH，EH，0FH，我们还设每一列为一个数据条，并设这一数据条结束标志为10H，那么这个“十”字的256个字节就缩为07H，08H，10H（第1列即第1个数据条）07H，08H，10H（第2列即第2个数据条）00H，01H，02H，03H，04H，05H，06H，07H，08H，09H，0AH，0BH，0CH，0DH，0EH，0FH，10H（第8列即第8个数据条）07H，08H，10H（第16列即第16个数据条），整个“十”字就转换完了，把256个字节转化为60个行地址加16个结束标志地址，共76个字节。 3.设一个站的结束标志地址为11H，这样EPROM里存放的是见表2.2.3.2中。4.数据缓冲区RAM由公交车公司技术部门制作完成，我们要提取出所要在大屏幕显示器上显示的站名，只需要确定该站的首地址即可。表2.2.3.2 EPROM里地址的存放规则2.3语音单元2.3.1 语音电路原理图：语音电路图如图2.3.1.1所示。图2.3.1.1 语音电路图图2.3.1.1 语音电路图本语音报站系统分为ISD4004主芯片，还包含配套的变压电路，功放电路等。从图中可以看出AT89C52和ISD4004之间的连线较少，单片机的P2.6接ISD4004的片选断SS，控制ISD4004的选通与否。P2.7接ISD4004的串行输入引脚MOSI，从该引脚读入放音的地址。P3.3接ISD4004的中断引脚/INT。音频信号输出引脚AUDOUT通过功放电路与扬声器连接，AMCAP为自动静音端，使用通过一个电容接地。此外由于ISD4004的工作电压为3V，而整个系统的电压为5V，因此需要通过采用变压电路得到3V电压供ISD4004使用。2.3.2 ISD4004-16M的性能：ISD4004-16M语音芯片是美国ISD公司推出的产品。该语音芯片采用多电平直接接模拟存储（Chip Corder）专利技术，声音不需要A/D转换和压缩，每个采样值直接存储在片内的闪烁存储器中，没有A/D转换误差，因此能够真实、自然地再现语音、音乐及效果声。避免了一般固体录音电路量化和压缩造成的量化噪声和金属声。ISD4004-16M语音芯片采用CMOS技术，内含晶体振荡器、防混叠滤波器、平滑滤波器、自动静噪、音频功率放大器及高密度多电平闪烁存储阵列等，因此只需很少的外围器件就可构成一个完整的声音录放系统。芯片设计是基于所有操作由微控制器控制，操作命令通过串行通信接口（SPI或Microwire）送入。采样频率为4.0Hz，频率低，录放时间长，。片内信息存于内烁存储器中，可在断电情况下保存100年（典型值）反复录音10万次。器件工作电压3V，工作电流2530mA，静态电流1A，单片录放语音时间16min，音质好。ISD4004的内部结构框图见图2.3.2.1。图2.3.2.1 ISD4004语音芯片内部结构框图2.3.3 ISD4004芯片引脚功能描述：ISD4004-16M语音芯片的引脚图见图2.3.3.1所示。引脚说明：1. 电源(VCCA，VCCD): 为使噪声最小，芯片的模拟和数字电路使用不同的电源总线，图2.3.3.1 ISD4004语音芯片引脚图并且分别引到外封装不同管脚上，模拟和数字电源端最好分别走线，尽可能在靠近供电端处相连，而去耦合电容应尽量靠近器件。2. 地线(VSSA，VSSD)：芯片内部的模拟和数字电路也使用不同的地线。几个Vss尽量在引脚焊盘上相连，用低阻通路连到电源上，Vssd也用低阻通路连到电源上。3. 同相模拟输入(ANA IN+): 录音信号的同相输入端，输入放大器可用单端或差分驱动。单端输入时，信号由耦合电容输入，最大幅度为峰峰值32mV，耦合电容和本端的3K电阻输入阻抗决定芯片频带的低端截止频率。差分驱动时，信号最大幅度为峰值16 mV。4. 反相模拟输入(ANAIN-): 差分驱动时，这是录音信号的反相输入端。信号通过耦合电容输入，最大幅度为峰值16 mV，本端的标称输入阻抗为56,单段驱动时，本端通过电容接地，两种方式下，ANAIN+、ANAIN-端的耦合电容值应相同。5. 音频输出(AUD OUT): 提供音频输出，可驱动5K的负载。6. 片 选(SS): 此端为低，即向该ISD4004芯片发送指令，两条指令之间为高电平。7. 串行输入(MOSI): 此端为串行输入端，主控制器应在串行时钟上升沿之前半个周期将数据放到本端，供ISD输入。8. 串行输出(MISO): ISD的串行输出端。ISD未选中时，本端呈高阻态。9. 串行时钟(SCLK): ISD的时钟输入端，由主控制器产生，用于同步MOSI和MISO的数据转输。数据在SCLK上升沿锁存到ISD，在下降沿移出ISD。10. 中断（/INT）: 漏极开路输出,ISD在任何操作(包括快进)中检测到EOM或OVF时，本端变低并保持。中断状态在下一个SPI周期开始时清除。中断状态也可用RINT指令读取。OVF标志指示ISD录、放操作已到达存储器的末尾。EOM标志只在放音中检测到内部的EOM标志时，此状态位置1。11. 行地址时钟(RAC): 漏极开路输出。每个RAC周期表示ISD4004存储器的操作进行了一行（ISD4000-16M的存储器共2400行，每行400ms）。该信号175ms保持高电平，低电平为25ms。快进模式下，RAC的218.75us是高电平31.25us为低电平。该端用于存储管理技术。12. 外部时钟(XCLK): 本端内部有下拉元件，芯片内部的采样时钟出厂前已调校，误差在1%内。商业级的芯片在整个温度和电压范围内，其频率变化在2.25%内。工业级芯片在整个温度和电压范围内，频率变化在-6/+4%内，建议使用稳压电源。若要求更高精度，可从本端输入外部时钟(如前表所列）。由于内部的防混淆及平滑滤波器已设定，故上述推荐的时钟频率不应改变。输入时钟的占空比无关紧要，因内部首先进行了分频。在不外接时钟时，此端必须接地。13. 自动静噪(AMACP): 当录音信号电平下降到内部设定的某一阈值以下时，自动静噪功能使信号衰减，这样有助于减小无信号（静音）时的噪声。通常，本端对地接1uF的电容，构成内部信号电平峰值检测电路的一部分。检出的峰值电平与内部设定的阈值作比较，决定自动静噪功能的翻转点。大信号时，自动静噪电路不衰减，静音时衰减6dB。1uF的电容也影响自动静噪电路对信号幅度的响应速度。本端接VCCA则禁止自动静噪。2.3.4 ISD4004的控制端和SPI接口：数据传输有串行传输和并行数据传输两种方式。长期以来，并行数据传输以其高速度而十分广泛的应用于各种设备，如CPU、RAM和打印机等；串行数据传输仅在远距离数据上占据一定优势。随着集成电路制造工艺的发展，器件的速度大为提高，串行传输的速度的限制，因此出现了大量带串行外围接口的集成电路。这些芯片与并行接口芯片相比，具有引脚少，芯片体积小，接口线少等优点，它的应用范围也越来越广泛。串行外围接口SPI是一种同步串行通讯接口，这一通讯接口采用单独的三根信号线传输数据与同步时钟，可以实现全双工通信；由片选线实现多机通信或扩展多片SPI芯片，在启动一次传送时由主机产生8个脉冲传给从机作为同步时钟，数据由串行数据输出端移出，由串行数据输入端移入，典型时序如图2.3.4.1所示。图2.3.4.1 SPI接口典型时序ISD4004系列芯片提供了微处理器控制接口，使得用户对芯片的操作、工作模式的设置及寻址可以完全通过单片机来完成。更具有特色的是它采用了串行外设接口SPI，只需要串行数据输入、串行数据输出、同步信号三跟线就能完成复杂的寻址和操作，大大减少了芯片外部的引脚数，简化了电路的设计复杂度。为了能够正确地交换数据，SPI串行外设接口必须遵循一定的数据传输协议。该协议具体如下：1所有串行数据传输从/SS端下降沿开始。/SS端在传送工程中应一直保持低电平，在指令间为高电平；2时钟信号在上升沿时锁存输入数据，时钟信号在下降沿时输出数据；3 录/放音操作起始于/SS变低，并通过MISO给ISD器件输入操作码和地址，具体的操作码如下表2.3.4.2。表2.3.4.2 ISD4004 SPI接口指令表4操作码有五位，地址码十一位；5每个操作（包括信息快速检索）结束，出现EOM标志或溢出时，将产生一次中断。当下一个SPI周期开始时，此中断被清除，信息快速检索允许用户跳过信息，直到遇到EOM标志，内部地址指针加1；6中断数据从ISD器件的MISO端输出的同时，控制码及地址信号也从MOSI 端输入。读出中断数据和启动一个新的操作； 7运行位（RUN）置1启动操作，置0时结束操作可在同一个SPI周期内完成；8所有操作都在端上升沿开始执行的。SPI的控制位示意图如图2.3.4.3主设备输出,从设备输入MISO-主设备输入,从设备输出；OVF-溢出标志；EOM-信号结束。IAB：忽略地址控制位。IAB=1时 ，忽略地址寄存器A10-A0位；IAB=0时，使用A10-A0位操作，即当IAB置0时录放音操作从地址A9-A0开始，为了能够连续录放音，IAB应在一行结束之前置1。否则，ISD芯片将在同一个语音段重复操作。这个特点在语音提示类产品中非常有用。同时，行地址时钟端与IAB配合使用进行存储管理。MC：使信息检索。MC=1时，使能信息检索；MC=0时，取消信息检索。PU：上/断电选择。PU=1时，上电；PU=0时，断电。P/： 录/放音选择。P/ =1时，放音；P/=0时，录音。UN： 启动停止操作。RUN=1时，启动；RUN=0时，停止。10P0：行地址寄存器输出。A10A0：输入地址寄存器。图2.3.4.3 SPI端口控制位2.3.5 LM317 和TDA2822：1.LM317简介：LM317 是美国国家半导体公司的三端可调正稳压器集成电路，是使用极为广泛的一类串连集成稳压器。LM317 的输出电压范围是1.2V37V，负载电流最大为1.5A。它的使用非常简单，仅需两个外接电阻来设置输出电压。此外它的线性调整率和负载调整率也比标准的固定稳压器好。LM317内置有过载保护、安全区保护等多种保护电路。通常LM317不需要外接电容，除非输入滤波电容到LM317输入端的连线超过15厘米。使用输出电容能改变瞬态响应。调整端使用滤波电容能得到比标准三端稳压器高的多的纹波抑制比。LM317引脚图如图2.3.5.1所示。图2.3.5.1 LM317引脚图LM317特性简介：可调整输出电压低到1.2V；保证1.5A输出电流；典型线性调整率0.01% ；典型负载调整率0.1% ；80dB纹波抑制比 ；输出短路保护 ；过流、过热保护；调整管安全工作区保护；标准三端晶体管封装。2.TDA2822简介：TDA2822是飞利普公司制作的一快低电压、低功耗的立体声功放IC。工作电压宽，从3-12V皆可以正常工作，输出功率有1W*2，其电路简单易成，外围零件少，成本低。需要注意的一点是：虽然TDA2822的工作电压最高可以达到15V，但建议不要超过12V，否则容易烧毁芯片，最低工作电压可到2.5V，但不宜太低，否则会影响音质！一般取59V为佳！ TDA2822的电路原理图如图2.3.5.2所示。图2.3.5.2 TDA2822的电路原理图2.4键盘控制单元2.4.1 键盘控制电路：键盘控制电路如图2.4.1.1所示。图2.4.1.1 键盘控制电路如图2.4.1.1所示，该图为AT89C52的P1口设计为人机接口的电路图。系统设有8个功能键，依次为：K1为站显+1键，按下此键，状态显示电路的七段LED数码管数字+1，此时按下报站键，则播报当前站显的服务用语；K2为站显-1键，按下此键，状态显示电路的七段LED数码管数字-1，此时按下报站键，则播报当前站显的服务用语；K3为显示加速键，按下此键，则大屏幕显示的滚动速度参数改变，每次扫描的间隔时间减少，显示屏上的字移动速度+1；K4为显示减速键，按下此键，则大屏幕显示的滚动速度参数改变，每次扫描的间隔时间增加，显示屏上的字移动速度-1；K5为预报键，按下此键，播报车辆起步时的服务用语，预报下一站站名；K6为报站键，到站按下此键，播报车辆到站时的服务用语；K7为清屏键，按下此键，显示屏清空，系统重新扫描，播报公共信息；K8为选择键，按下此键，则公交车报站器改模式为自动报站，在按一下该键，或按下K1-K7，则系统回到手动模式。按下K1-K8键，则系统自动调到INT0中断服务子程序。本系统还设有状态显示电路，两个七段LED数码管显示当前站号，方便公交车司机查看当前状态，详细请见2.6状态显示单元。2.4.2 与门：1.74LS08：74LS08是一个包含四组与门的IC，是一个四组2输入端与门，其特性如下：封装：采用DIP-14封装。额定电压为+5V，引脚排列：如图2.4.2.1所示。引脚功能定义：A1-A4：输入端；B1-B4：输入端；Y1-Y4：输出端。逻辑表达式：Y=AB，其真值表如表2.4.2.2所示。ABY000011101111图2.4.2.1 74LS08引脚图表2.4.2.2 74LS08真值表2.74LS21：74LS21是一个包含两组与门的IC，是一个两组4输入端与门，其特性如下：额定电压为+5V，引脚排列如图2.4.2.3所示。ABCDY0000010001010010010100011图2.4.2.3 74LS21引脚图表2.4.2.4 74LS21真值表其引脚功能定义：A1-A2：输入端；B1-B2：输入端；C1-C2：输入端；D1-D2：输入端；Y1-Y2：输出端。74LS21的真值表如表2.4.2.4所示。2.5 外部扩展电路2.5.1存储器扩展概述：1. 单片机的扩展能力：AT89C52的地址总线为16位，所以在片外可扩展的存储器最大容量为64KB。2. 扩展的一般方法：不论何种存储器芯片，其引脚都呈三总线结构，与单片机连接都是三总线对接。存储器芯片的控制线：对于程序存储器，读操作控制线/OE，它与单片机/PSEN信号线相连。存储器芯片的数据线：存储器芯片的数据线与单片机的数据总线（P0.0P0.7）按由低位到高位的顺序顺次相接。存储器芯片的地址线：存储器芯片的地址线与单片机的地址总线（A0A15）按由低位到高位的顺序顺次相接。存储器芯片有一根或几根片选信号线，访问存储器芯片时，片选信号有效，即选中存储器芯片。片选信号线与单片机系统的译码输出相接后，就决定了存储器芯片的地址范围。2.5.2程序存储器和数据存储器的扩展电路：本设计扩展使用的芯片类型为8K*8位的程序存储器2764芯片和8K*8位的静态数据存储器6264芯片。本设计需要外扩两片2764芯片和一片6264芯片，注：存储器芯片的选用个数将在LED大屏幕显示单元中作介绍。扩展连接电路如图2.5.2.1所示。从图中可以看出，数据存储器芯片的输出允许信号/OE应与单片机的/RD读写控制信号相连接，写允许信号/WE与单片机的/WR相连接，程序存储器的片选信号/CE与数据存储器的片选控制断/CE相连，读操作控制线/OE与单片机的/PSEN相连，存储器的地址引脚线A0-A12顺次和单片机的地址线A0-A12相接。图2.5.2.1 扩展连接电路图1.静态数据存储器6264芯片，其引脚图如图2.5.2.2所示。图2.5.2.2 6264芯片引脚图6264是8K*8位静态数据存储器芯片,采用CMOS工艺制造,单一+5V供电,额定功耗200mW,典型存取时间200ns,28线双列直插式封装。6264有两个片选控制端/CE1、/CE2。两个信号同时为低电平有效才能选中芯片，相当于一个片选信号。数据存储器的/OE、/WE信号线分别为输出允许和写允许控制端。2.程序存储器2764芯片，其引脚图如图2.5.2.3所示。2764是8K*8字节的紫外线擦除，电可编程只读存储器，单一+5V供电，工作电流为75mA，维持电流为35mA，读出时间最大为250nS，28脚双列直插式封装。各引脚的含义为：A0-A12为13根地址线，可寻址8K字节；O0-O7为数据输出线；/CE为片选线；/OE为数据输出选通线；/PGM为编程脉冲输入端；Vpp是编程电源；Vcc是主电源。图2.5.2.3 2764芯片引脚图3. 8D锁存器74LS373：74LS373是一种带三态门的8D锁存器，其结构如图2.5.2.4所示。图2.5.2.4 74LS373的结构图74LS373的引脚图如图2.5.2.5所示。图2.5.2.5 74LS373的引脚图各引脚功能如下：1D-8D为8个输入端；1Q-8Q为8个输出端；G为数据锁存控制端：当G为“1”时，锁存器输出端同输入端；当G由“0”变“1”时，数据输入锁存器中。/OE为输出允许端：当/OE为“0”时，三态门打开；当/OE为“1”时，三态门关闭，输出呈高阻状态。在单片机系统中，常使用74LS373作为地址锁存器，如图2.5.2.6所示。图2.5.2.6 74LS373用作地址锁存器其中输入端1D-8D接至单片机的P0口，输出端提供的是低8位地址，G端接至单片机的地址锁存允许信号ALE。输出允许端/OE接地，表示三态门一直打开。2.6 状态显示单元2.6.1 状态显示电路：LED工作在静态显示方式下，段选端相互独立，并由一个8位输出口控制，位选段接地，同一时刻可显示不同的字符。下图2.6.1.1是一个两位LED状态显示电路