基于GW48PK2的FPGA步进电机细分驱动控制器系统设计毕业设计.doc

基于基于 GW48PK2 的的 FPGA 步进电机细分驱动控制器步进电机细分驱动控制器 系统设计毕业设计系统设计毕业设计 目录 前 言 1 第 1 章 EDA 技术及 VHDL 语言 3 1 1EDA 技术 3 1 2VHDL 硬件描述语言 4 1 3 EDA 技术发展历程 6 1 3 1 CAD 阶段 6 1 3 2 CAE 阶段 7 1 3 3 EDA 阶段 7 1 4 本章小结 9 第 2 章 硬件 GW48 PK2 介绍 10 2 1 GW48 PK2 的主要结构 10 2 2 实验电路结构 11 2 3 本章小结 12 第 3 章 步进电机工作原理及其细分驱动控制器的设计 13 3 1 步进电机特点及其工作原理 13 3 1 1 步进电机的工作特点 13 3 1 2 步进电机的控制原理 15 3 2 步进电机细分驱动控制器的设计 16 3 2 1 步进电机细分驱动原理 16 3 2 2 步距细分的系统构成 17 3 2 3 细分电流信号的实现 19 3 2 4 细分驱动性能的改善 20 3 3 本章小结 20 第 4 章 步进电机细分驱动控制器的实现 21 4 1 建立工作库文件夹和编辑设计文件 21 4 1 1 新建一个文件夹 22 4 1 2 编辑源程序 22 4 1 3 文件存盘 22 4 2 原理图输入设计 23 4 2 1 mif 文件的设计 24 4 2 2 rom 存储器的设计 24 4 3 创建工程 27 4 3 1 打开建立新工程管理窗 28 4 3 2 将设计文件加入工程 28 4 3 3 选择目标芯片 29 4 3 4 结束设置 30 4 4 利用 VHDL 文件及 BDF 文件生成元器件 30 4 4 1 利用 VHDL 文件生成元器件 30 4 4 2 利用 BDF 文件生成元器件 31 4 5 电路图的整体设计 32 4 6 全程编译 32 4 7 时序仿真 33 4 7 1 打开波形仿真文件 33 4 7 2 将工程的输入输出端口加入波形编辑窗 34 4 7 3 设置仿真结束时间 35 4 7 4 输入仿真波形并设置仿真器参数 35 4 7 5 启动仿真过程 35 4 8 应用 RTL 电路图观察器 36 4 9 硬件实现 37 4 9 1 分配硬件引脚 37 4 9 2 硬件连接 38 4 9 3 下载引脚锁定文件 38 4 9 本章小结 38 第 5 章 总结与展望 40 5 1 总结 40 5 2 展望 40 致谢 41 参考文献 42 附录 43 英文原文 43 英文译文 53 源程序 63 1 前 言 步进电机作为执行元件 是机电一体化的关键产品之一 广泛应用在各种 自动化控制系统中 随着微电子和计算机技术的发展 步进电机的需求量与日 俱增 在各个国民经济领域都有应用 步进电机是一种将电脉冲转化为角位移的执行机构 当步进驱动器接收到 一个脉冲信号 它就驱动步进电机按设定的方向转动一个固定的角度 称为 步 距角 它的旋转是以固定的角度一步一步运行的 可以通过控制脉冲个数来 控制角位移量 从而达到准确定位的目的 同时可以通过控制脉冲频率来控制 电机转动的速度和加速度 从而达到调速的目的 步进电机可以作为一种控制 用的特种电机 利用其没有积累误差 精度为100 的特点 广泛应用于各种开 环控制 2 实践证明 步进电机细分驱动技术可以减小步进电机的步距角 提 高电机运行的平稳性 增加控制的灵活性等 采用FPGA控制步进电机 利用其中的EAB可以构成存放电机各相电流所需 的控制波形数据表和利用FPGA设计的数字比较器可以同步产生多路PWM电流 波形 对多相步进电机进行灵活的控制 3 当改变控制波形表的数据 增加计 数器的位数 提高计数精度 就可以对步进电机的步进转角进行任意细分 实 现步进转角的精确控制 本文正是基于 GW48 PK2 的 FPGA 步进电机 利用 EDA 技术及 VHDL 语言对其进行细分控制的设计 通过对步进电机控制原理的研究 在 EDA 技 术平台上完成对步进电机细分驱动控制器的电路设计 编译后下载到 FPGA 中 最终完成硬件的功能实现 通过本文的讨论 旨在展示一种新的获得步进电机细分驱动控制器的方法 并且实践证明本文所展示的方法简便易行且是行之有效的 为设计步进电机细 分驱动控制器提供了一种新的思路 为了较清晰地展示步进电机细分驱动控制器的设计 本文的组织顺序如下 第 1 章详细介绍了 EDA 技术的概念 VHDL 硬件描述语言的各种优势 论 2 述了 EDA 技术的发展历程 为后面 EDA 软件平台的使用奠定了基础 第 2 章介绍了本课题所使用的硬件 GW48 PK2 系统 它是步进电机细分 驱动控制器的实现平台 第 3 章分析了步进电机工作原理并给出其细分驱动控制器的设计方案 为 下一步的电路设计提供了理论支持 是本文的核心部分 第 4 章详细介绍了在 EDA 技术软件 QuartusII 上完成电路设计并最终实现 硬件功能的设计流程 是对 QuartusII 软件使用过程的介绍 更是对理论知识的 综合应用 第 5 章总结与展望 3 第 1 章 EDA 技术及 VHDL 语言 1 1EDA 技术 现代电子设计技术的核心已日趋转向基于计算机的电子设计自动化技术 即 EDA Electronic Design Automation 技术 EDA 技术就是依赖功能强大的计 算机 在 EDA 工具软件平台上 对以硬件描述语言 HDL 为系统逻辑描述手段 完成的设计文件 自动地完成逻辑编译 逻辑化简 逻辑分割 逻辑综合 结 构综合 以及逻辑优化和仿真测试 直至实现既定的电子线路系统功能 4 EDA 技术使得设计者的工作仅限于利用软件的方式 即利用硬件描述语言 VHDL 和 EDA 软件来完成对系统硬件的实现 EDA 技术在硬件实现方面融合了大规模集成电路制造技术 IC 版图设计技 术 ASIC 测试和封装技术 FPGA CPLD 编程下载技术 自动测试技术等 在 计算机辅助工程方面融合了计算机辅助设计 CAD 计算机辅助制造 CAM 计算机辅助测试 CAT 计算机辅助工程 CAE 技术以及多种计算机语言的 设计概念 而在现代电子学方面则容纳了更多的内容 如电子线路设计理论 数字信号处理技术 数字系统建模和优化技术及长线技术理论等 因此 EDA 技 术为现代电子理论和设计的表达与实现提供了可能性 EDA 代表了当今电子设计技术的最新发展方向 它的基本特征是 设计人 员按照 自顶向下 的设计方法 对整个系统进行方案设计和功能划分 系统的 关键电路用一片或几片专用集成电路 ASIC 实现 然后采用硬件描述语言 HDL 完成系统行为级设计 最后通过综合器和适配器生成最终的目标器件 这样的设计方法被称为高层次的电子设计方法 自顶向下 的设计方法首先从系统设计人手 在顶层进行功能方框图的 划分和结构设计 在方框图一级进行仿真 纠错 并用硬件描述语言对高层次 的系统行为进行描述 在系统一级进行验证 然后 用综合优化工具生成具体 门电路的网络表 其对应的物理实现级可以是印刷电路板或专用集成电路 由 4 于设计的主要仿真和调试过程是在高层次上完成的 这既有利于早期发现结构 设计上的错误 避免工作的浪费 又减少了逻辑功能仿真的工作量 提高了设 计的一次成功率 相对于传统的电子设计方法 EDA 还存在以下等优势 1 可以大大降低设计成本 缩短设计周期 2 库都是 EDA 公司与半导体生产厂商合作 共同开发 从而能够完成各种 自动设计过程 3 极大地简化设计文档的管理 4 极大地提高了大规模系统电子设计的自动化程度 5 设计者拥有完全的自主权 再无受制于人之虞 6 良好的可移植与可测试性 为系统开发提供可靠的保证 7 能将所有设计环节纳入统一的自顶向下的设计方案中 8 在系统板设计结束后仍可利用计算机对硬件系统进行完整的测试 9 对设计者的硬件知识和硬件经验要求低 使设计者能更大程度地将自己 的材质和创造力集中在设计项目性能的提高和成本的降低上 10 EDA 技术具有更好的高速性能 11 EDA 技术以全硬件来实现 具有高可靠性 5 1 2VHDL 硬件描述语言 硬件描述语言 HDL 是一种用于设计硬件电子系统的计算机语言 是 EDA 技术的重要组成成分 英文全名是 VHSIC Very High Speed Integrated Circuit Hardware Description Language 它用软件编程的方式来描述电子系统的 逻辑功能 电路结构和连接形式 与传统的门级描述方式相比 它更适合大规 模系统的设计 例如一个 32 位的加法器 利用图形输入软件需要输人 500 至 1000 个门 而利用 VHDL 语言只需要书写一行 A B C 即可 而且 VHDL 语言可读性强 易于修改和发现错误 具有很强的电路描述和建模能力 能从 多个层次对数字系统进行建模和描述 从而大大简化了硬件设计任务 提高了 设计效率和可靠性 是本课题设计过程中所使用的硬件描述语言 VHDL 支持各种模式的设计方法 自顶向下与自底向上或混合方法 5 自 5 底向上的设计方法是一种低效 低可靠性 费时费力且成本高昂的设计方法 而在 EDA 技术应用中 自顶向下的设计方法 就是在整个设计流程中各设计环 节逐步求精的过程 是其首选设计方法 应用 VHDL 进行自顶向下的设计 就是使用 VHDL 模型在所有综合级别对 硬件设计进行说明 建模和仿真测试 流程如图 1 1 所示 建立 VHDL 行为模型 设计说明书 VHDL 行为仿真 VHDL RTL 级建模 逻辑综合 前端功能仿真 测试向量生成 功能仿真 门级时序仿真 结构综合 硬件测试 设计完成 图 1 1 自顶向下的设计流程 VHDL 还具有以下优点 1 VHDL 的宽范围描述能力使它成为高层次设计的核心 将设计人员的工 作重心提高到了系统功能的实现与调试 而花较少的精力于物理实现 2 VHDL 可以用简洁明确的代码描述来进行复杂控制逻辑的设计 灵活且 方便 而且也便于设计结果的交流 保存和重用 3 VHDL 的设计不依赖于特定的器件 方便了工艺的转换 4 VHDL 是一个标准语言 为众多的 EDA 厂商支持 因此移植性好 综上所述 EDA 技术是电子设计领域的一场革命 目前正处于高速发展阶 段 每年都有新的 EDA 工具问世 广大电子工程人员掌握这一先进技术 这不 仅是提高设计效率的需要 更是我国电子工业在世界市场上生存 竞争与发展 的需要 1 3 EDA 技术发展历程 EDA 技术已有 30 年的发展历程 大致可分为三个阶段 70 年代为计算机 6 辅助设计 CAD Computer Aided Design 阶段 人们开始用计算机辅助进行 IC 版图编辑 PCB 布局布线 取代了手工操作 80 年代为计算机辅助工程 CAE Computer Aided Engineering 阶段 与 CAD 相比 CAE 除了有纯粹的 图形绘制功能外 又增加了电路功能设计和结构设计 并且通过电气连接网络 表将两者结合在一起 实现了工程设计 CAE 的主要功能是 原理图输人 逻 辑仿真 电路分析 自动布局布线 PCB 后分析 90 年代为电子系统设计自动 化 EDA Electronic System Design Automation 阶段 1 3 1 CAD 阶段 20 世纪 70 年代 随着中 小规模集成电路的开发和应用 传统的手工制 图设计印刷电路板和集成电路的方法已无法满足设计精度和效率的要求 于是 工程师们开始进行二维平面图形的计算机辅助设计 这样就产生了第一代 EDA 工具 设计者也从繁杂 机械的计算 布局和布线工作中解放了出来 但在 EDA 发展的初始阶段 一方面计算机的功能还比较有限 个人计算机还没有普 及 另一方面电子设计软件的功能也较弱 人们主要是借助与计算机对所设计 电路的性能进行一些模拟和预测 此处就是完成印刷电路板的布局布线 简单 版图的绘制等工作 例如 目前常用的 PCB 布线软件 Protel 的早期版本 Tango 用于电路模拟的 SPICE 软件以及后来产品化的 IC 版图编辑与设计规则 检查系统等软件 都是这个时期的产品 20 世纪 80 年代初 随着集成电路规模的快速增大 EDA 技术有了较快的 发展 更多的软件公司 如当时的 Mentor 公司 Daisy Systems 及 Logic System 公司等相继进入 EDA 领域 开始提供带电路图编辑工具和逻辑模拟工具的 EDA 软件 主要解决了设计之前的功能检验问题 总的来说 这一阶段的 EDA 水平还很低 对设计工作的支持十分有限 主 要存在两个方面的问题需要解决 1 EDA 软件的功能单一 相互独立 这个时期的 EDA 工具软件都是分别针 对设计流程中的某个截断开发的 一个软件只能完成其中一部分工作 所以设 计者不得不在设计流程的不同阶段分别使用不同的 EDA 软件包 然而 由于不 同的公司开发的 EDA 工具之间兼容性较差 为了使设计流程前一级软件的输出 结果能够被后一级软件接收 就需要人工处理或再运行另外的转换软件 这往 7 往很复杂 势必影响设计的速度 2 对于复杂电子系统的设计 不能提供系统级的仿真和综合 所以设计中 的错误往往只能在产品开发的后期才能被发现 这时再进行修改十分困难 1 3 2 CAE 阶段 进入 20 世纪 80 年代以后 随着集成电路规模的扩大及电子系统设计的逐 步复杂 使得电子设计自动化的工具逐步完善和发展 尤其是人们在设计方法 学 设计工具集成化方面取得了长足的进步 各种设计工具 如原理图输入 编译与连接 逻辑模拟 逻辑综合 测试码生成 版图自动布局以及各种单元 库均已齐全 不同功能的设计工具之间的兼容性得到了很大改善 那些不走兼 容道路 想独树一帜的 CAD 工具受到了用户的抵制 逐渐被淘汰 EDA 软件 设计者采用统一数据管理技术 把多个不同功能的软件结合成一个集成设计环 境 按照设计方法学制定的设计流程 在一个集成的设计环境中就能实现由寄 存器传出级 Register Transfer Level RTL 开始 从设计输入到版图输出的全 程设计自动化 在这个阶段 基于门阵列和标准单元库设计的半定制 ASIC 得 到了极大的发展 将电子系统设计推入了 ASIC 时代 但是 大部分从原理图 出发的 CAE 工具仍然不能适应复杂电子系统的要求 而且具体化的元件图形也 制约着优化设计 1 3 3 EDA 阶段 20 世纪 90 年代以来 继承电路技术以惊人的速度发展 其工艺水平已经 达到了深亚微米级 在一个芯片上已经可以集成上百万 上千万乃至上亿个晶 体管 芯片的工作频率达到了 GHz 级 这不仅为片上系统 System On Chip SOC 的实现提供了可能 同时对电子设计的工具提出了更高的要求 促 进了 EDA 技术的发展 在这一阶段 出现了以硬件描述语言 系统级仿真和综合技术为基本特征 的第三代 EDA 技术 它使设计师们摆脱了大量的具体设计工作 而把精力集中 于创造性的方案与概念构思上 从而极大地提高了系统设计的效率 缩短了产 品的研制周期 EDA 技术在这一阶段的发展主要有以下几个方面 1 用硬件描述语言来描述数字电路与系统 8 这是现代 EDA 技术的基本特征之一 并且已经形成了 VHDL 和 Verilog HDL 两种硬件描述语言 它们都符合 IEEE The Institute of Electrical and Electronics Engineers 电气和电子工程师协会 标准 均能支持系统级 算 法级 RTL 级 又称数据流级 和门级各个层次的描述或多个不同层次的混合 描述 设计的领域有行为描述和结构描述两种形式 硬件描述与实现工艺无关 而且还支持不同层次上的综合与仿真 硬件描述语言的使用 规范了设计文档 便于设计的传递 交流 保存 修改及重复使用 2 高层次的仿真与综合 所谓综合 就是由较高层次描述到低层次描述 由行为描述到结构描述的 转换过程 仿真是在电子系统设计过程中对设计者的硬件描述或设计结果进行 查错 验证的一种方法 对应于不同层次的硬件描述 有不同级别的综合与仿 真工具 高层次的综合与仿真将自动化设计的层次提高到了算法行为级 使设 计者无需面对低层电路 而把精力集中到系统行为建模和算法设计上 而且可 以帮助设计者在最早的时间发现设计中的错误 从而大大缩短了设计周期 3 平面规划技术 平面规划技术对逻辑综合和物理版图设计进行联合管理 做到在逻辑综合 早期设计阶段就考虑到物理设计信息的影响 通过这些信息 可以再进一步对 设计进行综合和优化 并保证不会对版图设计带来负面的影响 这在深亚微米 级时代 布线时延已经成为主要延时的情况下 对加速设计过程的收敛与成功 是有所帮助的 在 Synopsys 和 Cadence 等著名公司的 EDA 系统中都采用了这 项技术 4 可测试性综合设计 随着 ASIC 规模和复杂性的增加 测试的难度和费用急剧上升 由此产生 了将可测试性电路结构做在 ASIC 芯片上的思想 于是开发出了扫描插入 内 建自测试 BIST 和边界扫描等可测试性设计 DFT 工具 并已集成到 EDA 系统中 如 Compass 公司的 Test Assistant 和 Mentor Graphics 公司的 LBLST Achitect BSD Achitect 和 DFT Advistor 等 5 开放性 标准化框架结构的集成设计环境和并行设计工程 近年来 随着硬件描述语言等设计数据格式的逐渐标准化 不同设计风格 9 和应用的要求使得有必要建立开放性 标准化的 EDA 框架 所谓框架 就是一 种软件平台结构 为 EDA 工具提供操作环境 框架的关键在于建立与硬件平台 无关的图形用户界面以及工具之间的通信 设计数据和设计流程的管理等 此 外包还括各种与数据库相关的服务项目 任何一个 EDA 系统只要建立一个符合 标准的开放式框架结构 就可以接纳其他厂商的 EDA 工具一起进行设计工作 这样 框架作为一套使用和配置 EDA 软件包的规范 就可以实现各种 EDA 工 具间的优化组合 并集成在一个易于管理的统一环境下 实现资源共享 针对当前电子设计中数字电路与模拟电路并存 硬件设计与软件设计并存 以及产品更新换代快的特点 并行设计工程要求一开始就从管理层次上把工艺 工具 任务 智利和时间安排协调好 在统一的集成设计环境下 由若干相关 设计小组共享数据库和知识库 同步进行设计 1 4 本章小结 本章详细地介绍了 EDA 技术的概念 VHDL 硬件描述语言的使用及其优势 论述了 EDA 技术的发展历程 EDA 技术是电子设计领域的一场革命 目前 正处于高速发展阶段 每年都有新的 EDA 工具问世 EDA 技术在仿真 时序 分析 集成电路自动测试 高速印刷电路板设计及操作平台的扩展等方面都面 临着新的 巨大的挑战 这些问题实际上也是新一代 EDA 技术未来发展的趋势 广大电子工程人员掌握这一先进技术 这不仅是提高设计效率的需要 更是 我国电子工业在世界市场上生存 竞争与发展的需要 10 第 2 章 硬件 GW48 PK2 介绍 2 1 GW48 PK2 的主要结构 本课题的硬件环境是 GW48 PK2 系统 如图 2 1 所示 本课题的控制对象 即为 GW48 PK2 系统左上角步进电机 现对其进行大概介绍 图 2 1 GW48 PK2 实验系统 1 按动模式调节键能使实验板产生 12 种不同的实验电路结构 即板子具有 多功能重配置结构 2 板子含有并行下载口 将下载线与计算机的并行接口相连 这样编辑好 的文件就可以通过此接口下载到目标芯片中 3 键 1 键 8 为实验信号控制键 此 8 个键受 多任务重配置 电路控制 它在每一张电路图中的功能及其与主系统的连接方式随模式选择键的选定的模 式而变 4 板子上面含有 FPGA CPLD 万能接插口 能自动识别 6 大 FPGA CPLD 公 司的产品 即能对这些公司的 FPGA CPLD 都可进行实验开发 如 11 Altera Xilinx Lattice Vantis Atmel 等 5 板子可以提供 1Hz 50MHz 范围的标准时钟源 位于主系统的右下侧 通过短路帽的不同接插方式 使目标芯片获得不同的时钟频率信号 6 外界模拟信号可以分别通过系统板左下侧的两个输入端口 AINO 和 AINI 进入 A D 转换器 ADC0809 的输入通道 INO 和 INI ADC0809 与目标 芯片直接相连 通过适当的设计 目标芯片可以完成对 ADC0809 的工作方式确 定 输入端口选择 数据采集与处理等所有控制工作 并可通过系统板提供的 译码显示电路 将测得的结构显示出来 7 含有用于信号发生器实验的有源滤波 8 含 VGA UART FPGA 单片机等接口 9 两路 120M 的高度 D A 一路 20M 的 A D 和 3dB 带宽大于 260MHz 高运 放 10 直流电机与步进电机及其步进细分控制电路 4 11 RS 232 PS 2 与并行通信接口电路 4 GW48 PK2 系统使用注意事项 1 闲置不用 GW48 PK EDA 系统时 关闭电源 拔下电源插头 2 在实验中 当选中某种模式后 要按一下右侧的复位键 以使系统进入 该模式工作 3 换目标芯片时要特别注意 不要插反或插错 也不要带电插拔 确信插 对后才能开电源 其它接口都可带电插拔 当适配板上的 10 芯座处于左上角时 为正确位置 4 对 CPLD 如 1032E 1048C 95108 或 7128S 等 下载时 最好将系统的 电路 模式 切换到 b 以便使工作电压尽可能接近 5V 2 2 实验电路结构 上节已经介绍通过模式选择键能使实验板产生 12 种不同的电路结构 由于 种类比较多 这里只介绍本课题用到的模式 5 结构图如图 2 2 所示 其中 CLOCK0 为步进电机速度控制时钟 CLOCK5 为 PWM 控制时钟 12 键 8 为步进电机正反转控制键 键 7 为步进电机细分 非细分选择键 图 2 2 模式 5 结构图 2 3 本章小结 本章介绍了实验板 GW48 PK2 的结构 并特别介绍了本课题用到的模式 5 的结构图 为后面实现电路功能提供了硬件知识 GW48 PK2 具有多任务重配 置电路系统 该电路结构由 CPLD 和单片机联合控制 能仅通过一个键 完成 纯电子切换的方式选择 12 种不同的实验系统硬件电路连接结构 大大提高了实 验系统的连线灵活性 但又不影响系统的工作速度 7 同时它又可以配不同规 模的适配板 这些都为我们实现电路功能提供了很大的方便 13 第 3 章 步进电机工作原理及其细分驱动控制器的设计 3 1 步进电机特点及其工作原理 步进电机是一种将电脉冲信号转换成相应的角位移的特殊电机 每改变一 次通电状态 步进电机的转子就转动一步 目前大多数步进电机控制器需要主 控制器发送时钟信号 并且要至少一个 I O 口来辅助控制和监控步进电机的运 行情况 在单片机或 DSP 的应用系统中 经常配合 CPLD 或者 FPGA 来实现特 定的功能 步进电机是数字控制电机 它将脉冲信号转变成角位移 即给一个脉冲信 号 步进电机就转动一个角度 因此非常适合对数字系统的控制 3 1 1 步进电机的工作特点 步进电机区别于其他控制电机的最大特点是 通过输入脉冲信号来进行控 制 即电机的总转动角度由输入脉冲数决定 而电机的转速由脉冲信号频率决 定 8 步进电机在单单仅给予电压时 电机是不会动作的 必须透过脉波产生 器提供位置 脉波数 速度的脉波信号指令 以及驱动器驱动电流流过电机内 部线圈 依顺序切换激磁相序的方式才能够让电机运转 所以欲使步进电机动 作的必要系统组成有 1 脉冲产生器 给予角度 位置移动量 动作速度及运转方向之脉冲信号的 电机驱动指令 2 步进驱动器 依控制器所投入的脉冲信号指令 提供电流来驱动步进电 机动作 3 步进电机 提供转矩动力输出来带动负载 所以步进电机系统构成简单 不需要速度感应器 ENCODER 转速发电机 位置传感器 SENSOR 即能依照脉冲产生器所输入的脉冲来做到速度及位置的 控制 步进电机还有着以下优点 14 1 高精度的定位 步进电机最大特征即是能够简单的做到高精度的定位控制 以 5 相步进电 机为例 其定位基本单位 分辨率 为 0 72 全步级 0 36 半步级 是非常小的 停止定位精度误差皆在 3 分 0 05 以内 且无累计误差 故可达到高精度的 定位控制 步进电机的定位精度是取决于电机本身的机械加工精度 2 位置及速度控制 步进电机在输入脉冲信号时 可以依输入的脉冲数做固定角度的回转进而 得到灵活的角度控制 位置控制 并可得到与该脉冲信号周波数 频率 成比例的 回转速度 3 具定位保持力 步进电机在停止状态下 无脉波信号输入时 仍具有激磁保持力 故即使 不依靠机械式的剎车 也能做到停止位置的保持 4 动作灵敏 步进电机因为加速性能优越 所以可做到瞬时起动 停止 正反转之快速 频繁的定位动作 5 开回路控制 不必依赖传感器定位 步进电机的控制系统构成简单 不需要速度感应器 ENCODER 转速发电 机 及位置传感器 SENSOR 就能以输入的脉波做速度及位置的控制 也因其 属开回路控制 故最适合于短距离 高频度 高精度之定位控制的场合下使用 6 中低速时具备高转矩 步进电机在中低速时具有较大的转矩 故能够较同级伺服电机提供更大的 扭力输出 7 高信赖性 使用步进电机装置与使用离合器 减速机及极限开关等其它装置相较 步 进电机的故障及误动作少 所以在检查及保养时也较简单容易 8 小型 高功率 步进电机体积小 扭力大 尽管于狭窄的空间内 仍可顺利做安装 并提 供高转矩输出 15 3 1 2 步进电机的控制原理 步进电机是一种离散运动的装置 步进电机驱动器通过外加控制脉冲 并按 环形分配器决定的分配方式 控制步进电机各相绕组的导通或截止 从而使电机 产生步进运动 9 步进电机的驱动电路根据控制信号工作 控制信号由各类控 制器来产生 其基本原理作用如下 步进电机正 反转控制 步进电机的正 反转控制可通过改变步进电机各绕组的通电顺序来改变其 转向 四相双四拍步进电机通电顺为 AB BC CD DA AB 时电机正转 当绕组按 AD DC CB BA AD 顺序通电时电机反转 因此 可以通过 PLC 输出的方向控制信号改变硬件环行分配器的输出顺序 或经编程改变输出 脉冲的顺序来改变步进电机绕组的通电顺序实现 步进电机运动速度的控制 步进电机的转速取决于输入的脉冲频率 如果给步进电机发一个控制脉冲 它就转一步 再发一个脉冲 它会再转一步 两个脉冲的间隔越短 步进电机 就转得越快 调整控制器发出的脉冲频率 就可以对步进电机进行调速 从图 3 1 可以看出 当改变输入脉冲的周期时 A B C D 四相绕组高低电平的宽 度将发生变化 这就导致通电和断电变化的速率发生变化 使电机转速发生变 化 所以调节输入脉冲的周期就可以控制步进电机的运动速度 图 3 1 脉冲分配波形图 步进电机的运行要有一电子装置进行驱动 这种装置就是步进电机驱动器 它是把控制系统发出的脉冲信号 加以放大以驱动步进电机 步进电机的转速与 脉冲信号的频率成正比 控制步进脉冲信号的频率 可以对电机精确调速 控 16 制步进脉冲的个数 可以对电机精确定位 驱动器细分后的主要优点为 完全消除了电机的低频振荡 提高了电机的 输出转矩 提高了电机的分辨率 由于减小了步距角 提高了步距的均匀度 提高电机的分辨率 是不言而喻的 以上这些优点 尤其是在性能上的优点 并不是一个量的变化 而是质的 飞跃 因此 在性能上的优点是细分的真正优点 由于细分驱动器要精确控制电 机的相电流 所以对驱动器要有相当高的技术要求 3 2 步进电机细分驱动控制器的设计 3 2 1 步进电机细分驱动原理 步进电机的驱动是靠给步进电机的各相励磁绕组轮流通以电流 实现步进 电机内部磁场合成方向的变化来使步进电机转动的 设矢量 TA TB TC TD 为步进电机 A B C D 四相励磁绕组分别通电时产生的磁场矢量 TAB TBC TCD TDA为步进电机中 AB BC CD DA 两相同时通电产生的合 成磁场矢量 当给步进电机的 A B C D 四相轮流通电时 步进电机的内部 磁场从 TA TB TC TD 即磁场产生了旋转 一般地 当步进电机的内部磁场 变化一周 360 时 电机的转子转过一个齿距 因此 步进电机的步距角 B可表示为 3 1 r M B N 式中 Nr为步进电机的转子齿数 M为步进电机运行时两相邻稳定磁场 之间的夹角 M与电机的相数 M 和电机的运行拍数有关 当电机以单四 拍方式运行时 M 90 当电机以四项八拍方式运行时 M 45 和单四拍 方式相比 M和 B都减小了一倍 实现了步距角的二细分 但是在通常的步 进电机驱动线路中 由于通过各相绕组的电流是个开关量 即绕组中的电流只 有零和某一额定值两种状态 相应的各绕组产生的磁场也是一个开关量 只能 17 通过各项的通电组合来减小 M和 B 因此 这样可达到的细分数很有限 以四相反应式步进电机为例 最多只能实现二细分 对于相数较多的步进电机 可达到的细分数稍大一些 但也很有限 因此 要使可达到的细分数较大 就 必须能控制步进电机各相励磁绕组中的电流 使其按阶梯上升或下降 即在零 到最大相电流之间能有多个稳定的中间电流状态 相应的磁场矢量幅值也就存 在多个中间状态 这样 相邻两相或多相的合成磁场的方向也将有多个稳定的 中间状态 四相步进电机八细分时的各相电流是以 1 4 的步距上升或下降的 在两相 TA TB中间又插入了 7 个稳定的中间状态 原来一步所转过的角度 M 将由 8 步完成 实现了步距角的八细分 由此可见 步进电机细分驱动的关键 在于细分步进电机各励磁绕组中的电流 本课题即采用了四相步进电机八细分 方案 为了对步进电机的相电流进行控制 从而达到细分步进电机步距角的目的 人们曾设计了多种步进电机细分驱动电路 最初对电机相电流的控制是由硬件 来实现的 每一相绕组的相电流用 n 个晶体管构成 n 个并联回路来控制 靠晶 体管导通数的组合来控制相电流 这种细分驱动电路线路复杂 体积大 成本 高 而且电路一旦制造出来就难以改变其细分数 缺乏柔性 因此在目前的实 用中已经很少采用这种方法 实践表明 如果使用 FPGA 进行数字控制 将为步进电机的细分驱动带来 很大的便利 目前 最常用的开关型步进电机细分驱动电路有斩波式和脉宽调 制 PWM 式两种 脉宽调制式细分驱动电路的关键是脉宽调制 它的作用是将给定的电压信 号调制成接近连续的信号 角速度的波动也随着细分数的增大而减小 一般角 速度波动与步距角成正比 与细分数成反比 3 2 2 步距细分的系统构成 图 3 2 所示为四相步进电机的八细分电流波形 从图中可以看出 一般情 况下总有二相绕组同时通电 一相电流逐渐增大 另一相逐渐减小 对应于一 个步距角 电流可以变化 N 个台阶 也就是电机位置可以细分为 N 个小角度 这就是电机的一个步距角被 N 细分的工作原理 或者说 步距角的细分就是电 机绕组电流的细分 从而可驱动步进电机平滑运行 18 图 3 3 所示为步进电机细分驱动系统结构图 直观地反映了步进电机细分驱 动的原理 该系统是由 PWM 计数器 波形 ROM 地址计数器 PWM 波形 ROM 存储 器 比较器 功放电路等组成 其中 PWM 计数器在脉宽时钟作用下递增计 数 产生阶梯形上升的周期性锯齿波 同时加载到各数字比较器的一端 PWM 波形 ROM 输出的数据 A 3 0 B 3 0 C 3 0 D 3 0 分别加载到各数字比较 器的另一端 当 PWM 计数器的计数值小于波形 ROM 输出数值时 比较器输 出低电平 当 PWM 计数器的计数值大于波形 ROM 输出数值时 比较器输出 高电平 由此可输出周期性的 PWM 波形 根据图 3 2 所示步进电机八细分电 图 3 2 四相步进电机 8 细分电流波形 图 3 3 步进电机细分驱动电路结构图 流波形的要求 将各个时刻细分电流波形所对应的数值存放于波形 ROM 中 波形 ROM 的地址由地址计数器产生 通过对地址计数器进行控制 可以改变 步进电机的旋转方向 转动速度 工作 停止状态 FPGA 产生的 PWM 信号控 制各功率管驱动电路的导通和关断 其中 PWM 信号随 ROM 数据而变化 改 19 变输出信号的占空比 达到限流及细分控制 最终使电机绕组呈现阶梯形变化 从而实现布局细分的目的 输出细分电流信号采用 FPGA 中 LPM ROM 查表法 它是通过在不同地址单元内写入不同的 PWM 数据 用地址选择来实现不同通 电方式下的可变步距细分 根据此原理设计出步进电机细分驱动控制器的电路 原理图如图 3 4 所示 图中 S 选择是否输出细分控制信号 u d 控制步进电机的正反转 图 3 5 和图 3 6 分别是图中的 cmp3 和 rom3 模块图 Location PIN 93 OptionValue VCC clk0 INPUT Location PIN 10 OptionValue VCC u d INPUT Location PIN 16 OptionValue VCC clk5 INPUT Location PIN 7 Option Value VCC S INPUT Location PIN 140 Location PIN 139 Location PIN 134 Location PIN 133 OptionValue Y 3 0 OUTPUT GND128 WIDTH 4 Parameter Value 0 1 datab sel dataa result BUSMUX 41 CLKCQ 3 0 CNT8 83 a 3 0 b 3 0 agb cmp3 96 a 3 0 b 3 0 agb cmp3 95 a 3 0 b 3 0 agb cmp3 94 a 3 0 b 3 0 agb cmp3 93 CLK A 1 0 D 3 0 DEC2 125 CLK EN U D CQ 4 0 CNT24 127 address 4 0 inclock q 15 0 rom3 inst F 1 F 2 F 3 P 15 12 P 11 8 P 7 4 P 3 0 F 3 0 q 1 0 q 4 0 clk5 P 15 0 F 0 CLK5 32768Hz KEY8 KEY7 CLK0 4Hz 分 分 分 分 5 分 7分 分 分 分 分 分 分 分 分 分 分 分 分 8分 分 分 分 分 分 分 分 分 分 分 分 分 分 分 分 分 分 图 3 4 步进电机 PWM 细分控制控制电路图 VCC a 3 0 INPUT VCC b 3 0 INPUT agb OUTPUT CHAIN SIZE LPM PIPELINE LPM REPRESENTATION LPM WIDTH4 ONE INPUT IS CONSTANT ParameterValue dataa datab agb LPM COMPARE 1 address 4 0 inclock q 15 0 rom3 inst 图 3 5 cmp3 模块 图 3 6 PWM 波形 ROM 存储器 3 2 3 细分电流信号的实现 从 LPM ROM 输出的数据加在比较器的 A 端 PWM 计数器的计数值加在 比较器的 B 端 当计数值小于 ROM 数据时 比较器输出低电平 当计数值大 20 于 ROM 数据时 比较器输出高电平 如果改变 ROM 中的数据 就可以改变一 个计数周期中高低电平的比例 图 3 4 中的 PWM 计数器 CNT8 将整个 PWM 周期 4 等分 3 2 4 细分驱动性能的改善 经过硬件验证显示 在线性电流的驱动下 步进电机转子的微步进是不均 匀的 并呈现出明显的周期性波动 磁场的边界条件按齿槽情况呈周期性重复 是导致微步距角周期性变化的根本原因 同时 不可避免的摩擦负载以及其他 负载力矩的波动导致失调角出现不规则的小变动或小跳跃 也使微步距角曲线 在周期性波动上出现不光滑的小锯齿形 步进电机的电流矩角特性并非线性函数 而是近似于正弦函数 若使电流 按线性规律上升或下降 必然会造成每一细分步的步距角不均匀 从而影响步 距精度 为此在设计中 需要提高 LPM ROM 数据精度 将数据提高到十六位 使输出的步进细分电流近似为正弦电流 这样不仅提高了步距精度 而且可以 改善低频震荡 3 3 本章小结 本章首先介绍了步进电机的特点及其工作原理 对步进电机细分驱动原理 进行了分析 然后在此基础上提出了一种基于GW48 PK2的FPGA步进电机细分 驱动控制器的设计方案 驱动器细分后完全消除了电机的低频振荡 提高了电 机的输出转矩 提高了电机的分辨率 伴随着不同的数字化技术的发展以及步 进电机本身技术的提高 步进电机将会在更多的领域得到应用 21 第 4 章 步进电机细分驱动控制器的实现 该课题的软件环境是 Quartus Quartus 是 Altera 提供的 FPGA CPLD 开 发集成环境 提供了完整的多平台设计环境 QuartusII 基本操作流程包括 1 建立工作库文件夹和编缉设计文件 2 建立工程 编译前的设置 编译前设置包括 所需要 FPGA 目标芯片选 择 此项有可能在建立工程项目时已作 选择配置器件的工作方式 选择配置 器件和编程方式 选择输出设置 选择目标器件闲置引脚状态等 3 全程编译 这一块负责对设计项目进行检错 逻辑综合 结构综合 输 出结果的编辑配置以及时序分析 在这一过程中 将设计项目适配到 FPGA CPLD 目标器中 同时产生多种用途的输出文件 如功能和时序信息文 件 器件编成的目标文件等等 编译器首先检查出工程设计文件中可能错误的 信息 供设计者排出 然后产生一个结构化的以网表文件表达的电路原理图文 件 4 时序仿真 对工程编译后 必须对其功能和时序性质进行仿真测试 以 了解设计结果是否满足原设计要求 这一步骤适用大型设计 因为对于大型设 计来说 在综合前对派代码仿真 就可以大大减少设计重复的次数和时间 一 般情况下 这一仿真步骤可略去 5 引脚锁定 根据硬件设计要求 对 GW48 EDA 系统的模式进行选择后 要根据电路模式 查阅附录有关芯片引脚对照表 来确定引脚连接 即锁定引 脚 6 配置文件下载 将编译产生的 SOF 格式配置文件配置进 FPGA 中 10 现对其进行详细介绍 4 1 建立工作库文件夹和编辑设计文件 首先建立工作库目录 以便存储工程项目设计文件 任何一项设计都是一项工程 都必须首先为此工程建立一个放置与此工程 22 相关的所有设计文件的文件夹 此文件夹将被EDA软件默认为工作库 一般地 不同的设计项目最好放在不同的文件夹中 而同一工程的所有文件都必须放在 同一文件夹中 4 1 1 新建一个文件夹 首先打开计算机上的任意一个硬盘 如F盘 然后点击鼠标右键新建一个文 件夹 在此取名为stepmoto 则路径为 F stepmoto 4 1 2 编辑源程序 该课题的软件环境是 Quartus 打开软件QuartusII 选择菜单File New选项 在New窗口中的Device Design Files子目录中选择编辑程序所用的语言类型 这里面包括AHDL File Block Diagram Schematic File EDIF File Verilog HDL File和VHDL File 如图4 1所示 图4 1 选择编辑文件的语言类型 本次设计用到了VHDL File这种语言 单击VHDL File选项 在弹出的编辑 窗口中输入VHDL程序如图4 2 23 4 1 3 文件存盘 输入程序结束后进行存盘 选择第一步中新建的工程文件夹F stepmoto 把程序存储在此文件夹中并使文件名与程序中实体名一致 该程序实体名为 Dec2 因此存储文件名为Dec2 vhd 如图4 3 当出现问句 Do you want to creat 时 若单击 是 按钮 则直接进入创建工程流程 因为此文件并非 顶层设计 因此不能在此创建工程 单击 否 按钮 图4 2 编写VHDL语言程序 图4 3 保存文件 按照同样方法完成CNT8 CNT24的程序设计 为下一步的电路设计做好基 础 24 4 2 原理图输入设计 本课题的设计无法由 VHDL 语言设计直接完成 只能通过 VHDL 语言完成 模块设计 然后由原理图输入设计方法完成最终的步进电机细分驱动控制器的 电路结构图设计 4 2 1 mif 文件的设计 在设计控制器前 必须首先完成存放PWM波形的ROM存储器的设计 而 在此之前还必须定制LPM ROM初始化数据文件 QuartusII能接受的LPM ROM 中的初始化数据文件格式有两种 Memory Initialization File mif 格式和 Hexadecimal Intel Formart File hex 格式 实际应用中只要使用其中一种格式 的文件即可 下面介绍建立 mif格式文件的方法 首先在QuartusII中选择ROM数据文件编辑窗 即选择菜单File New命令 并在NEW窗口中单击Other files标签 然后选择Memory Initialization File选项 单击OK按钮后产生ROM数据文件大小选择窗 如图4 4 在此选择ROM的数据 数Number为32 数据宽Word size取8位 单击OK按钮将出现如图4 5所示的空 的mif数据表格 表格中的数据格式可以通过鼠标右键单击窗口边缘的地址数据 弹出的窗口选择 将波形数据填入此表中 如图4 6所示 然后选择菜单 File Save As命令 保存此数据文件 取名为PWM 1 mif 图 4 4 ROM 设置窗 图 4 5 新建 mif 数据表格 图 4 6 输入波形数据 25 4 2 2 rom 存储器的设计 mif 文件建好以后就可以进入 ROM 存储器的设计 在此不妨先打开原理图 编辑窗 选择菜单 File New 命令 在 New 窗口中的 Device Design Files 子目录中 选择 Block Diagram Schematic File 点击 OK 按钮后弹出原理图编辑窗口 如图 4 7 可以看到该编辑窗口左侧有一排工具栏 点击第三个按钮即进入模块选择 Symbol 窗口 如图 4 8 显示了一个 lpm rom 模块 现对 rom 模块定制流程进行 详细介绍 在 Symbol 窗口左栏选择 storage 项下的 LPM ROM 如图 4 8 所示 图 4 7 电路图编辑窗 图 4 8 模块选择窗口 点击 OK 则弹出如图 4 9 对话框 选择 VHDL 语言方式并输入 ROM 文件 存放的路径和文件名 F stepmoto rom3 单击 Next 按钮 26 图 4 9 LPM 宏功能块设置