（核技术及应用专业论文）基于pci总线的低本底γ谱仪多道卡研制.pdf

上璨辉 南华大学硕十学位论文 摘要 本论文以开发p c i 接口多道卡的研制过程为主要内容，阐述了利用p l x 公司的 p c 9 0 5 4 接口芯片配合x i l i n x 公司的c p l d 器件x c 9 5 1 4 4 x l 芯片组成一套实际的p c i 接口朐多道卡来实现核数据采集的具体设计方案，及其开发方法和开发过程。 本论文包括硬件设计和驱动程序开发两大部分，p c i 接口设计、多道设计和驱动 开发三大内容，相应的在文章结构上也分为这三大章节。 在硬件系统中，首先具体介绍了p c i 协议，然后详细介绍了p c i 9 0 5 4 芯片的性能 和特点，然后进行p c 总线具体相应接口的各设计。接着阐述了多道的基本原理，以 及多道的模拟电路，最后用c p l dx c 9 5 1 4 4 x 器件作为多道的数字逻辑控制核心，用 v h d l 语言进编程，进行逻辑控制，采集核信号。 在驱动程序的开发部分，首先阐述了w i n d o w s2 0 0 0 操作系统的工作方式，然后 讨论了w d m 驱动程序模型，接着结合具体的p c i 多道卡进行驱动程序的开发，同时 也简单介绍了驱动程序的调试、安装、i n f 文件的编写及与上层应用程序的通信。本 文中给出了部分驱动程序的源代码。 本论文已完成p c i 接口的多道卡的设计，并对它进行了调试，通过测试表明已能 安装使用。 关键词：p c i 总线，p c i 9 0 5 4 ，多道，驱动程序 工璨辉 南华大学硕士学位论文 t h ed e s i g no fl o w b a c k g r o u n dg a m m a r a ys p e c t r o m e t e r s m u l t i c h a n n e lc a r dw h i c hb a s e so np c ib u s a b s t r a c t t h i sp a p e rp r e s e n t sad e t a i l e dd e s i g no fm u k i - c a r dw h i c hm a k e su s eo fp c i 9 0 5 4a n d c p l d c h i p x c 9 5 1 4 4 x lo fx i l i n x i n cf o r i m p l e m e n t i n g n u c l e a r d a t a a c q u i s i t i o n f u n c t i o n ，i ta l s op r o v i d e sd e s i g na n dp r o c e d u r eo fe x p l o i t a t i o n t h i sp a p e rc o m p r i s e st w om a i np a r t so fh a r d w a r ed e s i g na n dd e v i c ed r i v e r d e v e l o p m e n t ，t h r e ec o n t e n t so fp c ii n t e r f a c ed e s i g n ，m u l t i c a r dd e s i g na n dd e v i c ed r i v e r d e v e l o p m e n t ，a l s oc o r r e s p o n dt ot h r e em a j o rc h a p t e r si na r t i c l e ss t r u c t u r e i nt h eh a r d w a r ed e v e l o p m e n tp a r t ，t h ep r o t o c o lo ft h ep c ii sf i r s ti n t r o d u c e d ，t h e nt h e f e a t u r eo fp c i 9 0 5 4i s i n t r o d u c e d ，t h e nt h ed e s i g no fp c ib u ss p e c i f i ci n t e r f a c ei s c o n c e n t r a t e d n e x ti te l a b o r a t e sb a s i cp r i n c i p l e 、s i m u l a t ec i r c u i to f m u l t i c a r d w i t hv h d l l a n g u a g e ，c p l dc h i px c 9 5 1 4 4 x 1f u n c t i o n sa sad i g i t a ll o g i cc o n t r o lc o r eo f m u l t i c a r d ，i n o r d e rt oa c q u i r en u c l e a rd a t aa tl a s ti nt h eh a r d w a r e d e s i g n i nt h ed e v i c ed r i v e rd e v e l o p m e n tp a r t ，t h ew o r k i n gs t y l eo f w i n 2 0 0 0o p e r a t i n gs y s t e m i sf i r s te l a b o r a t e d ，t h e nt h ew d md r i v e rm o d e l ，t h e nd e v e l o p sd e v i c ed r i v e rw i t i lt h e s p e c i f i cm u l t i - c a r d a tt h es a m et i m e ，t h es t u d ya l s oi n t r o d u c e st h ed e b u ga n di n s t a l l a t i o n o fd e v i c ed r i v e r , i n ff i l e c o m p i l e a n dc o m m u n i c a t i o nc o m p i l eb e t w e e na p p l i c a t i o n p r o c e d u r ea n dd e v i c ed r i v e r t h i sp a p e rg i v e ss o m es o u r c ec o d eo fd e v i c ed r i v e ro ft h e m u l t i c a r d t h ep a p e rh a sa c c o m p l i s h e dt h ed e s i g no f t h em u l t i - c a r dw i t ht h ep c ib u si n t e r f a c e ， a n dt h ec a r dh a sa l r e a d yb e e nt e s t e dw o r kn o r m a l l y w a n gc a n h u i ( n u c l e a rt e c h n o l o g ya n da p p l i c a t i o n ) d i r e c t e db yp r o f e s s o rl i n gq i u k e y w o r d s ：p c ib u s ，p c i 9 0 5 4 ，m u l t i c h a n n e l ，d e v i c ed r i v e r i i 王璨辉南华大学硕上学位论文 第一章引言 在原子核物理、环境监测、考古、地质及辐射防护等领域都需要测量很弱的放射 性。由于铀、钍、镭和钾等天然放射性核素广泛存在于自然界，因此也存在于测量装 置和周围环境中。这样，就使得待测样品的放射性被天然放射性所掩盖住，使之很难 测出。因此就需要低本底y 谱仪系统来进行测量分析。 随着工业废渣的开发利用和人民生活水平的提高，大量的工业废渣被用作建筑材 料，各种天然石材广泛用于室内装修。任何来自天然环境的建筑材料都含有一定的天 然放射性核素，不同材料的放射性水平不同。由于城市居民大约有8 0 的时间是在室 内渡过的，所以建材中的放射性成为居民受照射的一个重要来源。 针对建材中的放射性测量，我们课题组已经自主开发建立了一套低本底y 谱仪系 统，且已经在实验室里开展了应用工作。在测量衡阳市土木建筑物所使用的红砖或水 泥种的放射性物质”2 r n 、”2 t h 、“k 的含量时，样品在衡阳建材市场成品里随机选取常 用、有代表性的各类建材，带回之后将建材样品粉碎过筛( 6 0 目以上，最好2 0 0 目) 、 烘干处理，称重后装入与刻度谱仪的标准源相同形状和体积的聚乙烯样品盒中，密封 后放置3 4 周，待短寿命子体或其他核素衰变后再进行测量。然后再依据建筑材 料放射性核素限量( g b 6 5 6 6 - 2 0 0 1 ) 标准给出相关结果和结论。 多道卡是低本底y 谱仪能谱数据采集系统中的重要组成部分，它的性能很大程度 上决定了核信息采集的正确性，是核数据处理的基础，其性能好坏决定了y 谱仪的测 量精度。 由于传统的多道卡是采用i s a 插槽，而现在随着计算机技术的发展，微机中低性 能的i s a 总线将被淘汰或己经淘汰，在现有的计算机主板上也基本上很难找到i s a 插槽了，因此，只有符合p c i 标准的多道卡，才能适应发展与需求。因此对基于p c i 总线的多道卡的研制也迫在眉睫。 本课题就是研制适用于低本底y 谱仪系统的p c i 接口的多道卡，使其适应现有的 计算机主板，且能与系统原来的采集、分析软件相配合，进行低本底的实际测量和分 析。 上璨辉 南华大学硕士学位论义 第二章多道卡的p c i 接口设计 2 1p c i 总线协议介绍 2 1 ip c i 总线的发展背景 现代工业p c 机通常把主板芯片按不同功能分为两个功能组：一个功能组称为 h o s t p c i 桥( 通常称为北桥) ，p c i 总线通过“北桥”( n o r t hb r i d g e ) 连接处理器总 线到基础p c i 总线。一个功能组称为p c i i s a 桥( 通常称为南桥) ，p c i 总线通过“南 桥”( n o r t hb r i d g e ) 连接基础p c i 总线到i s a ( e i s a ) 总线。 南桥通常含有中断控制器、i d e 控制器、u s b 控制器、d m a 控制器。南桥和北桥 共同构成芯片组。另外，还从p c i 扩展桥( p c i t o p c ib r i d g e ) 将基础的p c i 总线连 接到次级的p c i 总线，从而突破p c i 总线的负载限制，实现p c i 总线的扩展。 p c i 局部总线是为了在高集成化外围控制设备、系统存储器等之间提供一种交 互的机制。下图是一个典型的p c i 局部总线系统的结构。 图2 i 1p c i 局部总线系统的结构框图 由图2 1 1 可见，p c i 总线、扩展总线、处理器、存储器和各种外设之间的连接 千璨辉南华大学顾士学位论文 关系。精确的讲，p c i 总线是一种夹层总线( 这样可扩展连接不同形式的总线) ，它可 以通过一种称之为“桥”( b r i d g e ) 的接口连接计算机的不同部分，无论在系统单元内 部还是机箱外部。 现在，常见系统中的主要总线包括： 处理器总线：这是系统中速度最快的总线，而且是芯片组与主板的核心。这条总 线主要由处理器使用，用来与高速缓存、主存及北桥传送信息。 i s a 总线：是8 m h z1 6 位总线，它是一条低速系统总线，最大传输速率仅为8 m b s ， 且c p u 占用率高、占用硬件中断资源等。i s a 总线由南桥产生，它担当i s a 总线控制 器以及更快的p c i 总线间的接口。主板的s u p e r i o 芯片也通常连接到这条总线之上。 p c i 总线：这是3 3 m h z3 2 位总线，所有新的4 8 6 系统及p e n t i u m 处理器均使用它。 总线由担当p c i 控制器的芯片组北桥生成。高速外围设备如s c s i 适配器、网卡、显 卡等均可插入到p c i 总线插槽中。 p c i 总线其英文全称为p e r i p h e r a lc o m p o n e n ti n t e r c o n n e c t ，即外部设备互连。 它是一种局部总线，之所以称为局部总线，是因为这个总线不再象原来的i s a 总线那 样，即i o 总线速度与处理器总线速度不再是一样的。 p c i 总线是一种高性能、与c p u 无关的3 2 或6 4 位地址数据复用的总线，它使用 独立于处理器的3 3m h z 时钟，峰值传输速率1 3 2m b i t s ，在6 6m h z 主频时，对于 3 2 位数据通路和6 4 位数据通路带宽的峰值，可分别达到2 6 4 m b i t s 或5 2 8 m b i t s 的 带宽。它支持突发传输、即插即用、电源管理等功能，支持硬件资源动态自动配置， 支持即插即用。在p c i 设备插入p c i 插槽或上电后，p c i 总线配置机构自动根据p c i 设备的要求实现配置，p c i 总线支持内存读写、i o 端口读写、中断机制和d m a 功能。 p c i 总线通过桥接技术保持与传统总线如i s a ，e i s a ，m c a 等标准的兼容性，使 高性能的p c i 总线与己大量使用的传统总线技术特别是i s a 总线共存。 2 1 2p c i 总线的特性： ( 1 ) 突发性传输 p c i 总线的数据传输是一种线性突发( b u r s t ) 的数据传输模式，亦即数据帧的传 王璨辉南华大学硕士学位论义 输模式，可确保总线不断满载数据，使p c i 总线达到其峰值速度。外围设备一般会由 内存某个地址顺序接受数据，这种线性或顺序的寻址方式，意味着可以由某一地址起 读写大量数据，然后每次只需将地址自动加一，便可接受数据流内下一个字节的数据。 线性突发传输能够更有效地运用总线的带宽去传输数据，减少无谓的地址操作。 ( 2 ) 采用总线控制和同步操作 总线主控是大多数总线都具有的功能，目的是让任何一个具有处理能力的外围设 备暂时接管总线，以加速执行高吞吐量、高优先级的任务。p c i 独特的同步操作功能 可保证微处理器能够与这些总线主控同时操作，不必等待后者的完成。 ( 3 ) 自动配置功能 p c i 总线标准为p c i 接口提供了一套完整的自动配置功能，使p c i 接口所需要的 各种硬件资源如中断、内存、i o 地址等通过即插即用的b i o s 在系统启动时进行自 动配置，从而使p c i 接口达到真正的即插即用。 ( 4 ) 编码总线命令 和通常i s a 总线不一样，p c i 总线没有读、写控制线，总线的操作状态即总线命 令由4 根( 对3 2 位总线而言) 信号编码表示，最多可表示1 6 种操作，在总线规模最 小的前提下提供最强的总线功能。 ( 5 ) 地址、数据总线复用 p c i 总线上的地址总线和数据总线是分时复用的。在每个总线操作的第一个周期 传送地址，然后接着传送数据。 ( 6 ) 总线错误监视 p c i 总线专门有两根信号线，用来监视总线上数据和系统工作的有效性，当总线 上传输的地址或数据出现错误时能及时指出并指正。 ( 7 ) 不受处理器限制 p c i 总线通过c p u 局部总线到p c i 总线之问的桥接器形成了一种独特的中间缓冲 器设计方式，它将中央处理子系统与外围设备分开，使p c i 总线具有独立于处理器的 结构特点。 ( 8 ) 预留了发展空间 p c i 总线在开发时预留了充足的发展空间。例如，p c i 总线支持6 4 位地址、数据 4 王璨辉 南华大学硕十学位论文 多路复用，p c i 插槽能同时接插3 2 位和6 4 位插卡。 ( 9 ) 高性能价格比 p c i 总线的接口芯片将大量系统功能高度集成，节省了逻辑电路，耗用较小的电 路板空间，使成本降低。p c i 总线采用地址、总线复用方式，p c i 总线上的接口引脚 数减至五十以下。 2 1 3p c i 总线信号 1 9 9 1 年，i n t e l 公司对p c i 局部总线进行了定义，并与i b m ，c o m p a q ，h p ，n e c 等1 0 0 多家公司联合起来，于是，p c i 局部总线标准1 0 版技术规范于1 9 9 2 年6 月 2 2 日推出，2 0 修改版于1 9 9 3 年4 月发布，2 1 修改版于1 9 9 5 年第一季度发布，最 新的2 2 修改版于1 9 9 9 年2 月发布。目前应用的p c i 局部总线规范2 2 版包括p c i 局部总线部件和扩展板的协议、电气、机械和配置规范，并规定了p c i 的硬件环境。 根据p c i 协议，p c i 总线的信号线分为地址线、数据线、接口控制线、仲裁及系 统线等。 ( 1 ) 系统引脚：包括时钟和重启引脚。 ( 2 ) 地址和数据引脚：包括3 2 条传输地址和数据的引线，其余的引线是为了配合 它而使用的。 ( 3 ) 接口控制引脚：用来保持m a s t e r 和t a r g e t 之间通信的一致性。 ( 4 ) 仲裁引脚：和其他的p c i 信号线不同，这些不是共享的数据线。每一个p c i m a s t e r 都有它自己的仲裁信号线来直接和a r b i t o r 相连接。 ( 5 ) 错误监测引脚：用于奇偶校验和其他错误的报告。 除此之外，p c i 还提供了另外5 0 条可选的信号线来支持中断、缓存、及6 4 位扩 展等功能。 对于p c i 从设备或者目标设备需要4 7 条信号线，而对于主设备的p c i 接口至少 需要4 9 条信号线。在信号术尾加上“# ”号的信号表示低电平有效，其它表示高电平 有效。p c i 设备工作在主控( m a s t e r ) 方式下，该设备的p c i 信号比从设备多了“r e q # ” 和“g n t # ”两个信号。 王璨辉 南华人学硕士学位论文 糍骚：吲d 3 1 。：；0 啭0 ； 、 d 瞄：3 司 c b e r 7 ：4 降： ， p a r 6 4、 ，r 6 4 # f ：f ，r a m i f 。j ； p c i i n t e r f a c el ” c o m p l i a n t c o n t r o l 8 m ” 0 疰v i c e f d e 憾e l 、 l 、 n 一 ； ；w r i 3 #( e r r o r ( p 日 r e p o t t i n g ”8 “ 二s o o n e r b i t r a t i o n 脒。 ， t d i 啼m e r s o n 协l 、 t 0 0 ，n ik- ，tck ， s y s t e m 口i m： 二tms ：t r s t # 图2 1 2p c i 引脚图6 1 p c i 总线的信号线分为必备和可选两大类，必备的信号线是一个3 2 位p c i 接口 必不可少的，且通过这些信号线可实现完整的p c i 接口功能，如信息传输、接口控制、 总线仲裁等。可选的信号线为p c i 接口进行功能和性能扩展时使用，如6 4 位地址数 据、中断、6 6 m h z 主频的信号线。 信号类型分为5 种： ( 1 ) i n ：输入信号； ( 2 ) o u t ：输出信号； ( 3 ) t s ：表示双向三态输入输出信号； ( 4 ) o d ：漏极开路信号，以线或形式允许多个设备共同驱动和分享； ( 5 ) s t s ：表示一种持续的并且低电平有效的三态信号。在某一时刻只能属于一 个主控并被其驱动。这种信号从有效低电平变为浮空( 高阻状态) 之前，必须保证使其 具有至少一个时钟周期的高电平状态，另一个设备想要驱动它，至少要等到该信号的 原有驱动者将其释放( 变为三态) 一个时钟周期之后才能丌始。 6 南华人学硕上学位论文 信号类型描述 a d 3 1 ：o t s3 2 地址数据总线 c b e 3 ：o 1 丫s字节命令使能 f r a m e #s 吒| s交易开始 t r d y 群s 飞 s目标准备好 i r d y 存 s h s主设备准备好 d e v s e l #s t s目标确认交易 s t o p 撑s t s目标重试、断开或终止 l o c k #s t s锁定信号 i d s e l1 n配置读写 c l k1 n时钟 r e s e w i n 复位 e d j q # t s总线占用请求 g n t f1 丫s获得总线 p a r 撑t s奇偶校验 p e r r 并s ，t s数据奇偶校验错 s e r r 捍 s 门s 系统奇偶校验错 i n t a 拌o d单功能设备中断用 i n t b #o d多功能设备中断用 i n t c #o d多功能设备中断用 i n t d #o d多功能设备中断用 表2 1 1p c i 各信号线的类型及功能 2 1 4 p c i 局部总线的操作 2 1 4 1 总线命令 p c i 总线传输采用命令驱动方式，总线命令的作用是用来规定主、从设备之 间的传输类型，它出现于地址期的c b e 3 ：0 # 上“1 。p c i 总线命令如表2 1 2 所 不 c b e 3 ：0 #命令类型说明 0 0 0 0中断应答( 中断识别) 0 0 0 1特殊周期 0 0 1 0i o 读( 从i 0 口地址中读数据) 0 0 1 1 i o 写( 向i 0 地址空间写数据) 0 1 0 0保留 0 1 0 l保留 王璨辉南华大学硕士学位论文 0 1 1 0存储器读( 从内存空间映象中读数据) 0 1 1 1存储器写( 向内存空间映象中写数据) 1 0 0 0保留 1 0 0 1保留 1 0 l o配置读 1 0 1 l配置写 1 l o o存储器多行读 1 1 0 1双地址周期 1 1 1 0存储器一行读 1 1 1 1存储器写并无效 表2 1 - 2p c i 总线命令表 2 1 4 2p c i 局部总线协议基础 i p c i 局部总线传输协议 p c i 总线传输协议是同步传输协议，所有p c i 操作均同步于p c i 时钟，p c i 总线 的基本传输规则是突发传输方式。p c i 支持存储器空间和i o 空间的突发传输。一个 突发分组由一个地址节拍和一个或多个数据节拍组成。 p c i 总线上的数据传输基本上都是由以下三条信号线控制的： f r a m e # ：由主设备驱动，指明一个数据传输的起始和结束。 i r d y # ：由主设备驱动，允许插入等待周期。 t r d y # ：由从设备驱动，允许插入等待周期。 当数据有效时，数据需要无条件设置x r d y g 信号( 写操作为i r d y # ，读操作为 t r d y # ) 。接收方可以在适当的时间发出它的x r d y # 。f r a m e # 信号有效后的第一个时 钟前沿是地址周期的开始，此时传送地址信息和总线命令。下一个时钟前沿开始一个 或多个数据周期，每逢i r d y g 和t r d y # 同时有效时，所对应的时钟前沿使数据在主、 从设备之间传送，在此期问，可由主设备或从设备分别利用i r d y g ；和t r d y # 的无效插 入等待周期。 一旦主设备设罱了i r d y # 信号，直到当前数据周期结束为止，主设备不能改变 f r a m e g 信号和i r d y g 信号。而从设备一旦设置了t r d y # 信号或s t o p g 信号，就不能改 变d e v s e l # ，t r d y # 或s t o p # ，直到当前的数据周期完成。 i i 总线传输操作 王璨辉 南华人学硕上学位论文 p c i 总线传输包含读、写和中止三个内容。 ( 1 ) 读传输： 当f r a m e # 有效时，读传送开始，在a d 3 1 ：0 上保持有效地址信号，同时c b e 上保持一个总线命令。如果总线命令为0 1 1 0 b ( 存储器读命令) ，同时a d 3 1 ：0 的地址 又在目标设备的地址范围内，该设备将置d e v s e l # 信号有效( 低电平，然后主设备停 。i e 驱动a d 3 1 ：0 ，置i r d y # 为低，表明主设备准备好接收数据。第一个数据节拍产生 于第四个时钟周期( 第三个时钟为转换周期) 。在这个数据周期内，c b e 3 ：0 信号是 字节允许，以表示数据总线的哪些字节有效。这设备在接下来的每个时钟周期的上升 沿检查t r d y # 信号，若t r d y # 为高电平( 无效) ，表示从设备没有准备好，主设备自动 插入等待周期，反之，将传送数据，完成一个数据节拍。当主设备使f r a m e g 从有效 变为无效，表示当前是最后一个数据节拍。 d e v s e l # 信号和t r d y # 信号是由被地址期内所发地址选中的设备从设备提供的， 但要保证t r d y # 在d e v s e l # 之后出现。而i r d y # 信号是发起读操作的设备( 主设备) 根 据总线的占用情况自动发出的，数据的真正传输是在i r d y # 和t r d y # 同时有效的时钟 前沿进行的。这两个信号的其中之一无效时，就表示需插入等待周期，此时并不进行 数据传输。这说明一个数据期可以包含一次数据传输和若干个等待周期。 图2 1 _ 3 示意了当f r a m e # 置1 后开始的地址段和数据段中各个数据信号之 间的配合关系。 c 。x ? f l r 、_ 7 、彳f 一234568 0 讯圳甜= 墨i 毒 i 摩：妻： a 。皇压叠毒= ( 亟釜二x 至基 主巫盎毒= i 蓉l 本l 竺l 冬一晕毒l l 蠢l l 三l 毒 愀 哪 r r s t 刚 王璨辉南华大学硕士学位论文 图2 1 3 读传输6 j ( 2 ) 写传输： 在写传输中，由于地址和数据都是主设备提供，不存在a d 3 1 ：0 切换驱动的问 题，所以没有转换周期。除此之外，写传输和读传输类似，数据节拍完成的工作是相 同的。 图2 1 4 示意了同样当f r a m e # 置“1 ”后开始的地址段和数据段中各个数据信 号之间的配合关系。 c l k 厂_ 厂- 厂、厂_ 厂_ 厂_ 厂_ 厂_ 厂 ?j? ，r m 科二i 、jlil j = 二t = 主= 宴二 c b e # - - - - - i 二题至k 巫匠咂二= 二j 亘叵= 二耻尊 i r d y # i t r d y # ； 二l 辫簿 d e v s e l # i 只! !li 一 恙云意气赢静气丽声七丽百_ p h a s e p h a s ep h a s ep h a s e 一b u st r a n s a c t i o n 图2 1 4 写传输【6 j ( 3 ) 传输中止 在以下情形下主设备或从设备需要中止当前的总线传输。 a 主设备启动的中止：主设备要求p c i 总线中止当前的传输，有三种情况： 正常完成：当一次传输内的所有数据均被从设备接收或发送完成时，主设备j 下常 完成了一次总线传输。 超时：每个p c i 主设备允许使用总线时，只能完成一次数据传输。若一个主设备 占用了p c i 总线并突发传输数据，此时总线仲裁器将总线所有权分配给了另一主设 备，这就要求当前传输的主设备不能长时间占用总线，以避免已获总线拥有权的主设 1 0 王璎辉南华人学硕士学位论文 备死等现象的出现。 异常中止：当主设备发出p c i 请求命令起始地址后，过了5 个p c i 时钟仍与从设 备响应请求，主设备中止当前传输。 b 从设备启动的中止：从设备利用s t o p # 信号指示主设备中止当前的数据传输。 i i i p c i 总线仲裁 p c i 总线结构采用集中仲裁机制，每个p c i 主设备都有独立的r e q # 总线( 占用请 求) 和g n i 、# ( 总线占用允许) 2 条信号线与中央仲裁器( c e n t r a la r b i t e r ) 相连，由中央 仲裁器对各设备的申请进行仲裁，决定由谁占用总线。 总线仲裁规则基本要求如下： ( 1 ) 如果被授予总线所有权后( g n t # 有效) ，主设备尚不能开始总线操作，它应放 弃所有权，而由中央仲裁器重新仲裁；如果该设备不放弃所有权，且在第1 6 个c l k 周期仍不能开始操作，中央仲裁器则认为该主设备为“死设备”，以后也不再授予其 总线所有权。 ( 2 ) 被授予总线所有权的主设备应在8 个c l k ( 推荐为2 3 个) 周期内，驱动 a d 3 1 ：0 和c b e # 3 ：0 信号线至1 个稳定电平；在9 个c l k ( 推荐为3 4 个) 周期内 驱动p a r 信号至1 个确定电平。 ( 3 ) 当一个主设备拥有总线所有权时( r e q # 和g n t # n g 有效) ，若中央仲裁器想把总 线所有权转交给另外一个主设备，它将置当前设备的g n t # 无效，此时有2 种情况： 当前主设备正在进行操作( f r a m e # 有效) ，那么当前主设备完成操作后，交回总线 所有权。 当前主设备处于空闲期( f r a m e # 和i r d y # 均无效) ，它将立刻交回所有权。 ( 4 ) p c i 主设各可在任何需要时刻对总线提出申请，r e q # 有效后，也可以在任何 时刻撤回申请。但在一个操作周期如果发生重试、断开、目标设备故障引起的操作中 止，r e q # 必须置为无效。这是因为中央仲裁器只监视p c i 总线的r e q # ，f r a m e # 和i r d y # 信号，而对s t o p # 信号引起的中止是不知道的。这样将不能及时把总线所有权转交给 其他提出申请的设备，因此要置r e q g 为无效。 ( 5 ) 若总线不是在空闲状态，一个主设备的g n t # 无效和下一个主漫备的g n t # 有效 之间至少应有个c l k 周期，否则会在a d 和p a r 信号线上出现时序冲突。 工毪辉南华大学硕士学位论文 i v p c i 局部总线编址 p c i 定义了三个物理空问：存储器地址空间、i 0 地址空间和配置空间。前两个地 址空间是微机都有的，配置地址空间用以支持p c i 的硬件配置。p c i 局部总线的编址 是分布式的，每个设备都有自己的地址译码，从而省去了中央译码逻辑。p c i 支持正 向和负向两种风格的地址译码。所谓正向译码，是指每个设备都监视地址总线上的访 问地址是否落在它的地址范围，其速度较快：所谓负向译码，是指该设备要接受未被 其他设备在正向译码中接受的所有访问，此种译码方式只能由总线上的一个设备来实 现，由于它要等到总线上其他所有设备都拒绝之后才能行动。在配置地址空间，由 a d 7 ：2 寻址6 4 个双字寄存器，当一条配置指令的地址被译码，i d s e l # 有效且a d 1 ：0 = 0 0 时，设备判定是否是寻址自己的配置寄存器。如果不是则不理会当前操作。 2 1 5 配置空间 当系统上电自举时，b i o s 里的配置软件必须检测p c i 总线，确定有哪些计算机 设备在p c i 总线上，以及它们的配置要求，迸行系统配置。p c i 配置访问就是用于访 问设备的配置寄存器，而i n t e lx 8 6c p u 系列仅支持内存空间、i o 空间，因此p c i 桥必须提供配置空间的访问方法，以便允许处理器去访问这个空间。p c i 系统支持内 存空间、i 0 空间和配置空间。所有p c i 设备必须有一个具有独立配置地址空间来实 现p c i 协议规定的配置寄存器，从而能够实现参数自动配置，使p c i 设备实现真正的 即插即用。 p c i 总线标准规定的配置空问总长度为2 5 6 个字节，配置信息按一定的顺序和大 小依次存放。前6 4 个字节配置空间称为头标区，p c i 总线设备都有该配置空间。头 标区的功能主要是用于识别设备，定义主机访问p c i 板卡的方式( 是i 0 访问还是m e m 访问、中断号等) 。其余的1 9 2 个字节空间称为本地配置空间，因卡而异，主要定义 卡上局部总线的特性、本地空间基地址及范围等。因p c i 规范的通用性，所以每一块 p c i 总线扩展板卡都只是实现配置空间的一个子集。 设各识别 供应商代码 状态命令 0 0 h 0 4 h 王璨辉南华大学硕士学位论文 分类代码 版本 c a c h e 大 内含自测试头标类型延时计数 小 基址寄存器0 基址寄存器1 基址寄存器2 基址寄存器3 基址寄存器4 基址寄存器5 c a r d b u sc i s 指针 子系统代码子系统供应商代码 扩展r o m 基地址 保留能力指针 保留 中断线 m a xl a tm i ng n t中断引脚 表2 1 3 配置空间头标区 所有符合p c i 要求的从设备都必须支持头标区中的供应商识别、设备识别、命令、 状态、版本、分类代码和头标类型字段。其他寄存器的实现是可选的，也就是可以将 它们当作保留的寄存器来处理，具体视设备的功能而定。 配置空间的功能： ( 1 ) 设备识别 在头标区有5 个字段涉及设备的识别。所有的p c i 设备必须实现这些字段，配置 软件利用它们就能确定在p c i 总线上有什么样的可用设备，这些寄存器都是只读寄存 器。 供应商识别字段( v e n d e ri d ) ：标明设备的制造商。 设备识别字段( d e v i c ei d ) ：表明特定设备。 版本号识别字段( r v i s i o ni d ) ：指定设备特有的修改识别代码。 头标类型字段( ( h e a d e rt y p e ) ：指出设备是否包含多功能。 分类代码字段( c l a s sc o d e ) ：标明设备的总体功能和特定的寄存器编程接口。 ( 2 ) 设备的控制 头标区中的命令寄存器可为发出和响应p c i 局部总线命令以提供对设备的粗略 呲 噼 姗 删 王璨辉 南华大学硕士学位论文 控制。当向这个寄存器写入0 时，对应的设备在逻辑上除了可进行配置访问外，其他 所有访问均与总线脱开。根据一个设备的功能要求，命令寄存器的个别位可以实现， 也可以不实现。“3 图2 1 5 命令寄存器格式 状态寄存器用于记录p c i 局部总线有关事件的状态信息。设备可以根据自己的功 能来决定实现状态寄存器的那些位，不一定要实现所有的位。 ( 3 ) 基址寄存器 p c i 设备可以在地址空间中浮动是p c i 总线的最重要的功能之一，能够简化设备 的配置过程。r o mb i o s 在引导操作系统之前必须建立一个统一的地址映射，通过基 址寄存器来获得p c i 设备的内存或i o 请求，从而在系统资源中分配合理的地址空间。 基址寄存器的b i t o 用来决定设备申请的是存储器空间还是i o 空间，为o 表示 存储器空间，为1 表示i o 空间。当b i o s 在基址寄存器中为该设备分配好空间后， 就把物理地址写回到寄存器中，这样设备驱动程序就可以从中获取物理地址，如果采 用w i n 3 2 应用程序，就需要在驱动程序中把内存地址转换成线性地址才能给应用程序 使用，i o 地址可以直接使用。 ( 4 ) 其他寄存器 中断线寄存器( i n t e r r u p tl i n e ) 是用来报告中断线的连接情况，对于x 8 6 兼容 p c ，这个寄存器的值与标准8 2 5 9 配置中的i r q 编号( 0 1 5 ) 对应，2 5 5 表示没有连接 到中断控制器，1 5 2 5 5 之间的值保留。 干璨辉南华大学颤十学位论文 中断引脚寄存器( i n t e r r u p tp i n ) 表示设备使用了哪个中断线，值0 1 h 一0 4 h 分别 对应于i n t a # 一i n t d # 。如果设备没有使用中断线，则必须将该寄存器清0 ，0 5 h f f h 为保留。 2 2p c i 9 0 5 4 介绍 2 2 1 引言 随着p c i 规范的不断完善，p c i 规范的芯片也在更新换代。目前，开发p c i 接口 设备有两种方法：一种方法是采用可编程逻辑芯片，它的最大好处是比较灵活，用户 可以根据自己的需要开发出适合于特定功能的芯片，而不必实现p c i 的全部功能。现 在有许多生产可编程逻辑器件的厂商，如x i l i n x 的l o g i c o r e 和a l t e r a 的a m p p 都提 供经过严格测试的p c i 接口功能模块，用户只要进行组合设计即可。另一种常用的方 法是使用专用接口器件，通过专用芯片可以实现完整的p c i 主控模块和目标模块的功 能，将复杂的p c i 总线接口转换为相对简单的用户接口，用户只要设计转换后的总线 接口即可。 专用接口芯片具有较低的成本和通用性，能够有效降低接口设计的难度，缩短开 发时间。现有的p c i 接口芯片主要有a m c c 公司的a m c c s 5 9 x x 系列和p l x 公司的 p c i 9 0 x x 系列。p l x 公司在p c i 总线接口芯片市场占有相当大的份额，国内也用的最 多，技术相对成熟。该公司的p c i 9 0 5 4 芯片是广泛应用的接口芯片，我们采用的就是 这种芯片。 2 2 2p c i 9 0 5 4 特性 p c i 9 0 5 4 是美国p l x 公司继p c i 9 0 5 2 之后推出的又一低成本p c i 总线接口芯片。 它采用了先进的p l x 数据管道结构技术，可以使局部总线快速转换到p c i 总线上。 p c i 9 0 5 4 是3 2 位、3 3 m h z 的通用p c i 总线控制器专用芯片，功能强大、使用灵活，符 合p c iv 2 2 规范。p c i 9 0 5 4 作为一种桥接芯片，在p c i 总线和l o c a l 总线之间传递 信息，既可以作为两个总线的主控设备去控制总线，也可以作为两个总线的目标设备 王璨辉 南华人学硕上学位论文 去响应总线。 p c i 9 0 5 4 主要有以下特性： 提供了两个独立的可编程d m a 控制器，每个通道均支持s c a t t e r g a t h e r 的d m a 方式，d m a 通道0 支持请求d m a 方式。 p c i l o c a lb u s 数据传送速率高达13 2 m b s 。 具有可选的串行e e p r o m 接口。 本地总线时钟由外部提供，该时钟町和p c i 时钟异步。 具有8 个3 2b i tm a i l b o x 寄存器和2 个3 2 位d o o rb o l l 寄存器。 两种封装形式：1 7 6 引脚的p o f p 和2 2 5 引脚的p b g a 封装。 其引脚信号分为4 类：电源、地的引脚，串行e e p r o m 接口引脚，p c i 系统总 线接口引脚，本地总线模式及处理器独立接口引脚。 2 2 3p c i 9 0 5 4 内部结构 弱k 炳龆既蔑督帮嚣i ，一 媸卵时闸 | | 1 串 r 慰哥 尊恤奇杠器 1r r 咎p 代o m r o 墒窟寄存搿| | 一 k i 总钍状态帆 0 c i 主拧传输 p c id m 州e 渔 p c l 嚏缸h 罨f r f d ； 盥接生设晷w l 直接土设番凑 d m 0 ( p c i 船龉】 d 州 i p a 搠储) 【直接挑 殳备写 两甜羁妊生 托耐f i 鞠， 局i l f t 挣 0 m a 傅轴 崩耙t 性 f 图2 2 ，1p c i 9 0 5 4 内部结构框图 阿稠 lr i 总鲤博甓l f 嚣黼l l 址钱埘，非i 鬯 l p c i 9 0 5 4 内部有5 个内部寄存器组：p c i 配置寄存器组、l o c a l 配置寄存器组、 d m a 寄存器组、运行寄存器组、消息队列寄存器组。p c i 配置寄存器配置p c i 9 0 5 4 的 p c i 总线接口方面的属性，本地配置寄存器配置p c i 9 0 5 4 的本地总线接口的属性。 一 一附盥蛙接口 土璨辉南华人学硕士学位论文 下面简单介绍各寄存器组中一些重要的寄存器。 ( 1 ) p c i 配置寄存器组 p c i i d r 1 5 ：0 ：设备商i d 号 p c i i d r 3 1 ：1 6 ：设备标志号 p c i c c r 7 ：0 ：寄存器标准编程接口，无定义 p c i c c r 1 5 ：8 ：类码( 其他桥设备) p c i c c r 2 3 ：1 6 ：基本类码( 桥设备) p c i s v i d 1 5 ：0 ：子系统i d 号 p c i s i d 1 5 ：0 ：子系统生厂商i d 号 在p c i 9 0 5 4 中，p c i s v i d 和p c i s i d 这两个寄存器的值分别为i o b 5 h 和9 0 5 4 h 。 p c i i p r 7 ：0 ：中断引脚寄存器 p c i b a r o ：表明p c i 9 0 5 4 中的l o c a l 总线配置寄存器组、运行寄存器组和d m