基于WSN的D类射频功放设计毕业论文.doc

基于WSN的D类射频功放设计毕业论文目录摘 要IAbstractIII第 1 章 绪论11.1 研究背景11.2 研究内容及设计指标31.2.1 研究内容31.2.2 设计指标41.3 论文组织4第 2 章 功率放大器设计基础52.1 功率放大器的分类52.1.1 A类功率放大器62.1.2 B类功率放大器72.1.3 AB类功率放大器82.1.4 C类功率放大器82.1.5 D类功率放大器92.1.6 E类功率放大器102.1.7 F类功率放大器122.2 共轭匹配和负载线匹配142.3 D类放大器原理分析142.4 D类功率放大器功率损耗分析152.4.1 晶体管损耗152.4.2 负载网络的损耗162.4.3 高次谐波损耗162.5 CMOS功率放大器设计要点16第 3 章 应用于WSN的D类功率放大器设计193.1 电路结构设计193.1.1 总体结构设计193.1.2 驱动放大级和输出放大级的设计193.1.3 负载网络设计223.1.4 数字功率控制的实现243.1.5 偏置电路的设计243.2 功率放大器的前仿真253.2.1 功率放大器输入输出匹配仿真253.2.2 功率放大器稳定性仿真263.2.3 TT工艺角下的增益和功率附加效率仿真273.2.4 FF工艺角下的增益和功率附加效率仿真433.2.5 SS工艺角下的增益和功率附加效率仿真48第 4 章 结论和展望504.1 总结504.2 展望50参考文献51致 谢52I第 4 章 结论和展望第 1 章 绪论 1.1 研究背景无线传感网络（WSN）是一种利用空间上分布的传感器件自动检测诸如温度、声音、震动、气压、位移或者污染物等物理或环境变量的无线网络12。它在物理世界和数字世界中起到一个桥梁的作用。 WSN的起源来自于军方的应用，无线传感器网络的构想最初是由美国军方提出的，美国国防部高级研究所计划署（DARPA）于1978年开始资助卡耐基梅隆大学进行分布式传感器网络的研究，这被看成是无线传感器网络的雏形。在这些项目取得进展的同时，其应用也从军用转向民用。如今，WSN越来越多的应用到环境和生态控制、医疗、家庭自动化、交通控制等民用场合13，被认为是对21世纪产生巨大影响力的技术之一，在不远将来会改变我们的生活。无线传感器网络的相关性很强，在特定应用背景下，以一定网络模型规划出的传感器节点的集合，图1.1便是一个无线传感器网络模型。除了网络节点外，网络中还包含一个或数个基站，基站可以是移动的也可以是固定的4。网络节点时刻都在监测着网络所处的应用环境，当事件发生的时候，该事件周围的节点可以监测到并产生相关的数据，然后通过无线链路发送给基站。基站处理接收到的数据，并通过高质量的链路来发送给外网进行进一步处理。图 1.1 无线传感网络构架 在理论上，无线传感网路具有高密度的传感器网络节点，如图1.2所示，两两之间一般相距小于10米。一个典型的分布是具有一些相邻的节点位于通信半径内。每个传感器节点具有如下几个功能：感知环境中的物理参数、处理数据、通过无线链路把信息传送到相邻节点。图 1.2 WSN节点示意图5WSN有如下一些特性：（1） 传感器网络节点数量大大空间分布的观察需要大范围的分布传感器网络节点，特别是考虑到独立的传感器节点容易失效的问题。因此WSN通常包括几百个甚至上千个传感器节点以保证大的覆盖范围和足够的冗余，这和传统的无线网络相比高出了很多。（2） 严格的功耗要求功率是WSN中最需要严格控制的资源。因为没有供电设备，传感器节点需要能够独立的工作数月甚至数年。而这期间电池通常是其唯一的电源，以支持感应、信号处理和通信等模块。更严重的是，由于WSN的大范围分布和可能的恶劣环境，使得电源的更换工作变得十分困难的。这不像手机、PDA等手持设备那些可以用人力进行充电和维护。因此，WSN必须具有高的功率效率。在设计中，高效率的要求贯穿整个系统设计，特别是无线收发机设计，因为它和其他模块相比，消耗最多的功率。（3） 数据汇集命名方案WSN的主要任务是收集环境中的数据，供数据中心处理。通常用户对于各个传感器节点的ID是没有兴趣的，而且也很难在全球范围内对每个传感器节点设置独立的ID，因为其数量实在过于庞大。这和因特网有很大的不同。（4） 高层信息传送用户通常只关心最高层的信息，而不需要知道数据是如何采集和处理的。所以WSN的任务不是提供各个传感器节点的原始数据，而是提供分析过的高层信息，例如，一个特定房间所有传感器节点采集到的平均温度。（5） 高冗余度在WSN系统中，由于节点的经常失效，故需要高的冗余度以避免网络失效以及维持一个好的侦测覆盖范围或者好的精度。不稳定的通信链路也需要一个高的冗余度以达到一定的健壮度。所以高冗余在WSN中是一个必须的要求。上面列出的WSN的这些特性对网络提出了一定的要求，例如功率效率、适应性、健壮度、自组织、可测性、质量小等等。此外，WSN系统研究上还存在以下一些问题：第一，小体积，大空间分布的观察需要大范围的网络节点，因而传感器网络节点在体积上应该要最够小，集成度要尽量高，来保证对目标系统本身的特征不会造成影响。第二，成本要低，只有低成本才能够大量地部署于目标区域内，表现出传感器网络的优点。第三，功耗要低，无线传感器网络节点通常都运行在人们无法接近的恶劣环境中，其供电源较难更换，一节电池要能够支持节点工作数月乃至数年，因此功耗是WSN系统中最要严格控制的指标。第四，高性能，作为一个数据采集传输节点，无线传感器网络节点的运行速度不但要尽量快，还要具有一定的扩展性和灵活的接口6。1.2 研究内容及设计指标1.2.1 研究内容本课题来源于江苏省科技成果转化专项资金项目“低功耗传感网片上系统(SoC)芯片及其目标产品产业化”和无锡市科技局/高新区联合支持的“东南大学传感网技术研究中心”建设项目中的“无线传感网核心芯片研发”课题。本次毕业设计的任务是采用TSMC 0.18m RF CMOS工艺设计功率放大器。射频功率放大器是各种无线发射机的重要组成部分。在发射机的前级电路中，调制振荡电路所产生的射频信号功率很小，需要经过一系列的放大一缓冲级、中间放大级、末级功率放大级，获得足够的射频功率以后，才能馈送到天线上辐射出去。为了获得足够大的射频输出功率，必须采用射频功率放大器。毕业设计的核心工作是研究高效率功率放大器设计方法。要求功率放大器能够在1.8V的电源电压下正常工作，具有10dB的功率增益，并且其效率要大于25%。1.2.2 设计指标本文中的功率放大器的设计指标如表1.1所示。表 1.1 功率放大器设计指标技术指标指标要求工艺标准TSMC 0.18 m RF CMOS电源电压1.8 V输入射频频率(RF)2.42.4835 GHz功率增益10 dB效率 25%输出功率 7 dBm负载阻抗501.3 论文组织本论文分为四章阐述。WSN在第一章作简单的介绍，以为读者提供一些最基本的背景。不同类型的功率放大器和功率放大器相关的内容以及D类功率放大器的原理在第二章描述。第三章是本文的重点，设计了应用于WSN的D类功率放大器，并做了详细的讨论。最后一章是结论和展望。 53第 2 章 功率放大器设计基础射频功率放大器是发射机的关键模块，位于发射机的后端，用于放大射频信号，达到一定的输出功率，然后送给天线发射。由于功率放大器会消耗很大的直流功率，因此效率是功率放大器设计时首先要考虑的重要指标，同时输出功率、线性度、增益、输入输出匹配等也是功率放大器的关键指标。2.1 功率放大器的分类功率放大器位于发射机的末级，为天线提供足够的功率去发射信号。一个典型的功率放大器结构框图参见图2.1。输入信号首先经过驱动级的放大，然后送至输出级，在这里信号将获得足够高的能量。通常在该级需要并联很多晶体管，以达到输出高功率的目的。负载网络通常都是由无源元件，比如电容、电感组成。负载网络有两个主要的作用，首先是滤波功能，可以滤除负载端不希望出现的谐波分量；其次是起到阻抗匹配的作用，把输出阻抗匹配到负载阻抗，负载通常是一个50欧姆的天线。图 2.1 功率放大器框图功率放大器性能的主要指标有输出功率、线性度和效率。关于功率放大器的效率常见的有两种定义方法：漏极效率(DE)和功率附加效率(PAE)。DE的定义是射频输出功率与直流功率之比 其中是输出功率，是消耗的直流功率。DE在实际中应用的不多，因为它没有考虑到进入到放大器的功率，故无法真实的反映一个功率放大器的自身性能。功率附加效率是一个更好的指标。PAE的定义如式(2.2)，是输出功率与输入功率的差值与直流功率之比 其中是功率放大器的输入功率。PAE由于考虑到放大器增益的因素，故可以更好的衡量一个功率放大器的性能。当功率增益下降的时候，为了达到一定的输出功率则需要更多的放大器级联。而增加的放大器无疑要消耗一定的功率，故总的功耗会上升，从而造成了整体效率的下降。功率放大器一般可划分为两大类：传统功率放大器和开关型功率放大器。A类至C类功率放大器属于传统型放大器，晶体管被用作一个电流源，输出功率和输入功率成正比。D类至F类功率放大器可以划分为非线性类，晶体管常常起到一个开关的作用。输入电压控制晶体管的导通与关断。开关型功率放大器通常用在恒包络信号的应用场合。2.1.1 A类功率放大器图2.2是一个最简单的A类功率放大器电路示意图。在晶体管的栅极施加一个高于其阈值电压的直流偏置电压，以保证始终有静态的电流流过晶体管和电感LDC。CB是隔直电容，防止直流电流进入负载RL。由于晶体管在整个工作周期都处于导通状态，故会造成很大的功率损耗。图 2.2 A类功率放大器电路图A类功率放大器的一个主要缺点是效率比较低。因为在整个工作周期晶体管都存在导通电流。假设输入信号和输出信号具有正弦波的形式，则输出功率可以表示为： 其中是输出电压的幅度。放大器消耗的直流功率可以表示为： 由上面两个等式，我们可以得到A类功率放大器的效率： 因为的最大值是，故A类功率放大器的效率最大仅仅能达到50%。2.1.2 B类功率放大器由于A类功率放大器中的晶体管在整个工作周期都导通，导致了低效率，B类功率放大器通过改变施加在栅极的偏置电压，使得晶体管只在一半周期内导通，另半个周期截止。图2.3为一个典型的B类放大器晶体管漏极电流和电压波形。图 2.3 B类功率放大器 (a) 电压， (b) 电流波形B类功率放大器的电路示意图见图2.4。晶体管的偏置电压设置在阈值电压附近。所以保证了其在一半周期内的工作。该结构是典型的推挽输出结构。图 2.4 B类功率放大器电路图因为在晶体管漏极最大的电压摆幅可以达到2，故输出功率可以达到： 其中n是变压器的匝数之比。电源提供的电流为： 因此直流功率可以表示为： 所以B类功率放大器的效率为 在实际应用中，以上计算出来的效率还会有所下降。B类放大器的一个缺点是需要用到变压器，这样会引入额外的功率损耗。 2.1.3 AB类功率放大器AB类功率放大器是A类和B类两种放大器折中的结果，他具有A类放大器和B类放大器的优点：高线性度和高效率。AB类功率放大器的电路结构和B类类似，不同之处至于直流偏置电压高于阈值电压，使得导通角大于180度，所以减小了信号放大过程中的失真。偏置的电压越高，性能上越接近A类功率放大器；偏置电压越低，性能上越接近B类功率放大器。2.1.4 C类功率放大器为了进一步提高效率，可以继续减小晶体管的导通时间，让其导通时间小于半个周期，这就是C类功率放大器。C类功率放大器漏极电流是由周期性的一串脉冲构成的。传统上用正弦的上面部分来近似这些脉冲。图2.5是一个典型的C类功率放大器电压和电流波形，而图2.7是一个C类的电路示意图。由于仍然有一个高Q值的输出振荡回路，所以在负载两端的电压基本上保持为正弦波。图 2.5 C类功率放大器 (a) 电压, (b) 电流波形图 2.6 C类功率放大器电路图效率和功率的关系可以表示为9 其中是导通角。当时，晶体管在任何时刻都处于导通状态，等效为A类功率放大器，此时的效率等于50%。当时，效率为79%，这时候是等效成B类功率放大器。对于C类功率放大器应用，导通角应该设定在之间。当导通角缩小至零时，效率接近100%，但是同时输出功率也趋向于零，这是因为在集电极电流越来越窄的长条形波形中基波分量也在缩小，综合考虑，实际上只能得到一个小于100%的效率，因为除了高效率之外，还希望有一个合理数量的输出功率。2.1.5 D类功率放大器典型的D类功率放大器示意图见图2.7。它包含一个可控的开关，其导通电阻为零，而关断电阻为无穷大，开和关之间的转化时间为零。因此，该器件是无损器件。所以，该功率放大器在理想的情况下效率为100%。输入信号Vin和输出信号Vds都是方波，一个串联的谐振网络Lo、Co保证了输出到负载RL上的电流是正弦波。(a)(b)图 2.7 D类功率放大器：(a)电路图 (b)归一化的电压（实线）和电流（虚线）波形D类功率放大器的具体设计原理和公式将在本章第三节作详细的讨论。2.1.6 E类功率放大器图 2.8是一个典型的E类功率放大器电路示意图1011。占空比为50%的输入信号控制着开关的周期性导通与关断。当开关导通的时候，一个线性增加的电流将通过电感L1流进开关；当开关断开的时候，该电流则流向并联的电容C1，使得开关两端的电压Vs上升。E类功率放大器的负载网络的设计，为了满足开关无损耗的要求需要满足在开关刚刚导通的时候: Vs=0和dVs/dt =0，被称之为软开关。这样可以保证产生如图2.8所示的vs和is波形，电压和电流不交叠，故在开关上的损耗为零，即所有的直流功率都被转化为了输出功率，保证了放大器的高效率。最后通过一个带通滤波器将滤出Vs的基波分量送到负载端，呈现出一个正弦波输出。(a)(b)图 2.8 E类功率放大器 (a)电路示意图, (b)vs和is波形在高频应用中，开关的上升和下降沿将占了整个信号周期的一定比例，故会造成开关上的功率损耗。但是对于E类功率放大器，由于满足导通时刻Vs 和dVs /dt为零的条件，故避免了该损耗11。而开关关断瞬间，由于并联的电容延迟了开关电压的上升，也减小了该时刻的开关损耗。这些特征使得E类功率放大器在高频应用时依然具有很高的效率。 2.1.7 F类功率放大器利用电抗终端阻抗的特性可以从改变开关电压和电流的波形中得到有益的改进，这就是F类放大器的设计思想。F类的负载网络对于谐波分量呈现除高阻抗的特性，使得开关两端的电压比正弦波更加陡峭，类似于方波，从而降低了在开关晶体管上的功率损耗。一个常见的F类放大器电路结构如图 2.9 (a)。一个三次谐波谐振网络串联在开关的输出端，从而使得三次谐波分量往负载端看进去呈现高阻抗，故三次谐波分量将叠加在开关的两端，使得漏极的波形变得更加陡峭，同样的道理，如果对效率的要求更高，五次谐波谐振网络也可串联到电路中。基本谐振网络L1 和 C1并联在输出负载两端，使得输出产生一个正弦波。(a) (b)图 2.9 F类功率放大器 (a) 利用LC谐振网络 (b) 利用/4传输线理想的F类功率放大器可以通过一段/4传输线实现。在载波频率，漏极看到的阻抗为纯电阻RL，因为此时的LC并联振荡回路相当于开路。在载波的二次谐波上，由于远离谐振频率，所以相当于短路到地，而此时的传输线相当于半波长的传输线，因此此时在漏极看到的阻抗为零。由此可以推出，在所有偶次谐波上，漏极看到的都是短路到地；奇次谐波看到的都是开路。理想的F类放大器电压和电流波形如图2.10所示。图 2.10 F类功率放大器 (a)电压, (b)电流波形/4传输线的实现需要占用一定的面积，其长度可以通过计算： 其中c是光在真空中的速度、是衬底的相对介电常数。当应用在2.4GHz频率和的衬底上，传输线的长度约为9毫米。这相对于芯片而言是过于巨大，使得F类功率放大器不容易高度集成。最后，表2.1根据功率放大器的原理进行了各类放大器各项指标的比较，例如导通角、最大效率、线性度、输出功率做了一个总结8。不难看出，电流源类型的功率放大器具有较低的效率，但是线性度较好，这和开关类型的功率放大器正好相反。故在进行功率放大器设计前，需要根据不同的应用场合选择合适的功率放大器类型。 表 2.1 功率放大器分类总结类型原理导通角 (%)最大效率(%)线性度输出功率A电流源10050好中B5078.5中中AB50-10050-78.5中中C0-50100差低D开关50100差高E50100差高F50100差高2.2 共轭匹配和负载线匹配共轭匹配的概念已经被广泛的接受和熟知。如图2.11所示11，当负载的阻抗和信号源内阻的实部相等时，信号源对负载提供最大的输出功率。可是在实际的应用中，输出的功率往往受到晶体管和最大可提供的电源电压限制。在图2.11中，如果输出负载做共轭匹配，则此时流过器件的电流小于器件的最大可工作电流Imax，这意味着该器件没有得到有效的利用。 图 2.11 两种类型的匹配为了能够充分的利用器件的性能，我们使用一个低于信号源阻抗的负载电阻。从图2.11中，我们不难找到这样的一个优化阻抗Ropt=Vmax/Imax ,这样得到的负载被称为负载线匹配。共轭匹配和负载线匹配都是电子学里常见的匹配。前者应用于完全无限制的场合，比如信号源的最大电流或者电压都是没有限制的；而后者是针对实际应用的一个折中，为了更好的利用射频晶体管，得到最大的输出功率8。2.3 D类放大器原理分析功率放大器的主要问题是如何尽可能提高它的输出功率和效率。A，B和C类功放是通过不断减小功率管的导通时间，即减小导通角来提高效率的。但是，的减小是有限度的。因为减小时，效率虽然提高了，但是基波的振幅却减小了，从而造成了输出功率的下降，二者是相互制约的。从上一章的分析可以看出，功率消耗在管子上的原因是电流ic流过MOS管时，MOS管漏极和源极间的电压vDS不为零。MOS管的管耗PT可以用vDS和ic的乘积在一个周期内的积分表示，即由公式(2.12)可知，如果功率管在导通时，进入饱和而管压降为零；截止时功率管电流为零，这样管耗PT则为零，效率可以达到100%。这是功率管处于开关工作状态。D类放大器通常采用两只功率管组成的推挽工作结构12，如图2.12所示。输入激励信号使功率管T1和T2交替导通，并处于开关工作状态。对于功率MOS，导通的漏源极见仅有一个很小的电阻Ron，因此；而截至时基本上是，很接近理想开关。图中T1和T2的输出端a和负载间接入一个LC串联回路，由它来选择基频或谐波（倍频）。显然，该回路必须是高Q串联谐振回路。最终我们得到RL上的输出电压Vout为：图 2.12 D类功率放大器电路与B类、C类放大器不同，D类功率放大器负载网络的所有参数都需要精心设计，其负载网络不仅仅提供功率匹配到负载的功能，而且还用于调整开关电流和电压的相位差，使得在开关的时刻电流和电压相互不交叠。2.4 D类功率放大器功率损耗分析 以上D类功率放大器的分析都是基于理想的情况，我们在分析的开始部分都做了一些假设的条件。但是在实际应用中，有很多因素会恶化D类功率放大器的性能和效率。D类功率放大器三个主要的损耗来自于晶体管、负载网络中的集总电路元件、高次谐波分量。2.4.1 晶体管损耗D类功率放大器的损耗主要来自于有源器件。这其中主要由以下两方面组成。(1)有限的关断电阻和非零的导通电阻理论上讲，在晶体管饱和的时候漏电流Id不随着漏电压Vds的增加而增加，但是在实际中，Id是随着Vds变化而变化的，即等效成为一个电阻，将在该等效电阻上流过电流。这就是所谓的MOS晶体管沟道长度调制效应。我们称该电阻为关断电阻Roff.根据, Roff 在理想的情况下为无穷大，可以等效为开路。但是由于存在沟道长度调制效应，而且该效应在短沟道晶体管会越加明显，Roff 的值将急剧减小，从而有更多的功率消耗在上面。 非零导通电阻对功率放大器效率的影响可以表示为13：其中ron 是开关的导通电阻，R是负载电阻。导通电阻的存在会降低放大器的效率。2.4.2 负载网络的损耗 集总负载网络元件在实际中是含有寄生分量的，特别是低Q值的在片电感。使用高Q值的元件能有效的降低其中的损耗。2.4.3 高次谐波损耗 实际应用中的串联谐振网络的Q值通常在10以下。故不能提供足够高的谐波抑制作用，特别是对二次谐波的抑制。这些谐波将损耗一部分功率。在输出端并联谐振在高次谐波的LC谐振电路可以降低该损耗。2.5 CMOS功率放大器设计要点 利用CMOS工艺设计包括功率放大器的射频收发机是有一定难度，主要是CMOS工艺固有的一些问题，具体有：1. 深亚微米CMOS工艺的低击穿电压 一般功率放大器中的晶体管漏极最大电压能达到2倍的电源电压，而对于E类功率放大器甚至达到3倍左右的电源电压。而CMOS晶体管的击穿电压不高，故在设计功率放大器时，在满足输出功率的要求时，尽量让晶体管工作在低电源电压情况下。2. 高掺杂硅衬底与半绝缘衬底不同，CMOS工艺具有高掺杂的衬底，而这样的高掺杂衬底在功率放大器会造成泄露问题，给集成在同一个芯片上其他电路模块，例如VCO等带来稳定性的问题。3. 代工厂提供的晶体管模型常规的CMOS晶体管模型在射频应用中被证明了精度有限，需要做进一步的改进。因为通常大信号的CMOS射频模型和衬底模型没有被考虑，但对于工作在大电流和电压情况下射频功率放大器而言确实十分重要的。4. 阻抗匹配 通常功率放大器的负载阻抗很低，需要一个阻抗匹配网络匹配到50欧姆的天线。而这样的一个高阻抗变换率将造成在负载网络中的功率损耗。硅衬底的集成无源元件具有很大的寄生分量，其Q值较低。而且工艺偏差也会导致匹配网络不能很好的工作在预定的情况。通常输出匹配网络用片外的方式实现。5. 为了给负载提供足够的功率，功率放大器通常具有很大的电流。而这样的大电流有可能造成电迁移现象，而寄生元件也同时造成电路性能的下降。第 3 章 应用于WSN的D类功率放大器设计在上一章，详细介绍了D类功率放大器的设计原理。D类功率放大器的设计和所有的其他功率放大器设计方法一样，也存在着线性度、功率增益、输出功率、效率、频率和电源电压的折中。在射频应用中，任何元件的寄生分量还会消耗额外的功率，导致功率放大器性能和效率的恶化。在这一章，给出了一个应用于WSN的D类功率放大器设计方法。3.1 电路结构设计 3.1.1 总体结构设计应用于WSN的功率放大器要求的输出功率较小（大于7dBm），但是对效率的要求很高，故可以选择了高效率的D类功率放大器进行设计。由上变频器产生的进入到功率放大器的信号功率很小，所以需要一个增益放大级以放大信号，把一个小信号转化成一个近似方波，使其能很好的导通和关断D类功率放大器的开关晶体管。因此，多级的设计是必须的。总的说来，拥有越多的放大级数，就能获得越强的驱动能力，但是与此同时，每增加一级驱动就相应的增加了功耗并且降低了效率。在输出功率很高的应用场合下这并不是一个大问题，因为绝大部分的功耗都来自于末级，前面驱动级的功耗一般都是可以忽略的。但是对于WSN的应用，由于系统本身输出功率较小，故前面驱动级的功耗是不得不加以仔细考虑的。综上所述，本次设计采用两级的功率放大器，如图3.1所示。图 3.1两级功率放大器设计框图3.1.2 驱动放大级和输出放大级的设计对于开关类型的功率放大器，一个主要的问题就是通过驱动放大器产生一个大的信号来控制开关晶体管的导通与关断。理想的情况是施加一个方波到输出放大器，以避免长的开关状态转化时间。产生这样的一个方波通常有如下方法：F类放大器和反相器。(1) F类放大器F类放大器是一个理想的解决方案。可是F类放大器的性能如第二章所述，严重依赖于谐波抑制电路。F类放大器的负载网络通常由2个谐振的LC电路串联组成。如果要求全集成设计，连接在晶体管漏极的电感必须需要片内集成，这通常比较困难。因为往往有较大的电流流过该电感，所以在集成的时候需要很宽的线宽或者两个并联的电感一起使用。这极大的增加了芯片的面积，而负载网络中的电感做在片外，也增加了PCB的面积和外围元件的数量。(2) 反相器如图3.2所示，使用反相器作为电路的驱动放大器,结构简单。通过反相器的多级级联构成整个驱动级14。反相器的尺寸逐渐增大，驱动能力逐渐增强最终来驱动放大器大尺寸的PMOS管和NMOS管。图 3.2驱动级电路设计根据前文讨论，本次设计将采用两级放大器结构：驱动放大器和输出放大器。错误！不能通过编辑域代码创建对象。图 3.3两级D类功放结构图3.3是本次D类功率放大器的基本原理图，采用两级全差分放大结构。由于输出放大器的功率MOS有很大的栅源电容及更大的栅漏电容，所以就要求功率MOS的栅极驱动放大器要能够提供非常大的瞬态电流，用来确保功率开关管能够快速地开启和关断，以减小开关损耗，并且防止输出放大器的两个功率MOS同时出现导通。开关晶体管的宽度是输出级放大器的一个重要参数。通常认为，该管尺寸越大，越可以减小导通电阻，可以提高效率。David K.Choi 利用晶体管模型，发现了最大PAE和晶体管尺寸的关系，在晶体管尺寸到达一定程度时，PAE呈现出下降趋势。另一方面，大的晶体管也带来大的寄生电容Cdb和Cds，这些寄生电容会在高频时候严重影响到电路性能。设计栅极驱动放大器，首先应该设计放大器的两只管子的沟道宽长比，因为它们能够决定放大器的输出电流和电阻的大小。对于M2，其饱和漏电流：其中是电子迁移率，W为沟道宽度，L为沟道长度， Cox为单位面积氧化层的电容。根据要求最大电流的输出值和工艺参数可以去求得M2的沟道宽长比的最大值，同理也可以得到M1的沟道宽长比的最大值。驱动级设计参数选择如图3.3，从单端看过去，它由M3-M10采用倒置宽长比的方式来使得最后一级输出管中的一个功率MOS关断后，另一个功率管开启，这样就避免了在输出管M1和M2在开关转换的瞬间，出现大的直通电流，以及可能引起的闩锁效应15-16。倒置宽长比驱动器的设计理论如下：首先，反相器的上升时间tr是指在输入端在输入为方波信号时，输出信号从0.1VDD上升至0.9VDD所需要的时间，下降时间tf指的是当输入端输入方波信号时，输出信号从0.9VDD下降到0.1VDD所需的时间。并且有：其中，kn和kp分别指NMOS管和PMOS管的器件增益因子，且有：一般情况下，在进行反相器设计时，要求输出波形要对称，也就是tr=tf，因为在同样的工艺条件下进行加工，NMOS和PMOS的栅氧化层的厚度是相同的，如果NMOS和PMOS的阈值电压数值是相等的，则有kn=kp。由式3.4和式3.5可得：以上是普通反相器的一般设计原则，但是在本设计中M3M10的规则不遵循以上的原则，此时他们的宽长比满足以下的条件：从而是M3、M4组成的CMOS反相器的，M5、M6组成的CMOS反相器，M7、M8组成的CMOS反相器，M3、M4组成的CMOS反相器的。从而使M1和M2的栅极控制信号有一定的死区事件。通过这种设计可以减小M1和M2共同导通的时间，减小短路电流，从而减小在翻转时的功耗。3.1.3 负载网络设计 为了输出高的输出功率，功率放大器的负载阻抗一般较小，但是功率放大器后面一般接的是50欧姆的天线或传输线。所以在射频应用中，会使用一个阻抗变换网络以实现更高效的功率传输。否则，输出信号将被反射回电路，造成稳定性的问题。(a) (b)图 3.4 L型阻抗变换网路一个很常见的阻抗变换网络是L型匹配，见图3.4。该网络可以用于把50欧姆的负载电阻转换为低值的电阻Rin。首先，并联的电容Cm 和 R 转换为串联的等效Cs 和 Rm，它们的大小可以表示为：其中 为了在工作频率上抵消电抗分量，用电感Lm和电容Cs谐振所以，在谐振的时候，L型匹配网络看进去的输入阻抗Rin即为Rm。阻抗变换率可以用r表示,定义为：由上述这些等式可以得到所需的元件值。首先变换网络的Q值定义为由此可以得到Lm 和 Cm 的大小：理想的阻抗变换网络是无损的，不消耗任何功率。但是在实际中，电抗元件诸如电感和电容的Q值有限，无疑会带来额外的功率损耗。如果使用的是有损的L型匹配网络，则该网络的功率损耗Ploss可以表示为16因此，负载电阻R越小，导致消耗在阻抗匹配网络上的功率越高，从而恶化了功率放大器的效率。负载的设计需要从设计指标入手：Vdd=1.8V, Pout7dBm, f0=2.45GHz。对于负载网络的设计，还有两点需要特别的考虑。首先是负载电阻值的选取。由于要求的输出功率较小，故最好可以直接把负载电阻的值设定在50欧姆。这样可以省去了输出阻抗匹配网络，可以减小了芯片的面积，同时，也避免了根据公式(3.19)消耗在匹配网络上的功率，提高了电路的整体性能。其次，在利用公式做初始计算的时候，要给输出功率留下足够的裕量，以补偿各种非理想因素带来的功率损耗。特别是很难有效的生产方波去驱动开关晶体管以及无源器件上的功率损耗。功率放大器的匹配网络，如图3.5所示。将输出信号通过L型网络和巴伦结构将双端信号转换为单端信号，然后通过两个电容构成的L型匹配网络进行负载匹配。图 3.5放大器负载网络3.1.4 数字功率控制的实现功率控制就是通过一定的设计方法，使得功率放大器可以输出一定范围内的功率，功率控制的本质其实是为了节省直流功率消耗，提高效率，因为在无线通信的过程中，通信距离并不是固定的，根据传输距离的长短动态改变输出功率是非常重要的。对于传统的线性功率放大器，功率控制一般可以通过控制偏置或输出负载值来实现，也可以通过控制驱动级的增益控制主放大器的输入信号来控制输出功率的大小。有很多文献17做了相应的研究。几个主要的思路分别是几个放大器并联的结构、改变输出晶体管的尺寸、调节电源电压等。D类功率放大器属于非线性放大器，故输入信号实际只提供时间信号，而幅度不包含信息，所以改变晶体管尺寸以改变增益达到功率控制的方法不适合于D类放大器。D 类功率放大器为了改变输出功率，通常的做法是改变电源电压实现。这可以通过DC-DC实现，但需要消耗额外的功耗，从而降低了功率放大器的效率。本设计中采用的是并联多个功率放大器的方法。图3.6描述了该并联结构。功率控制是通过三个晶体管尺寸逐渐增大的放大器单元，并进行功率的叠加来实现。错误！不能通过编辑域代码创建对象。图 3.6多放大器并联结构3.1.5 偏置电路的设计图 3.7偏置电路偏置电路用来产生恒定偏置电压。电路受工艺角影响较大，主要是由于不同工艺角下有不同的电压阈值，其中FF的偏小，SS的偏大，但是假若能够通过工艺角的偏差动态调整偏置电压的大小，就能一定程度上弥补工艺角的偏差对电路所造成的影响。本次电路设计中采用了图3.7所示结构的偏置电路。电阻R和MOS管分压，电阻R起到了负反馈的作用，工艺角为FF时，由于MOS管的阈值电压降低，电流增大，R上压降会增大，从而使得Vbias降低。同理，当使用SS工艺角时，Vbias增大。这样，通过偏置电路的作用，减小了电路对工艺角影响。同理，该电路也可以对温度变化起到一定的补偿作用。3.2 功率放大器的前仿真3.2.1 功率放大器输入输出匹配仿真 功率放大器需要进行阻抗匹配，使功率放大器的传输功率达到最优化，好的匹配也可以达到提高功率放大器效率的作用，没有良好匹配的功率放大器失配严重时，甚至会产生放大器的自激。在对所设计的功率放大器的输出功率特性进行仿真前，对功率放大器进行有效的匹配是至关重要的。在射频系统中，匹配的调节是通过系统的S参数来确定的。当输入输出达到良好匹配时，输入输出端口的反射系数为最小。通过Smith圆，可以方便地进行阻抗匹配。图4.7是该功率放大器的S参数。其中S11代表输入匹配，在工作频率上，S11达到近-47dB，表明输入端有很好的匹配。S22表示输出匹配，工作频率附近为大于-10dB，也能够满足设计要求。(a)(b)图 3.8功率放大器S参数仿真3.2.2 功率放大器稳定性仿真 稳定性是放大器设计必须要十分重视的一个问题。通常用K参数来表征电路的稳定性。一个放大器绝对无条件稳定的充分必要条件是：其中 必须保证电路在在整个频带内的K值大于1，否则需要增加补偿电路，使得电路重新进入稳定状态。本次设计的E类功率放大器K值仿真如图4.8和图4.9所示，在2-3GHz范围内很好的满足了稳定性的条件。在工作频率范围内也小于1。图 3.9 PA稳定性仿真K参数图 3.10 PA稳定性仿真参数3.2.3 TT工艺角下的增益和功率附加效率仿真以下的增益和功率附加效率的仿真，我们都选取-15dBm作为输入功率的参考点。1) 27下不同控制字的增益和功率附加效率仿真控制字为001时，功率放大器的增益和功率附加效率如图3.11所示(a)(b)图 3.11 001控制信号下的 (a)功率放大器增益 (b)PAE从图3.11可知，在控制字为001的情况下，输出功率为4.3dBm，PAE为25.8%。控制字为010时，功率放大器的增益和功率附加效率如图3.12所示(a)(b)图 3.12 010控制信号下的 (a)功率放大器增益 (b)PAE从图3.12可知，在控制字为010的情况下，输出功率为4.3dBm，PAE为25.5%。控制字为011时，功率放大器的增益和功率附加效率如图3.13所示(a)(b)图 3.13 011控制信号下的 (a)功率放大器增益 (b)PAE从图3.13可知，在控制字为011的情况下，输出功率为4.8dBm，PAE为25.7%。控制字为100时，功率放大器的增益和功率附加效率如图3.14所示(a)(b)图 3.14 100控制信号下的 (a)功率放大器增益 (b)PAE从图3.14可知，在控制字为100的情况下，输出功率为6.9dBm，PAE为30.7%。控制字为101时，功率放大器的增益和功率附加效率如图3.15所示(a)(b)图 3.15 101控制信号下的 (a)功率放大器增益 (b)PAE从图3.15可知，在控制字为101的情况下，输出功率为7.0dBm，PAE为29.8%。控制字为110时，功率放大器的增益和功率附加效率如图3.16所示(a)(b)图 3.16 110控制信号下的 (a)功率放大器增益 (b)PAE从图3.16可知，在控制字为110的情况下，输出功率为7.2dBm，PAE为27.9%。控制字为111时，功率放大器的增益和功率附加效率如图3.17所示(a)(b)图 3.17 011控制信号下的 (a)功率放大器增益 (b)PAE从图3.17可知，在控制字为111的情况下，输出功率为7.9dBm，PAE为28.4%。表 3.1 27 TT工艺角功率放大器指标目标001010011100101110111增益(dB)1019.319.319.821.922.021.522.9输出功率(dBm)74.34.34.86.97.06.57.9功率附加效率(%)2525.725.525.730.729.827.928.4由以上仿真结果可知，在27 TT工艺角下，功率放大器满足任务书中提出的要求。2) -45下不同控制字的增益和功率附加效率仿真控制字为001时，功率放大器的增益和功率附加效率如图3.18所示(a)(b)图 3.18 001控制信号下的 (a)功率放大器增益 (b)PAE从图3.18可知，在控制字为001的情况下，输出功率为5.1dBm，PAE为31.0%。控制字为010时，功率放大器的增益和功率附加效率如图3.19所示(a)(b)图 3.19 010控制信号下的 (a)功率放大器增益 (b)PAE从图3.19可知，在控制字为010的情况下，输出功率为5.4dBm，PAE为31.0%。控制字为011时，功率放大器的增益和功率附加效率如图3.20所示(a)(b)图 3.20 011控制信号下的 (a)功率放大器增益 (b)PAE从图3.20可知，在控制字为011的情况下，输出功率为5.6dBm，PAE为31.3%。控制字为100时，功率放大器的增益和功率附加效率如图3.21所示(a)(b)图 3.21 100控制信号下的 (a)功率放大器增益 (b)PAE从图3.21可知，在控制字为110的情况下，输出功率为6.8dBm，PAE为31.9%。控制字为101时，功率放大器的增益和功率附加效率如图3.22所示(a)(b)图 3.22 101控制信号下的 (a)功率放大器增益 (b)PAE从图3.22可知，在控制字为101的情况下，输出功率为7.0dBm，PAE为30.9%。控制字为110时，功率放大器的增益和功率附加效率如图3.23所示(a)(b)图 3.23 110控制信号下的 (a)功率放大器增益 (b)PAE从图3.23可知，在控制字为110的情况下，输出功率为7.7dBm，PAE为33.5%。控制字为111时，功率放大器的增益和功率附加效率如图3.24所示(a)(b)图 3.24 011控制信号下的 (a)功率放大器增益 (b)PAE从图3.24可知，在控制字为111的情况下，输出功率为8.3dBm，PAE为31.0%。表 3.2 -45 TT工艺角放大器性能指标目标001010011100101110111增益(dB)1020.120.420.621.822.022.723.3输出功率(dBm)75.15.45.66.87.07.78.3功率附加效率(%)2531.031.031.331.930.933.531.0根据上述仿真结果可得，在-45下，功率放大器性能满足任务要求并相对于27下性能有所提升。3) 85下不同控制字的增益和功率附加效率仿真控制字为001时，功率放大器的增益和功率附加效率如图3.25所示(a)(b)图 3.25 001控制信号下的 (a)功率放大器增益 (b)PAE从图3.25可知，在控制字为001的情况下，输出功率为4.7dBm，PAE为19.7%。控制字为010时，功率放大器的增益和功率附加效率如图3.26所示(a)(b)图 3.26 010控制信号下的 (a)功率放大器增益 (b)PAE从图3.26可知，在控制字为010的情况下，输出功率为3.1dBm，PAE为20.9%。控制字为011时，功率放大器的增益和功率附加效率如图3.27所示(a)(b)图 3.27 011控制信号下的 (a)功率放大器增益 (b)PAE从图