数字电路实验报告.doc

数字电路逻辑设计基础实验-实验报告北京联合大学信息学院数字电路逻辑设计基础实验报告课程名称： 数字电路逻辑设计基础实验 学 院： 信息学院 专 业： 电子信息工程 姓 名： 班 级： 学 号： 指导教师： 成 绩： 2011年 12 月 05日 - 2 -目 录目 录- 1 -实验1： 基本集成逻辑门电路功能分析11、实验目的12、实验任务13、实验选用器件14、实验原理及实验步骤25、实验结果及实验结果分析5附录：实验结果原始记录单9实验2：组合逻辑电路分析与设计101、实验目的102、实验任务103、实验选用器件104、实验原理及实验步骤115、实验结果记录及实验结果分析13附录：实验结果原始记录单15实验4：典型中规模数字集成器件在组合逻辑电路中的应用（2）161、实验目的162、实验任务163、实验选用器件164、实验原理及实验步骤175、实验结果记录及实验结果分析20附录：实验结果原始记录单21实验7：计数电路221、实验目的222、实验任务223、实验选用器件224、实验原理及实验步骤235、实验结果记录及实验结果分析27附录：实验结果原始记录单34实验8：寄存器351、实验目的352、实验任务353、实验选用器件354、实验原理及实验步骤365、实验结果记录及实验结果分析37附录：实验结果原始记录单37实验9：555定时器381、实验目的382、实验任务383、实验选用器件384、实验原理及实验步骤385、实验结果记录及实验结果分析38附录：实验结果原始记录单38实验1： 基本集成逻辑门电路功能分析 1、实验目的1、理解TTL普通门电路的参数含义。2、掌握TTL普通门电路的使用方法。3、掌握分析普通门电路逻辑功能的一般方法。4、理解TTL普通门电路参数的一般分析方法。2、实验任务1、TTL四2输入与非门74LS00逻辑功能分析2、TTL四2输入与非门74LS00电压传输特性分析3、TTL六反相器（非逻辑）74LS04动态参数分析4、2输入与非门逻辑特性分析5、TTL OC门功能分析6、TTL三态门功能分析3、实验选用器件1、选用仪器仪表：直流稳压电源5V数字万用表脉冲信号发生器双踪示波器。2、选用元件： 74LS00（四2输入与非门）74LS04（TTL六反相器）74LS03（四2输入与非OC门）74LS04（六反相器）74LS126（四同相三态缓冲器）。4、实验原理及实验步骤1、TTL四2输入与非门74LS00逻辑功能分析（参考实验教材P303）图1-1.1 TTL四2输入与非门74LS00逻辑功能分析电路原理图在实验板创建2输入与非逻辑功能分析电路，改变开关A、B状态，用数字万用表测量电路输出，将测试结果记入表1-1.1中。2、TTL四2输入与非门74LS00电压传输特性分析（参考实验教材P304）图1-2.1 TTL四2输入与非门74LS00电压传输特性分析电路原理图调整输入直流电压在05V之间变化，利用数字万用表测量输出电压值，将结果记入表格1-2.1中。（注：参考课本表6.1.3，为了得到合理的电压传输特性曲线，在输出电压的跳变区，应多取几个电压值。实验中，以0.2V为步长，依次取值。）3、TTL六反相器（非逻辑）74LS04动态参数分析（参考实验教材P305）在实验板创建TTL六反相器（非逻辑）74LS04动态参数分析电路。利用双踪示波器测量74LS04反相器输入信号和输出信号波形。用示波器测试电路输出电压从低电平突变为高电平和从高电平突变为低电平所需的传输时间，并记录测量结果到表1-3.1中。图1-3.1 TTL六反相器74LS04动态参数分析电路原理图4、二输入与非门逻辑特性分析（参考实验教材P305思考问题）图1-4.1 2输入与非门逻辑特性分析1二输入与非门的一个输入端接入20 kHz连续脉冲，另一个输入端接入低电平，利用双踪示波器测量并记录电路输出波形。图1-4.2 2输入与非门逻辑特性分析2二输入与非门的一个输入端接入20 kHz连续脉冲，另一个输入端接入的是高电平，利用双踪示波器测量并记录电路输出波形。图1-4.2 2输入与非门逻辑特性分析3二输入与非门的一个输入端接入20 kHz连续脉冲，另一个输入端接入40 kHz连续脉冲，利用双踪示波器测量并记录电路输出波形（至少一个周期以上）。5、TTL OC门功能分析（参考实验教材P311）图1-5.1 TTL OC门功能分析改变开关A、B、C、D状态，用数字万用表测量电路输出，将测试结果记入表1-5.1中6、TTL三态门功能分析（参考实验教材P311）图1-6.1 TTL 三态门功能分析实验原理仿真图（1）、当三态门选通信号E为高电平（1）时，在表1-6.1中记录输出电压波形，并说明逻辑关系。（2）、当三态门选通信号E为低电平（0）时，在表1-6.2中记录输出电压波形，并说明逻辑关系。5、实验结果及实验结果分析1、TTL四2输入与非门74LS00逻辑功能分析实验结果记录与分析输入输出JAJB典型值(V)实测值(V)0053.580154.111054.351101.51表1-1.1 TTL 四2输入与非门功能分析实验结果记录表结果说明：表单中记录JA、JB状态，以1表示开关接高电平，0表示接低电平。即为对应的当JA取1时，输入UA=5V，取0时，输入UA=0V。实验结果显示，74LS00逻辑功能的真值表（表1-1.1）和与非逻辑真值表相同。实验结果中，实测值略低，主要原因在于万用表在使用前没有校对所造成的读数不准，所以导致记录结果比理想值有一定的误差存在。2、TTL四2输入与非门74LS00电压传输特性分析实验结果记录与分析U1/VU0/VU1/VU0/VU1/VU0/VU1/VU0/VU1/VU0/V5.00.183.80.182.80.181.80.180.84.374.80.183.60.182.60.181.60.180.64.444.60.193.40.182.40.181.40.180.44.444.40.183.20.182.20.181.20.180.24.444.20.183.00.182.00.181.03.504.444.0表1-2.1 TTL 四2输入与非门74LS00电压传输特性实验结果记录表3、TTL六反相器（非逻辑）74LS04动态参数分析实验结果记录与分析用示波器输出的结果如下图（图1-7.1）所示。其中红线为输入信号（80KHz，5V）信号。蓝色线条为经过六反相器后输出的波形。图1-7.1 TTL 六反相器（非逻辑）74LS04动态参数分析输出图放大图1-7.1可以更加明显的看出经过六反相器后的延迟效果。如图1-7.2所示：图1-7.2 TTL 六反相器（非逻辑）74LS04动态参数分析输出图（一个周期内放大后）t.plh/nst.phl/nst.pd/nsf.max/MHz测试值25252540表1-3.1 TTL 六反相器（非逻辑）74LS04动态参数分析结果记录表4、二输入与非门逻辑特性分析结果记录与分析图1-7.3 二输入与非门逻辑特性分析1所示波形图1-7.4 二输入与非门逻辑特性分析2所示波形图1-7.5 二输入与非门逻辑特性分析3所示波形5、TTL OC门功能分析实验结果记录与分析输入输出ABCDUy00005V00015V01005V001129.532mV110029.532mV111141.04mV表1-5.1 TTL OC门功能分析实验结果记录表单实验结果说明与分析：输入A、B、C、D中1表示开关打到高电平5V，D表示开关打到低电平0V。输出Uy使用万用表测量。6、TTL三态门功能分析实验结果记录与分析（1）、当K=1时，所搭建电路输出波形如1-7.6图1-7.6 TTL 三态门门功能分析实验结果图（K=1）（2）、当K=0时，所搭建电路输出波形如1-7.7图1-7.7 TTL 三态门门功能分析实验结果图（K=1）结果分析：比较图1-7.6和图1-7.7明显可以看出，当三态门的状态段输入高电平时，三态门呈现正常工作状态可以输入波形。反之则处于截止状态。附录：实验结果原始记录单实验2：组合逻辑电路分析与设计1、实验目的1、掌握小规模数字集成电路组成组合逻辑电路的基本分析方法。2、掌握小规模数字集成电路组成组合逻辑电路的基本设计方法。3、了解小规模数字集成电路组成组合逻辑电路的基本调试方法。2、实验任务1、分析“三个开关控制一盏灯”电路2、设计多数表决电路“与非”逻辑门实现3、设计多数表决电路“与或非”逻辑门实现4、设计多数表决电路“或非”逻辑门实现3、实验选用器件1、选用仪器仪表：直流稳压电源5V数字万用表脉冲信号发生器双踪示波器。2、选用逻辑元件： 74LS86（四异或门）、74LS00（四2输入与非门）、74LS10（三3输入与非门）。74LS54（3223输入与或非门）、74LS04（六反相器）、74LS02（四2输入或非门）、74LS27（三3输入或非门）74LS86（四异或门）、74LS10（三3输入或非门）、74LS00（四2输入与非门）、74LS10（三3输入与非门）、74LS04（六反相器）。3、其他元件：300 电阻器、发光二极管4、实验原理及实验步骤1、分析“三个开关控制一盏灯”电路（参考实验教材P318）图2-1.1 三个开关控制一盏灯实验电路原理图参考图2-1.1，在实验板创建“三个开关控制一盏灯”电路。转换开关A、B、C位置，检测发光二极管输出状态，将测试结果记录到自拟的表格2-1.1中。根据检测结果，分析电路逻辑功能。2、设计多数表决电路“与非”逻辑门实现（参考实验教材P318）图2-2.1 “与非”门设计多数表决电路实验电路原理图采用“与非”逻辑门，设计三人表决电路。要求：当三人中多数对表决事件表示同意时，多数表决电路指示灯亮。在实验板创建三人多数表决电路。检测发光二极管输出状态，将测试结果记录到表格2-2.1中，验证设计的正确性。3、设计多数表决电路“与或非”逻辑门实现（参考实验教材P318）图2-3.1 “与或非”设计多数表决电路实验电路原理图采用“与或非”逻辑门，设计三人表决电路。要求：当三人中多数对表决事件表示同意时，多数表决电路指示灯亮。在实验板创建三人多数表决电路。检测发光二极管输出状态，将测试结果记录到表格2-3.1中，验证设计的正确性。4、设计多数表决电路“或非”逻辑门实现（参考实验教材P318）图2-3.1 “或非”设计多数表决电路实验电路原理图采用“或非”逻辑门，设计三人表决电路。要求：当三人中多数对表决事件表示同意时，多数表决电路指示灯亮。在实验板创建三人多数表决电路。检测发光二极管输出状态，将测试结果记录到自拟表格中，验证设计的正确性。5、实验结果记录及实验结果分析1、分析“三个开关控制一盏灯”电路实验结果记录与分析输入指示ABC000灭100亮010亮110灭001亮101灭011灭111亮表2-1.1 “三个开关控制一盏灯”电路实验结果记录表单2、设计多数表决电路“与非”逻辑门实现实验结果记录与分析输入指示灯ABC000灭100灭010灭110亮001灭101亮011亮111亮表2-2.1 “与非”逻辑门设计多数表决电路实验结果记录表单实验结果分析，“与非”逻辑门设计多数表决电路逻辑表达式如下：3、设计多数表决电路“与或非”逻辑门实现实验结果记录与分析输入指示ABC000灭100灭010灭110亮001灭101亮011亮111亮表2-3.1 “与或非”逻辑门设计多数表决电路实验结果记录表单实验结果分析，“与或非”逻辑门设计多数表决电路逻辑表达式如下：4、设计多数表决电路“或非”逻辑门实现实验结果记录与分析输入指示ABC000灭100灭010灭110亮001灭101亮011亮111亮表2-4.1 “或非”逻辑门设计多数表决电路实验结果记录表单实验结果分析，“与或非”逻辑门设计多数表决电路逻辑表达式如下：附录：实验结果原始记录单 实验4：典型中规模数字集成器件在组合逻辑电路中的应用（2）1、实验目的1、掌握3线8线译码器基本功能。2、掌握3线8线译码器基本分析方法。3、掌握3线8线译码器基本使用方法。4、掌握七段显示译码器基本功能。5、掌握七段显示译码器基本分析方法。6、掌握七段显示译码器基本使用方法。7、掌握3线8线译码器和七段显示译码器基本调试方法。2、实验任务1、3线8线译码器74LS138功能分析（参考实验教材P334）2、3线8线译码器的应用1（参考实验教材P335）3、3线8线译码器的应用2（参考实验教材P335）4、七段显示译码器74LS47功能分析（参考实验教材P338）5、3线8线译码器的应用3（参考实验教材P334）3、实验选用器件1、选用仪器仪表：直流稳压电源5V数字万用表2、选用逻辑元件：74LS138（3线8线译码器）、74LS20（双4输入与非门）、共阳极七段数码管。3、其他元件：300 电阻器、发光二极管4、实验原理及实验步骤1、3线8线译码器74LS138功能分析（参考实验教材P334）图4-1.1 3线8线译码器74LS138功能分析实验原理图参考图4-1.1，在实验板创建3线8线译码器74LS138功能分析电路。用发光二极管检测电路逻辑功能，实验结果记入表格4-1.1中。2、3线8线译码器的应用1（参考实验教材P335）图4-2.1 3线8线译码器74LS138应用1实验原理图参考图4-2.1，在实验板创建脉冲分配电路，变动开关A、B、C位置，用双踪示波器观察脉冲分配情况，记录实验现象。3、3线8线译码器的应用2（参考实验教材P335）图4-3.1 3线8线译码器74LS138应用2实验原理图利用3线8线译码器74LS138，实现逻辑函数。仿照图4-3.1在实验板创建上设计函数电路。检测电路逻辑功能，实验结果记入自拟表格中，并验证设计的正确性。4、七段显示译码器74LS47功能分析（参考实验教材P338）图4-4.1 七段显示译码器74LS47功能分析实验原理图参考图4-4.1，在实验板创建七段显示译码器74LS47功能分析电路。变动开关位置，检测七段数码管显示状态，实验结果记入自拟表格中。5、3线8线译码器的应用3（参考实验教材P334）图4-5.1 74LS138扩展为4线-16线译码器实验原理电路图参考图6.4.4，在实验板创建74LS138扩展为4线16线译码器电路。变动开关位置，检测电路输出显示状态，实验结果记入自拟表格中。5、实验结果记录及实验结果分析1、3线8线译码器74LS138功能分析实验结果记录及分析输入指示G1Ga+GbCBAX1X2X3X4X5X6X7X8X1XXX111111110XXXX11111111100000111111100110111111010110111110111110111110011110111101111110111101111110111111111110表4-1.1 3线8线译码器74LS138功能分析实验结果记录表单实验结果记录在表4-1.1中。实验结果分析：可以看出，当GA+GB置于1或者G1置于0时，3线-8线译码器处于置数状态，指示灯从X1-X8全部都亮，对应的输出Y0-Y7都是高电平。当G1=1，GA+GB=0时，3线-8线译码器处在工作状态。此时状态转移表如表单4-1.1中所示。实验结果说明：GA、GB、G1的1和0指示的是对应开关是否接通，1表示开关闭合置于高电位，0表示开关打开置于低电位。X1-X8的1是灯亮，对应Y输出高电位，0是灯灭，对应Y输出低电位。2、3线8线译码器的应用1实验结果记录及分析图4-2 输出波形示例输入输出情况ABC000Y0输入反相信号，其他输出高电平005Y1输入反相信号，其他输出高电平050Y2输入反相信号，其他输出高电平055Y3输入反相信号，其他输出高电平500Y4输入反相信号，其他输出高电平505Y5输入反相信号，其他输出高电平550Y6输入反相信号，其他输出高电平555Y7输入反相信号，其他输出高电平表4-2 电路输出情况表单实验结果说明：详情见表4-2中。其中输出的反相信号如图4-2所示3、3线8线译码器的应用2实验结果记录及分析输入指示CBA000005050亮055亮500505550亮555表4-3 电路输出情况表单3线-8线译码器的应用实验2结果如表4-3所示。分析：借助实验2中所示的结果，以C、B、A的输入状态为050为例，此时，只有Y2输出反相的低电平0，Y3、Y6都输出高电平0，经过与非门，则输出为1，指示灯亮。另外两种情况原因同上。4、七段显示译码器74LS47功能分析实验结果记录及分析由于实验结果中，有部分图形不能转换为电子版，现只把可以可以用电子版表示的结果陈列如下。具体完整实验记录结果记录在附录中实验结果原始记录单。输入显示BILTABCD1100000110005111005021100553110500411050551105506110555711500081150059表4-4 七段显示译码器74LS47功能分析实验部分结果表单5、3线8线译码器的应用3实验结果记录及分析附录：实验结果原始记录单实验7：计数电路1、实验目的1、掌握中规模数字集成电路同步计数器的基本工作原理和使用方法。2、理解中规模数字集成电路同步计数器的基本工作特性。3、掌握用中规模数字集成电路同步计数器实现任意进制计数器的基本方法。4、了解同步计数器基本调试方法。2、实验任务1、4位二进制加法计数器74LS163功能分析（参考实验教材P356）2、4位二进制加法计数器74LS163并行进位电路分析（参考实验教材P356）3、4位二进制加法计数器74LS163串行进位电路分析（参考教材P356）4、4位二进制加法计数器74LS163的应用1（参考实验教材P358）5、4位二进制加法计数器74LS163的应用2（参考实验教材P358）6、4位二进制加法计数器74LS163的应用3（参考实验教材P358）7、十进制加法计数器74LS160功能分析（参考实验教材P359）8、十进制加法计数器74LS160应用（参考实验教材P359）9、二五十进制计数器74LS90功能分析（参考实验教材P361）3、实验选用器件1、选用仪器仪表：直流稳压电源5V、脉冲信号发生器、双踪示波器。2、选用逻辑元件：74LS163（4位二进制加法计数器）。74LS20（双4输入与非门）。74LS160（十进制加法计数器）。74LS90（二五十进制计数器）3、其他元件：300 电阻器、发光二极管4、实验原理及实验步骤1、4位二进制加法计数器74LS163功能分析（参考实验教材P356）图7-1.1 四位二进制加法计数器74LS163功能分析实验原理电路图参考图7-1.1，在实验板创建4位二进制加法计数器74LS163功能分析电路： 计数； 清零； 保持功能。将检测结果记入表格7-1.1中。将上电路改为在计数工作状态，输入时钟为10 kHz。利用双踪示波器，观察输出波形与输入时钟时序关系，记录输出与输入时钟波形关系（至少一个周期以上）。2、4位二进制加法计数器74LS163并行进位电路分析（参考实验教材P356）图7-2.1 四位二进制加法计数器74LS163并行进位电路分析实验原理电路图参考图7-2.1，在实验板创建4位二进制加法计数器74LS163并行进位电路。将检测结果记入表格7-2.1中3、4位二进制加法计数器74LS163串行进位电路分析（参考教材P356）图7-3.1 四位二进制加法计数器74LS163串行进位电路分析实验原理电路图参考图7-3.1，在实验板创建4位二进制加法计数器74LS163串行进位电路。将检测结果记入自拟的表格7-3.1中。4、4位二进制加法计数器74LS163的应用1（参考实验教材P358）实验要求：采用4位二进制加法计数器74LS163和反馈归零法，设计十进制计数器电路。自拟实验方案，记录所设计的计数器有效状态转换。将上电路输入时钟改为10 kHz，利用双踪示波器，观察输出波形与输入时钟时序关系，记录输出与输入时钟波形关系。（注：至少一个周期以上）图7-4.1 四位二进制加法计数器74LS163应用1实验原理电路图实验方案如图7-4.1所示。按照所示电路图在实验板上搭建电路，然后按照实验要求一次测量，并记录波形。实验结果记录在表7-4.1中，所测波形见下一部分中实验结果。5、4位二进制加法计数器74LS163的应用2（参考实验教材P358）图7-5.1 四位二进制加法计数器74LS163应用2实验原理电路图采用4位二进制加法计数器74LS163和反馈置数法，设计十二进制计数器电路。自拟实验方案，记录所设计的计数器有效状态转换。将实验结果记录在表7-5.1中。6、4位二进制加法计数器74LS163的应用3（参考实验教材P358）图7-6.1 四位二进制加法计数器74LS163应用3实验原理电路图实验要求：采用4位二进制加法计数器74LS163和反馈置数法，设计二十进制计数器电路。自拟实验方案，记录所设计的计数器有效状态转换。实验步骤：实验原理图如图7-6.1所示。在实验板上依照图7-6.1搭建电路。然后根据实验现象记录表格。并将状态转移表和实验现象填写在表格7-6.1中。7、十进制加法计数器74LS160功能分析（参考实验教材P359）图7-7.1 十进制加法计数器74LS160功能分析实验原理电路图实验步骤：（1）、参考图7-7.1，在实验板创建十进制加法计数器74LS160功能分析电路： 计数； 清零； 保持功能。（2）、将检测结果计入表格7-7.1中。（3）、将上电路改为在计数工作状态，输入时钟为10 kHz。利用双踪示波器，观察输出波形与输入时钟时序关系，记录输出与输入时钟波形关系。（注：至少一个周期以上）8、十进制加法计数器74LS160应用（参考实验教材P359）9、二五十进制计数器74LS90功能分析（参考实验教材P361）实验步骤如下：（1）参考图7-9.1，在实验板创建74LS90功能分析电路。（2）分别改变开关R、S状态，分析二五十进制计数器74LS90功能，自拟表格，记录计数器有效状态转换。（3）将上电路改为在计数工作状态，输入时钟为10 kHz（由INA输入，QA反馈接INB）。利用双踪示波器，观察输出波形与输入时钟时序关系，记录输出与输入时钟波形关系。（注：至少画一个周期以上）5、实验结果记录及实验结果分析1、4位二进制加法计数器74LS163功能分析实验结果记录及实验结果分析输入指示CLRLOADENPENTABCDO清零0XXX00000置数10XX10010保持110X11X0计数11110000010000010001100000100101000110011100000101001001010110100011010110011101111000001表7-1.1 四位二进制加法计数器74LS163并行进位电路分析实验结果记录表单实验结果分析：（1）、当开关CLR打到0低电位时，计数电路处于“清零”状态。此时指示灯AB全部灭灯。对应输出低电平。（2）、当开关CLR打到1高电平，LOAD置于0低电平时，计数电路处于“置数”状态。此时指示灯A、D亮，对应QA、QD端输出高电平。指示灯B、C灭，对应输出端QB、QC输出低电平。（3）、当CLR、LOAD、ENP、ENT全部置1高电平时，计数电路处于计数状态。此时以单脉冲为输入，对应状态转移状态如表7-1.1中计数部分所示。QAQB依次对应1,2,4,8。（4）、当CLR、LOAD置于1高电平，ENT、ENP任意一端置0低电位时，计数电路处于保持状态。会保持当前输出状态不变。2、4位二进制加法计数器74LS163并行进位电路分析实验结果记录及实验结果分析输出指示1状态指示2输出指示2状态1A1B1C1D1O1ENP2ENT2状态2A2B2C2D2O2计数0000000保持000001000000000000100000000001100000000000010000000001010000000000110000000001110000000000001000000001001000000000101000000001101000000000011000000001011000000000111000000001111000000000000111计数10000表7-2.1 四位二进制加法计数器74LS163并行进位电路分析实验结果记录表单实验结果分析：电路的两个74LS163器件的CLR、LOAD、ENP、ENT全部置1高电平时，计数电路处于计数状态。输入信号为100KHz、5V的时钟函数信号。其中器件1对应状态转移状态如表7-1.1中计数部分所示。QA1QD1依次对应1,2,4,8。器件2的ENP2、ENT2端接器件1的RCO1端，也就是进位端。器件1计数从1记到16完成一个周期之后，自动进位1，然后器件2的CLR2、LOAD2、ENP2、ENT才全部处于1高电平也就是计数状态。也就是当器件1完成从1计数到16，自动进位1之后，器件2才计数1。状态转移表见表7-2.1。3、4位二进制加法计数器74LS163串行进位电路分析实验结果记录及实验结果分析输出指示1状态指示2输出指示2状态1A1B1C1D1O1ENP2ENT2状态2A2B2C2D2O2计数0000000保持000001000000000000100000000001100000000000010000000001010000000000110000000001110000000000001000000001001000000000101000000001101000000000011000000001011000000000111000000001111000000000000111计数10000表7-3.1 四位二进制加法计数器74LS163串行进位电路分析实验结果记录表单实验结果分析：实验3与实验2实现的功能是一样的。电路的两个74LS163器件的CLR、LOAD、ENP、ENT全部置1高电平时，计数电路处于计数状态。输入信号为100KHz、5V的时钟函数信号。其中器件1对应状态转移状态如表7-1.1中计数部分所示。QA1QD1依次对应1,2,4,8。器件2的输入端CLK端接器件1的RCO1端，也就是进位端。器件1计数从1记到16完成一个周期之后，自动进位1，然后器件2的CLR2、LOAD2、ENP2、ENT才全部处于1高电平也就是计数状态。也就是当器件1完成从1计数16，自动进位1之后，经反相器输入器件2才计数1。状态转移表见表7-3.1。4、4位二进制加法计数器74LS163的应用1实验结果记录及实验结果分析状态输入指示输出指示CLRLOADENPENTABCD0计数接与非门反馈1110000010000010001100000100101000110011100000101001000001表7-4.1 十进制加法计数器74LS160功能分析实验结果记录表单实验结果分析：当LOAD、ENP、ENT全部置1高电平时，计数电路处于计数状态。此时以单脉冲为输入，对应状态转移状态如表7-1.1中计数部分所示。QAQB依次对应1,2,4,8。分析原因。因为输出端QA与QD通过一个与非门反馈回接到电路前置端CLR。当电路计数满10时，QA与QD同时输出高电平，通过与非门后位低电平，CLR端接收到低电平，计数电路清零。所以能够实现十进制。对应端口输出波形如下所示：QA、QB、QC、QD输出波形分别对应图7-4.(1)7-4.(4)。图7-4.(1) QA端输出波形 图7-4.(2) QB端输出波形图7-4.(3) QC端输出波形 图7-4.(4) QD端输出波形其中红色为输入检测波形（10KHz，5V），蓝色为各自对应的输出波形。5、4位二进制加法计数器74LS163的应用2实验结果记录及实验结果分析状态输入指示输出指示CLRLOADENPENTABCD0计数接与非门反馈11100000100000100011000001001010001100111000001010010010101101000001表7-5.1 十二进制加法计数器74LS160功能分析实验结果记录表单实验结果分析：当LOAD、ENP、ENT全部置1高电平时，计数电路处于计数状态。此时以单脉冲为输入，对应状态转移状态如表7-1.1中计数部分所示。QAQB依次对应1,2,4,8。分析原因。因为输出端QC与QD通过一个与非门反馈回接到电路前置端CLR。当电路计数满12时，QC与QD同时输出高电平，通过与非门后位低电平，CLR端接收到低电平，计数电路清零。QA、QB、QC、QD输出波形分别对应图7-5.(1)7-5.(4)。图7-5.(1) QA端输出波形 图7-5.(2) QB端输出波形图7-5.(3) QC端输出波形 图7-5.(4) QD端输出波形6、4位二进制加法计数器74LS163的应用3实验结果记录及实验结果分析状态输入指示输出指示CLRLOADENPENTA1B1C1D1A2计数接与非门反馈111000001000001000110000010010100011001110000010100100101011010001101011001110111100000110001010011100100000表7-6.1 二十进制加法计数器74LS160功能分析实验结果记录表单实验结果分析：两个计数器的LOAD、ENP、ENT全部置1高电平时，计数电路处于计数状态。此时以单脉冲为输入，器件1对应状态转移状态如表7-1.1中计数部分所示。QAQB依次对应1,2,4,8。分析原因。因为输出端QC1与QA2通过一个与非门反馈回接到两个计数器电路前置端CLR。当电路计数满20时，QC1与QA2同时输出高电平，通过与非门后位低电平，CLR端接收到低电平，计数电路清零。所以能够实现二十进制。原理大致与实验4、实验5相同。7、十进制加法计数器74LS160功能分析实验结果记录及实验结果分析状态输入指示输出指示CLRLOADENPENTABCD0清零0XXX00000置数10XX00000保持110X11X0计数11110000010000010001100000100101000110011100000101001000001表7-7.1 十进制加法计数器74LS160功能分析实验结果记录表单实验结果分析：（1）当开关CLR打到0低电位时，计数电路处于“清零”状态。此时指示灯AB全部灭灯。对应输出低电平。（2）、当开关CLR打到1高电平，LOAD置于0低电平时，计数电路处于“置数”状态。指示灯A、B、C、D灭，对应输出端输出低电平。（3）、当CLR、LOAD、ENP、ENT全部置1高电平时，计数电路处于计数状态。此时以单脉冲为输入，对应状态转移状态如表7-7.1中计数部分所示。QAQB依次对应1,2,4,8。（4）、当CLR、LOAD置于1高电平，ENT、ENP任意一端置0低电位时，技术电路处于保持状态。会保持当前输出状态不变。对应端口输出波形如下所示：QA、QB、QC、QD、RCO输出波形分别对应图7-7.(1)7-7.(5)。表7-7.(1) QA端输出波形 表7-7.(2) QB端输出波形表7-7.(3) QC端输出波形 表7-7.(4) QD端输出波形表7-7.(5) RCO端输出波形其中红色为输入检测波形（10KHz，5V），蓝色为各自对应的输出波形。附录：实验结果原始记录单实验8：寄存器1、实验目的1、掌握寄存器的主要功能和基本工作特性。2、理解中规模数字集成电路寄存器的使用方法。3、了解寄存器的基本应用。4、掌握中规模数字集成电路寄存器的基本调试方法。2、实验任务1、4位双向移位寄存器74LS194功能分析（参考教材P369）2、4位双向移位寄存器74LS194应用13、4位双向移位寄存器74LS194应用2（参考教材P370）4、4位寄存器74LS175功能分析（参考实验教材P366）5、4位寄存器74LS175应用1（参考实验教材P365）6、4位寄存器74LS175应用2（参考实验教材P366）3、实验选用器件1、选用仪器仪表：直流稳压电源5V、脉冲信号发生器、双踪示波器。2、选用逻辑元件：74LS194（4