si472x芯片资料翻译.doc

Si4720/21功能描述1.概述Si4720/21是第一款单芯片FM广播收发器。经事实证明，并获得专利的数字架构的Si4720/21结合了Si470x调频与Si471x FM发射器无线电接收器功能，提供完整的调频接收和发送以及在一个单一的，超小型3x3x0.55毫米QFN封装能力。该装置利用非常成功SiliconLab的调频技术，并提供无与伦比的集成度和性能。通过使用一个单一的芯片允许调频接收和发射被添加到任何便携设备。和Si470x和Si471x产品类似，Si4720/21提供业界领先的尺寸，性能，低功耗和易用性。该Si4720/21的设计与SiliconLaboratories的Si4710/11调频发射机及Si4730/31调幅/调频接收器兼容。该Si4720/21是第一个FM广播收发器集成电路，支持小环天线，可到机箱或便携设备集成印刷电路板。这款芯片的特点，还能应用于蓝牙功能以此实现无线调频收音机接收。对于便携式导航设备，Si4720/21的天线架构允许集成通信消息设备到便携设备的附件，并消除了对外部天线电缆的需求。Si4720/21的数字集成降低了传统的产品所需的外部元件，提供了只需要一个外部电感器和旁路电容器，再约15平方毫米PCB空间的解决方案。该Si4720/21的设计与SiliconLaboratories的Si470x FM广播接收器，Si473x AM/ FM广播接收器，以及Si471xFM广播发射器解决方案兼容，能够在一个单一的PCB布局中适应多种音乐功能。能进行大量生产。无与伦比的性能，简便的设计，软件可编程是Si4720/21的关键优势。该Si4720/21包括线路输入到片上模拟到数字转换器（ADC）从片上数字至模拟转换器，线路输出器（DAC），数字音频混频器，一个可编程参考时钟输入，可配置数字音频接口。该芯片支持I2C兼容2线，另外Si4700/01向后兼容的3线控制接口标准。该Si4720/21调频大部分是数字调制和解调能实现高逼真度，最佳的性能与功耗，以及灵活的设计。板上的DSP提供了无与伦比的导航抑制，选择性和最佳的音质。该Si4721是业界首款单芯片集成的FM广播收发器，包括对接收和发送的欧洲无线电数据系统（RDS）和美国无线电广播数据系统（RBDS）的支持。RDS的数字信息可以从广播传送到显示诸如电台ID，歌曲的名字和音乐类别。在欧洲，备用频率（AF）的信息也提供自动改变的地方广播电台多个频率使用。在发送如艺术家名字，歌曲名称，音乐类别模式，数字信息，并可以传送品牌信息能够通过任何支持RDS/RBDS的接收器显示出来。该Si4720/21调频接收功能，是以经过验证的Si4700/01 FM调谐器为基础的。FMI是FM到接收机的低噪声放大器的输入口而RFGND是RF的反馈。发射输出（TXO）直接连接到只有一个外部电感器的发射天线，这个电感器提供谐波滤波。输出超过20分贝则在1 dB步进电压范围内可调。在TXO输出引脚还可以配置以支持环形天线。用户有责任遵守当地射频传输条例（FCC和ETSI，ARIB，等）。数字音频接口工作在从动模式并支持众多MSB优先的音频数据格式，包括I2S和左对齐的多种模式。该接口有三个引脚：数字数据输入（DIN），数字帧同步输入（DFS），和一个数字比特同步输入时钟（DCLK）。该Si4720/21支持的行业标准抽样，包括32，40率，44.1号和48千赫。数字音频接口支持通过基带处理器消除多余的音频DAC和ADC的需要低功率运行。Si4720/21包含一个低噪声可编程衰减立体声线路输入（LIN/RIN）。为了确保最佳的音频性能，Si4720/21具有传输线输入特点，允许用户指定所需的偏离程度达到最大峰值振幅的模拟输入。音频的，试点的偏差水平和RDS/RBDS信号可独立编程来定制调频发射机的设计。Si4720/21有一个可编程的低电平，高音量的指标，使用户可以选择性地启用和禁用的以音频内容为基础的载体。此外，该器件提供过调制指标，允许用户动态地设置最大偏差范围。Si4720/21有一个可编程的音频动态范围控制，可用于减少音频输入信号的动态范围，增加接收器的音量。这些功能可以显著地改善最终用户的听觉体验。Si4720/21采用RST引脚上的逻辑低来复位。这将能使所有寄存器的值被重置为默认值。数字输入/输出接口电源（VIO）给RST，SEN，SDIO，RCLK， DIN，DFS，DCLK提供电压并且可以连接到音频基带处理器，能节省电源并不需要变压器。寄存器操作时不需要RCLK.Si4720/21的参考时钟是可编程的，支持多种RCLK输入。2.调频接收机Si4720/21调频接收器是以经实践证明的Si4700/01调频无线电接收器为基础的。接收器使用一个数字低中频架构，允许外部元件的大规模调整。接收器（RX）部分集成一个低噪声放大器（LNA），支持全球调频广播频段（76至108兆赫）。自动增益控制（AGC）电路控制LNA的能优化灵敏度并进行强干扰抑制增益。出于测试目的，自动增益控制可以被禁用。请参见“6。图像抑制混频器下变频到射频信号的低中频。正交混频器的输出被放大，过滤，高分辨率的模拟数字转换器（ADC）进行数字化。这种先进的架构允许使用的数字信号处理（DSP）完成信道选择，调频解调和立体声音频处理，以实现卓越的性能与传统的模拟架构。数字音频接口和线性输入/输出信号可直接与数字输出DOUT端数字调频录音。此外，如铃声和音乐的数字音频信号进行数字混合到调频接收信号。3.调频发射器Si4720/21的发射器采用数字结构。发射器（TX）集成了一个立体声16位音频ADC的模拟音频信号转换高保真数字信号。另外，数字音频信号可以直接应用到Si4720/21减少数字转换到模拟再转换到数字的能量消耗。数字信号处理是用来执行调频立体声MPX的编码和调制到一个低数字中频。发送基带滤波器抑制信道外数字低中频信号的噪声和图像。正交单边带混频器向上转换为中频信号的数字射频，内部射频滤波器抑制噪声和谐波，以支持移动电话，GPS，WLAN和其他无线标准谐波发射的要求。在TXO输出高达20分贝的输出电平控制，大约在1 dB步进编程。这个大型输出范围使多种天线可被使用，如单极天线或环形天线。在1分贝步长提供了输出电压微调。TXO仅需要一个外部输出120nH的电感。电感是用来与天线产生共振的，并在电路内自动校准，以提供最佳的产出水平和支持的传输频率的频率响应。用户需要调整他们的系统的发射功率水平，以符合有关射频传输地方性法规。（FCC和ETSI，ARIB等） 4. 数字音频接口数字音频接口工作在从模式并支持MSB优先的音频数据格式，包括I2S和左对齐的多种模式。(1) 音频数据格式对于I2S格式，msb被捕获在第二个DCLK的上升边缘以下每个DFS过渡。这个字直到lsb的其余位被发送才会完全被发送。因为字的大小，DCLK的频率和采样率的不同，有可能有未使用的DCLK周期。除了I2S格式，数字音频接口支持PCM音频格式的其他品种可以通过设置该设备的DIGITAL_INPUT_FORMAT进行配置。图13-15一些支持的数字音频格式示例。用户可以配置DFS作为一个“框架”为左，右样本（类似的I2S格式）或只是一个脉冲信号作为立体声采样开始。其他选项允许数据捕获无论是DCLK的上升或下降，DFS的极性，边左/右字的位置，或字大小为8，16配置，20或24位。（2）音频采样率该器件支持的行业标准的抽样，包括32，40率，44.1号和48千赫。数字音频接口支持通过消除多余的音频DAC和ADC的需要基带处理器的低功率运行。采样率选择使用DIGITAL_INPUT_SAMPLE_RATE属性。5.线性输入Si4720/21提供的左，右声道线路输入（lin和RIN）。其输入是高阻抗，低电容，适合接收来自外部音频基带处理线路的电平信号。这两个线性输入均为可编程衰减低噪声输入。Si4720/21有无源和有源抗混叠滤波器，以防止被纳入到音频频带和退化表现走样的高频率的现象出现。为了确保最佳的音频性能，Si4720/21有TX_LINE_INPUT_LEVEL设定，允许用户指定模拟输入的峰值来达到按音频偏差属性编程能得到的最大偏差水平。相应的线路输入衰减代码，LIATTEN1:0，是由预期峰值振幅的水平来选取。表14显示了线路衰减代码。线路衰减代码应该对照表14选择最低峰值电压作为输入电压。而表14是由略高于预期的峰值输入从基带音频处理器而来的。例如，如果预期的从音频基带处理器产生的峰值输入电压为400mV时，用户选择LIATTEN1:0 = 10，因为峰值416mV的输入电压与LIATTEN1:0= 10，只是比预期的最高输入电压400毫伏高一些。用户也可选择LILEVEL9:0进入400毫伏来关联这个输入电平与最大频率偏离程度，这个最大频偏是音偏属性中预先编程好的。请注意，选择一个LIATTEN1:0的特殊值改变了LIN和RIN引脚的输入电阻。此功能用于预期的最大输入电平超过了LIN和RIN引脚的最大输入电平的情况下。最大的模拟输入电平为636mVpK。如果从模拟基带处理，音频输入电平超过这个电压，串联电阻必须被插入的LIN和RIN引脚的电压衰减前面，以保证它在允许的操作范围。比如，如果音频基带预计峰值时900mv并且vio供给电压时1.8v，设计者可以用30k电阻加在lin和rin前，并且选择liatten【1:0】=11. 由此产生的预期峰值在LIN/RIN引脚的输入电压为600毫伏，因为这只是一个LIN/RIN输入电阻（见表14，60这个例子k）和外部电阻间的分压器。请注意，相应的峰值输入电压所选择的LIATTEN1:0代码仍然需要满足比衰减电压高一些的条件。在这个例子中，一个LIATTEN1:0 = 11线性衰减的代码有一个峰值输入电压636mV时，它只是比预期的峰值600毫伏衰减电压高一些。此外，预计的峰值电压衰减进入了LILEVEL9:0参数。同样，在这个例子中，600毫伏成为LILVEVEL9:0输入。这个例子显示了一种可能的解决方案，但有许多其他的解决方案存在。最佳的解决方案是应用LIN和RIN引脚能使用的最大可能的电压以得到更高信噪比，但实际电阻值可能会限制选择。请注意，TX_LINE_INPUT_LEVEL参数将影响到高通滤波器特性的连接电容和电阻的音频输入。Si4720/21有一个可编程的高低音量的指标，使用户可以选择性地启用和禁用以音频内容的存在为基础的载体。该TX_ASQ_LEVEL_LOW和TX_ASQ_LEVEL_HIGH参数分别为dBFS设置低层次，高层次的临界值。音频水平所需的时间将低于由TX_ASQ_DURATION_LOW参数设置的低阈值，同样，对于音频水平所需的时间高于由TX_ASQ_DURATION_HIGH参数设定的高阈值。5.调谐频率合成器采用Silicon Laboratories的完全集成的VCO，包含成熟的技术。频率合成器产生正交本振信号，用于低中频上变频至RF。VCO的频率在传输过程回路中由参考时钟锁定而又由自动频率控制调整（AFC）。调谐频率可直接编程命令。例如，要调整到98.1兆赫，用户写带参数=9810的TX_TUNE_FREQ命令。该Si4720/21支持50,100,200khz信道空间。6.参考时钟参考时钟的Si4720/21是可编程的，支持从31.130千赫频率为40兆赫的RCLK。当RCLK频率的一个整数（预分频值）除以必须落在34406到31130Hz范围内。因此，当RCLK范围低于311.3千赫的频率是不连续的。默认频率为32.768kHz时的RCLK。请参考：使用其他的RCLK频率“AN305Si471x FM发射器编程指南“。7.控制接口芯片提供一串行接口，这能使外部控制器发送命令到Si4720/21和接收设备的响应。串行口能以三总线模式：2线模式，SPI模式下，或3线模式。通过抽样选取Si4720/21对RST的上升沿时GPO2/IRQ的GPO1引脚的状态来决定使用的总线模式。该GPO1引脚会连接一个内部上拉电阻当RST低电平时，GPO2/IRQ引脚连接一个内部下拉电阻当RST为低。因此，只需要用户改变管脚电平，就能决定总线模式。7.1两线控制模式两线总线模式使用sclk和sdio接口进行信号传输。当sdio为低电平而sclk为高电平时传输进入开始状态。接下来，在sclk的上升沿时用户通过sdio使用8位串行控制字。这串控制字末位是读写位前7位是器件地址。Si4720在下一个sclk的下降沿令sdio为低电平来接受控制字。同时，SEN管脚能够改变器件地址。（在两线模式下sen并不用于传输信号）当sen=0器件地址是0010001，当sen=1器件地址是1100011.芯片只响应一种器件地址。对于写操作。用户发送一个8位sdio，这是通过sclk的上升沿获得的。芯片si4720/21在一轮循环中sclk的下降沿时通过置sdio低电平应答每一个数据字节。用户在一次2线传输中需要写入8为数据字节。首位是命令字节，其他7位是内容。对于读操作，在si4720/21得到控制字后，它产生8位数据的sdio，这是在sclk的下降沿时改变sdio的状态。用户得到每个字节都在下一个sclk的下降沿令sdio置低电平。如果一个数字字节没有被接受，这次传输就结束。用户读取16个字节在一次传输中。这些字节也包括从si4721来的响应字节。一次2线传输在停止条件下结束。而sdio上升，sclk为高电平时将会出现停止条件。8 通用目的输出口Si4720/21提供3个通用目的输出口。这个gpo管脚能够被设定成输出常低，常高或高阻。Gpo脚也被复用为总线模式接口或dclk，这取决于传输时的应用方式。Gpo2能被设置提供中断。9.复位，启用，关闭设置rst管脚低电平将会关闭模拟数字电路，重置寄存器到它们的默认值，并禁用总线。设置rst管脚高电平将会唤醒器件并使其处于关闭状态。关闭状态会减少能量消耗。让器件处于关闭状态会使数字，模拟电路关闭，但是总线是可用的。10.芯片命令与属性命令名称描述0x00NOP无操作，空命令0x01POWER_UP芯片上电，选择模式（FM OR AM,数字或模拟等）0x10GET_REV回应芯片的信息0x11POWER_DOWN使芯片掉电，停止工作0x12SET_PROPERTY设置一个属性值0x13GET_PROPERTY反馈一个属性值0x14GET_INT_STATUS读取中断状态位0x15PATCH_RESERVED保留位，用于下载升级文件0x16PATC