ispPAC开发培训-ispPAC培训教程.doc

上 海 莱 迪 思 半 导 体 有 限 公 司 市 场 部2000 年 2 月ispPAC 培 训 教 程第 一 节 ispPAC 简 介第 二 节 在 系 统 可 编 程 模 拟 电 路 的 结 构第 三 节 ispPAC 的 接 口 电 路第 四 节 增 益 调 整 方 法第 五 节 滤 波 器 设 计第 六 节 PAC Designer 软 件 使 用 方 法 第 一 节 ispPAC 简 介 1992 年 美 国 Lattice 公 司 发 明 了 在 系 统 可 编 程 技 术 (In-System Programmability)， 彻 底 改 变 了 传 统 数 字 电 子 系 统 的 设 计 和 实 现 方 法， 开 创 了 数 字 系 统 设 计 的 里 程 碑。 在 21 世 纪 来 临 的 前 夕，1999 年11 月，Lattice 公 司 又 推 出 了 在 系 统 可 编 程 模 拟 电 路 (In-System Programmability Programmable Analog Circuits)， 翻 开 了 模 拟 电 路 设 计 方 法 的 新 篇 章。 为 电 子 设 计 自 动 化 (EDA) 技 术 的 应 用 开 拓 了 更 广 阔 的 前 景。 与 数 字 的 在 系 统 可 编 程 大 规 模 集 成 电 路 (ispLSI) 一 样， 在 系 统 可 编 程 模 拟 器 件 允 许 设 计 者 使 用 开 发 软 件 在 计 算 机 中 设 计、 修 改 模 拟 电 路， 进 行 电 路 特 性 模 拟， 最 后 通 过 编 程 电 缆 将 设 计 方 案 下 载 至 芯 片 中。 在 系 统 可 编 程 器 件 可 实 现 三 种 功 能：(1) 信 号 调 理 (2) 信 号 处 理 (3) 信 号 转 换。 信 号 调 理 主 要 是 能 够 对 信 号 进 行 放 大、 衰 减、 滤 波。信 号 处 理 是 指 对 信 号 进 行 求 和、 求 差、 积 分 运 算。 信 号 转 换 是 指 能 把 数 字 信 号 转 换 成 模 拟 信 号。 目 前 已 推 出 了 两 种 器 件: ispPAC10 和ispPAC20。 ispPAC 的 开 发 软 件 为 PAC Designer， 对 计 算 机 的 软、 硬 件 配 置 要 求 如 下:(1) Windows 95,98, NT(2) 16MB RAM(3) 10MB 硬 盘(4) Pentium CPU 软 件 主 要 特 征(1) 设 计 输 入 方 式原 理 图 输 入(2) 模 拟可 观 测 电 路 的 幅 频 和 相 频 特 性(3) 支 持 的 器 件ispPAC10ispPAC20(4) 内 含 用 于 低 通 滤 波 器 设 计 的 宏(5) 能 将 设 计 直 接 下 载 第 二 节 在 系 统 可 编 程 模 拟 电 路 的 结 构 在 系 统 可 编 程 模 拟 电 路 提 供 三 种 可 编 程 性 能。(1) 可 编 程 功 能： 具 有 对 模 拟 信 号 进 行 放 大、 转 换、 滤 波 的 功 能。(2) 可 编 程 互 联： 能 把 器 件 中 的 多 个 功 能 块 进 行 互 联， 能 对 电 路 进 行 重 构， 具 有 百 分 之 百 的 电 路 布 通 率。(3) 可 编 程 特 性： 能 调 整 电 路 的 增 益、 带 宽 和 阈 值。 可 以 对 电 路 板 上 的 ispPAC 器 件 反 复 编 程， 编 程 次 数 可 达 10000 次。 把 高 集 成 度， 精 确 的 设 计 集 于 一 片 ispPAC 器 件 中， 取 代 了 由 许 多 独 立 标 准 器 件 所 实 现 的 电 路 功 能。 PAC 块PAC 块 参 考 电 压 自 校 正 模 拟 布 线 池 配 置 存 储 器PAC 块 PAC 块 图2.1 ispPAC10 内 部 结 构 框 图图2.2 ispPAC10 内 部 电 路 ispPAC10 器 件 的 结 构 由 四 个 基 本 单 元 电 路， 模 拟 布 线 池， 配 置 存 储 器， 参 考 电 压， 自 动 校 正 单 元 和 ISP 接 口 所 组 成。 器 件 用 5V 单 电 源 供 电。 基 本 单 元 电 路 称 为 PAC 块 (PACblock)， 它 由 两 个 仪 用 放 大 器 和 一 个 输 出 放 大 器 所 组 成， 配 以 电 阻、 电 容 构 成 一 个 真 正 的 差 分 输 入， 差 分 输 出 的 基 本 单 元 电 路， 如 图 2.3 所 示。 所 谓 真 正 的 差 分 输 入， 差 分 输 出 是 指 每 个 仪 用 放 大 器 有 两 个 输 入 端， 输 出 放 大 器 的 输 出 也 有 两 个 输 出 端。 电 路 的 输 入 阻 抗 为 109 ， 共 模 抑 制 比 为69db， 增 益 调 整 范 围 为10 至10。PAC 块 中 电 路 的 增 益 和 特 性 都 可 以 用 可 编 程 的 方 法 来 改 变， 采 用 一 定 的 方 法 器 件 可 配 置 成1 至10000 倍 的 各 种 增 益。 输 出 放 大 器 中 的 电 容CF 有128 种 值 可 供 选 择。 反 馈 电 阻RF可 以 断 开 或 连 通。器 件 中 的 基 本 单 元 可 以 通 过 模 拟 布 线 池 (Analog Routing Pool) 实 现 互 联， 以 便 实 现 各 种 电 路 的 组 合。图2.3 ispPAC 中 的PAC 块 (PACblock) 每 个PAC 块 都 可 以 独 立 地 构 成 电 路， 也 可 以 采 用 级 联 的 方 式 构 成 电 路 以 实 现 复 杂 的 模 拟 电 路 功 能。 图 2.4 表 示 了 两 种 不 同 的 连 接 方 法。 图 2.4 (a) 表 示 各 个PAC 块 作 为 独 立 的 电 路 工 作， 图2.4 (b) 为 四 个 PAC 块 级 联 构 成 一 个 复 杂 的 电 路。 利 用 基 本 单 元 电 路 的 组 合 可 进 行 放 大、 求 和、 积 分、 滤 波。 可 以 构 成 低 通 双 二 阶 有 源 滤 波 器 和 梯 型 滤 波 器， 且 无 需 在 器 件 外 部 连 接 电 阻、 电 容 元 件。 (a) (b)图2.4 ispPAC10 中 不 同 的 使 用 形 式 ispPAC20 器 件 由 两 个 基 本 单 元 电 路 PAC 块、 两 个 比 较 器、 一 个 8 位 的 D/A 转 换 器、 配 置 存 储 器、 参 考 电 压、 自 动 校 正 单 元 和 ISP 接 口 所 组 成。 其 内 部 结 构 框 图 如 图 2.5 所 示。PAC 块PAC 块 比 较 器 比 较 器 模 拟 布 线 池 参 考 电 压DAC 自 校 正 配 置 存 储 器图 2.5 ispPAC20 内 部 框 图图 2.6 ispPAC20 内 部 电 路DAC PACell 这 是 一 个 8 位 电 压 输 出 的 DAC。 接 口 方 式 可 自 由 选 择 为：8 位 的 并 行 方 式； 串 行 JTAG 寻 址 方 式； 串 行 SPI 寻 址 方 式。 在 串 行 方 式 中， 数 据 总 长 度 为 8 位，D0 处 于 数 据 流 的 首 位，D7 为 最 末 位。DAC 的 输 出 是 完 全 差 分 形 式， 可 以 与 器 件 内 部 的 比 较 器 或 仪 用 放 大 器 相 连， 也 可 以 直 接 输 出。 无 论 采 用 串 行 还 是 并 行 的 方 式，DAC 的 编 码 均 为 以 下 表 格 所 示。 表 2.1 DAC 输 出 对 应 输 入 的 编 码 多 路 输 入 控 制 ispPAC20 中 有 两 个 PAC 块， 它 的 结 构 与 ispPAC10 基 本 相 同。 但 增 加 了 一 个 多 路 输 入 控 制 端。 通 过 器 件 的 外 部 引 脚 MSEL 来 控 制。MSEL 为0 时，A 连 接 至 IA1； MSEL 为1 时，B 连 接 至 IA1。图2.7 ispPAC20 中 的PAC 块 极 性 控 制 前 面 已 经 谈 到 ispPAC10 中 放 大 器 的 增 益 调 整 范 围 为10 至10。 而 在ispPAC20 中 IA1，IA2，IA3， 和 IA4 的 增 益 调 整 范 围 为10 至1。 实 际 上， 得 到 正 的 增 益 只 要 把 差 分 输 入 的 极 性 反 向， 即 乘 以1 就 行 了。 通 过 外 部 引 脚 PC 来 控 制IA4 的 增 益 极 性。PC 引 脚 为1 时，增 益 调 整 范 围 为10 至1； PC 引 脚 为 0 时，增 益 调 整 范 围 为10 至1。 比 较 器 在ispPAC20 中 有 两 个 可 编 程， 双 差 分 比 较 器。 比 较 器 的 基 本 工 作 原 理 与 常 规 的 比 较 器 相 同， 当 正 的 输 入 端 电 压 相 对 与 负 的 输 入 端 为 正 时， 比 较 器 的 输 出 为 高 电 平， 否 则 为 低 电 平。 比 较 器 还 有 一 些 可 选 择 的 功 能。 第 三 节 PAC 的 接 口 电 路 模 拟 信 号 输 入 至 ispPAC 器 件 时， 要 根 据 输 入 信 号 的 性 质 考 虑 是 否 需 要 设 置 外 部 接 口 电 路。 这 主 要 分 成 三 种 情 况。(1) 若 输 入 信 号 共 模 电 压 接 近 Vs/2， 则 信 号 可 以 直 接 与ispPAC 的 输 入 引 脚 相 连。(2) 倘 若 信 号 中 未 含 有 这 样 的 直 流 偏 置， 那 么 需 要 有 外 部 电 路。 如 图 3.1 所 示。图 3.1 直 流 偶 合 偏 置 (3) 倘 若 是 交 流 偶 合， 外 加 电 路 如 图 3.2 所 示。 此 电 路 构 成 了 一 个 高 通 滤 波 器， 其 截 止 频 率 为 1/(2pRC)， 电 路 给 信 号 加 了 一 个 直 流 偏 置。 电 路 中 的 VREFout 可 以 用 两 种 方 式 给 出。 直 接 与 器 件 的 VREFout 引 脚 相 连 时， 电 阻 最 小 取 值 为200KW； 采 用 VREFout 缓 冲 电 路，电 阻 最 小 取 值 为600W。图3.2 具 有 直 流 偏 置 的 交 流 偶 合 输 入VREFout 缓 冲 电 路 VREFout 输 出 为 高 阻 抗， 当 用 作 为 参 考 电 压 输 出 时， 要 进 行 缓 冲。 如 图 3.3 所 示。 注 意PAC 块 的 输 入 不 连 接， 反 馈 连 接 端 要 闭 合。 此 时 输 出 放 大 器 的 输 出 为 VREFout 或2.5V， 这 样 每 个 输 出 成 为 VREFout 电 压 源， 但 不 能 将 两 个 输 出 端 短 路。 图3.3 PAC 块 用 作 VREFout第 四 节 ispPAC 的 增 益 调 整 方 法 每 片 ispPAC10 器 件 由 四 个 集 成 可 编 程 模 拟 宏 单 元 (PACblock) 组 成 的， 图 4.1 所 示 的 是 PACblock 的 基 本 结 构。 图 4.1 PACblock 结 构 示 意 图 每 个 PACblock 由 一 个 差 分 输 出 的 求 和 放 大 器 (OA) 和 两 个 具 有 差 分 输 入 的、 增 益 为 1 至 10 以 整 数 步 长 可 调 的 仪 用 放 大 器 组 成。 输 出 求 和 放 大 器 的 反 馈 回 路 由 一 个 电 阻 和 一 个 电 容 并 联 组 成。 其 中， 电 阻 回 路 有 一 个 可 编 程 的 开 关 控 制 其 开 断； 电 容 回 路 中 提 供 了 120 多 个 可 编 程 电 容 值 以 便 根 据 需 要 构 成 不 同 参 数 的 有 源 滤 波 器 电 路。 通 用 增 益 设 置 通 常 情 况 下，PACblock 中 单 个 输 入 仪 用 放 大 器 的 增 益 可 在 1 至 10 的 范 围 内 按 整 数 步 长 进 行 调 整。 如 图 4.2 所 示， 将 IA1 的 增 益 设 置 为 4， 则 可 得 到 输 出 VOUT1 相 对 于 输 入 VIN1 为 4 的 增 益；将 IA1 的 增 益 设 置 为 4， 则 可 得 到 输 出 VOUT1 相 对 于 输 入 VIN1 为 4 的 增 益。 图 4.2 增 益 为 4 的 PACblock 配 置 图 设 计 中 如 果 无 需 使 用 输 入 仪 用 放 大 器 IA2， 则 可 在 图 4.2 的 基 础 上 加 以 改 进， 得 到 最 大 增 益 为 20 的 放 大 电 路， 如 图 4.3 所 示： 图 4.3 增 益 为 20 的 PACblock 配 置 图 在 图 4.3 中， 输 入 放 大 器 IA1、IA2 的 输 入 端 直 接 接 信 号 输 入 端 IN1， 构 成 加 法 电 路， 整 个 电 路 的 增 益 OUT1/IN1 为 IA1 和 IA2 各 自 增 益 的 和。 如 果 要 得 到 增 益 大 于20 的 放 大 电 路， 可 以 将 多 个 PACblock 级 联。 图 4.4 所 示 的 是 增 益 为 40 的 连 接 方 法。 图 4.4 增 益 为 40 的 PACblock 配 置 图 图 4.4 中 使 用 中 使 用 了 两 个 PACblock：IA1、IA2 和OA1 为 第 一 个 PACblock 中 的 输 入、 输 出 放 大 器， IA3、IA4 和OA2 为 第 二 个 PACblock 中 的 输 入、 输 出 放 大 器。 第 一 个 PACblock 的 输 出 端 OUT1 接 IA3 的 输 入 端。 这 样， 第 一 个 PACblock 的 增 益 G1=VOUT1/VIN1=4， 第 二 个 PACblock 的 增 益 G2=VOUT2/VOUT1=10。 整 个 电 路 的 增 益 G=VOUT2/VIN1=G1* G2= 4*10=40。 如 果 将 第 二 个 PACblock 中 的 输 入 放 大 器 组 成 加 法 电 路， 那 么 可 以 用 另 一 种 方 式 构 成 增 益 为 40 的 放 大 电 路， 如 图 4.5 所 示。 图 4.5 增 益 为 40 的 另 一 种 PACblock 配 置 图 如 果 要 得 到 非 10 倍 数 的 整 数 增 益， 例 如 增 益 G=47， 可 使 用 如 图 4.6 所 示 的 配 置 方 法。 图 4.6 增 益 为 47 的 PACblock 配 置 图 在 图 4.6 中，IA3 和 IA4 组 成 加 法 电 路， 因 此 有 以 下 关 系：VOUT1 = 4*VIN1VOUT2 = 10VOUT1+7IN1 整 个 电 路 增 益 G = VOUT2/ VIN1 = 47 。 分 数 增 益 的 设 置 法 除 了 各 种 整 数 倍 增 益 外， 配 合 适 当 的 外 接 电 阻， ispPAC 器 件 可 以 提 供 任 意 的 分 数 倍 增 益 的 放 大 电 路。 例 如， 想 得 到 一 个 5.7 倍 的 放 大 电 路， 可 按 图 4.7 所 示 的 电 路 设 计。 图 4.7 增 益 为 5.7 的 PACblock 配 置 图 图 4.7 中， 通 过 外 接 两 个 50K 和 11.1K 的 电 阻 分 压， 得 到 输 入 电 压： VIN2=11.1/(50+50+11.1)Vin=0.0999VinVin/10 而Vout1=5*Vin+VIN2=5*Vin+7*(Vin/10)=5.7Vin 因 此G= Vout1/ Vin=5.7 整 数 比 增 益 设 置 法 运 用 整 数 比 技 术，ispPAC 器 件 提 供 给 用 户 一 种 无 需 外 接 电 阻 而 获 得 某 些 整 数 比 增 益 的 电 路， 如 增 益 为 1/10, 7/9 等 等。 图 4.8 是 整 数 比 增 益 技 术 示 意 图。 图 4.8 整 数 比 增 益 技 术 示 意 图 在 图 4.8 中， 输 出 放 大 器 OA1 的 电 阻 反 馈 回 路 必 须 开 路。 输 入 仪 用 放 大 器 IA2 的 输 入 端 接 OA1 的 输 出 端 OUT1， 并 且 IA2 的 增 益 需 设 置 为 负 值 以 保 持 整 个 电 路 的 输 入、 输 出 同 相。 在 整 数 比 增 益 电 路 中， 假 定 IA1 的 增 益 为 GIA1，IA2 的 增 益 为 GIA2， 整 个 电 路 的 增 益 为 G = -GIA1/ GIA2 。 若 如 图 4.8 中 选 取 GIA1=7， GIA2= -10， 整 个 电 路 增 益 为 G= 0.7。 在 采 用 整 数 比 增 益 电 路 时， 若 发 现 有 小 的 高 频 毛 刺 影 响 测 量 精 度， 这 时 需 稍 稍 增 大 CF1 的 电 容 值。 为 方 便 读 者 查 询， 表 4.1 列 出 了 所 有 的 整 数 比 增 益 值。表 4.1 IA2 作 为 反 馈 单 元 的 整 数 比 增 益第 五 节 滤 波 器 设 计 在 一 个 实 际 的 电 子 系 统 中， 它 的 输 入 信 号 往 往 受 干 扰 等 原 因 而 含 有 一 些 不 必 要 的 成 分， 应 当 把 它 衰 减 到 足 够 小 的 程 度。 在 另 一 些 场 合， 我 们 需 要 的 信 号 和 别 的 信 号 混 在 一 起， 应 当 设 法 把 前 者 挑 选 出 来。 为 了 解 决 上 述 问 题， 可 采 用 有 源 滤 波 器。 这 里 主 要 叙 述 如 何 用 在 系 统 可 编 程 模 拟 器 件 实 现 滤 波 器。 通 常 用 三 个 运 算 放 大 器 可 以 实 现 双 二 阶 型 函 数 的 电 路。 双 二 阶 型 函 数 能 实 现 所 有 的 滤 波 器 函 数， 低 通、 高 通、 带 通、 带 阻。 双 二 阶 函 数 的 表 达 式 如 下， 式 中m=1 或0，n=1 或0。 这 种 电 路 的 灵 敏 度 相 当 低， 电 路 容 易 调 整。 另 一 个 显 著 特 点 是 只 需 要 附 加 少 量 的 元 件 就 能 实 现 各 种 滤 波 器 函 数。 首 先 讨 论 低 通 函 数 的 实 现， 低 通 滤 波 器 的 转 移 函 数 如 下。 上 式 又 可 写 成 如 下 形 式 最 后 一 个 等 式 的 方 框 图 为 图 5.1 方 框 图 不 难 看 出 方 框 图 中 的 函 数 可 以 分 别 用 反 向 器 电 路、 积 分 电 路、 有 损 积 分 电 路 来 实 现。 把 各 个 运 算 放 大 器 电 路 代 入 图5.1 所 示 的 方 框 图 即 可 得 到 以 下 的 电 路。 图 5.2 三 运 放 组 成 的 双 二 阶 型滤 波 器 然 而 现 在 已 不 再 需 要 用 电 阻、 电 容、 运 放 搭 电 路， 调 试 电 路 了。 利 用 在 系 统 可 编 程 器 件 可 以 很 方 便 的 实 现 此 电 路。ispPAC10 能 够 实 现 方 框 图 中 的 每 一 个 功 能 块。 PAC 块 可 以 对 两 个 信 号 进 行 求 和 或 求 差， K 为 可 编 程 增 益， 电 路 中 把k11、k12、k22 设 置 成1， 把k21 设 置 成1。因 此 三 运 放 的 双 二 阶 型 函 数 的 电 路 用 两 个PAC 块 就 可 以 实 现。 在 开 发 软 件 中 使 用 原 理 图 输 入 方 式， 把 两 个PAC 块 连 接 起 来， 电 路 如 图 所 示。 图 5.3 用ispPAC10 构 成 的 双 二 阶 滤 波 器 电 路 中 的 CF是 反 馈 电 容 值， Re是 输 入 运 放 的 等 效 电 阻。 其 值 为 250K。 两 个PAC 块 的 输 出 分 别 为V01 和V02。 可 以 分 别 得 到 两 个 表 达 式， 第 一 个 表 达 式 为 带 通 函 数， 第 二 个 表 达 式 为 低 通 函 数。 根 据 上 面 给 出 的 方 程 便 可 以 进 行 滤 波 器 设 计 了。 在 系 统 可 编 程 模 拟 电 路 的 开 发 软 件 PAC Designer 中 含 有 一 个 宏， 专 门 用 于 滤 波 器 的 设 计， 只 要 输 入f0，Q 等 参 数， 即 可 自 动 产 生 双 二 阶 滤 波 器 电 路， 设 置 增 益 和 相 应 的 电 容 值。 开 发 软 件 中 还 有 一 个 模 拟 器， 用 于 模 拟 滤 波 器 的 幅 频 和 相 频 特 性。 图 为 一 个 实 际 的 电 路。 图 5.4 用 三 运 放 组 成 的 双 二 阶 滤 波 器第 六 节 PAC-Designer 软 件 及 开 发 实 例6.1 PAC-Designer 软 件 的 安 装PAC-Designer 软 件 的 安 装 步 骤1. 在 PAC-Designer 软 件 的 根 目 录 下， 运 行 setup.exe， 根 据 提 示 步 骤 进 行 安 装。2. 安 装 完 毕 后 重 新 启 动 计 算 机。3. PC 机 的 每 个 硬 盘 均 有 一 个 8 位 的 16 进 制 硬 盘 号， 根 据 该 硬 盘 号 到 Lattice 公 司 网 址 上 () 申 请 一 个 运 行 PAC-Designer 软 件 必 须 的 许 可 文 件 license.dat， 并 将 其 拷 贝 至 C:PAC-Designer ( 假 定 按 软 件 提 示 的 目 录 未 作 改 动 进 行 了 安 装) 目 录 下。6.2 PAC-Designer 软 件 的 使 用 方 法 在 Windows95 中， 按 Start=Programs=Lattice Semiconductor=PAC-Designer 菜 单， 进 入 PAC-Designer 软 件 集 成 开 发 环 境 ( 主 窗 口)， 如 图 6.1 所 示。 图 6.1 PAC-Designer 软 件 集 成 开 发 环 境设 计 输 入PAC-Designer 软 件 提 供 给 用 户 进 行 ispPAC 器 件 设 计 的 是 一 个 图 形 设 计 输 入 接 口。 在 PAC-Designer 软 件 主 窗 口 中 按 File=New 菜 单， 将 弹 出 如 图 6.2 所 示 的 对 话 框：图 6.2 产 生 新 文 件 的 对 话 框 若 所 要 设 计 的 器 件 是ispPAC10， 则 在 该 对 话 框 中 选 择 ispPAC10 Schematic 栏， 进 入 图 6.3 所 示 的 图 形 设 计 输 入 环 境： 图 6.3 图 形 设 计 输 入 环 境图 6.3 所 示 的 图 形 设 计 输 入 环 境 中 清 晰 地 展 示 了 ispPAC10 的 内 部 结 构： 两 个 输 入 仪 用 放 大 器 (IA) 和 一 个 输 出 运 算 放 大 器 (OA) 组 成 一 个 PACBlock； 四 个 PACBlock 模 块 组 成 整 个 ispPAC10 器 件。 因 此 用 户 在 进 行 设 计 时 所 需 做 的 工 作 仅 仅 是 在 该 图 的 基 础 上 添 加 连 线 和 选 择 元 件 的 参 数。 图 形 设 计 输 入 环 境 提 供 了 良 好 的 用 户 界 面， 绘 制 原 理 图 的 大 部 分 操 作 可 用 鼠 标 来 完 成， 因 此 有 必 要 对 设 计 过 程 中 鼠 标 所 处 的 各 种 状 态 作 一 简 单 介 绍， 参 见 表 6.1。状态类型编号鼠标状态功能描述标准类型PAC-Design图形输入环境中的标准鼠标 类型 位于元件上方该状态指示鼠标位于一个可编辑的元件上方。双击鼠表左键可编辑元件参数。 位于连接点上方该状态指示鼠标位于一个可编辑的连接点上方(尚未按鼠标时)。按下鼠标左键并移动开始画连接线。画一根连接线(鼠标位于一个有效的连接点上方)将连线拖至一个有效的连接点上方时鼠标处于该状态。放开鼠标按钮将画上(或去除)一根连线。画一根连接线(鼠标 位于一个无效的连接点上方)将连线拖至一个无效的连接点上方时鼠标处于该状态。放开鼠标按钮将取消连线操作。 选择放大区域按 View=Zoom In Select菜单或Zoom In Select快速按钮可进入该状态。该状态可选择要放大的矩形区域。表 6.1 PAC-Designer 软 件 中 鼠 标 的 类 型 为 直 观 地 介 绍 PAC-Designer 的 使 用 方 法， 这 里 举 一 个 双 二 阶 滤 波 器 的 设 计 实 例 贯 穿 整 个 软 件 使 用 介 绍。 该 双 二 阶 滤 波 器 的 原 理 图 如 图 6.4 所 示。 图 6.4 双 二 阶 滤 波 器 设 计 实 例 要 在 图 6.3 的 基 础 上 完 成 这 样 一 个 滤 波 器， 其 步 骤 如 下： 添 加 连 线 如 先 画 IN1 与 IA1 之 间 的 连 线。 先 将 鼠 标 移 至 IA1 的 输 入 端， 鼠 标 状 态 如 表 6.1 中 的 类 型 所 示。 按 住 鼠 标 左 键 将 其 移 至 IN1 引 线 上， 直 至 鼠 标 状 态 变 为 类 型 ， 释 放 左 键， 连 线 就 画 上 了。 重 复 上 述 操 作， 添 加 所 有 连 线。 编 辑 元 件 如 先 编 辑 元 件 IA1 调 整 其 增 益。 先 将 鼠 标 移 至 元 件 IA1 的 上 方，鼠 标 状 态 如 表 6.1 中 的 类 型 所 示。 双 击 鼠 标 左 键， 弹 出 一 个 Polarity & Gain Level 的 对 话 框， 在 该 菜 单 的 滚 动 条 中 选 择 -3 后 按 OK 钮。 这 样 IA1 的 增 益 就 被 调 整 为 -3。 当 然 您 也 可 以 用 Edit=Symbol 菜 单 来 完 成 相 同 操 作。按 类 似 的 操 作 步 骤 可 完 成 PACBlock 中 反 馈 电 容 容 值 以 及 反 馈 电 阻 回 路 开 断 等 的 设 定。 至 此， 双 二 阶 滤 波 器 的 设 计 输 入 就 完 成 了， 按 File=Save 菜 单 存 盘。 设 计 仿 真 当 完 成 设 计 输 入 后， 您 需 要 对 您 的 设 计 作 一 下 仿 真 以 验 证 电 路 的 特 性 是 否 与 设 计 的 初 衷 相 吻 合。PAC-Designer 软 件 的 仿 真 结 果 是 以 幅 频 和 相 频 曲 线 的 形 式 给 出 的。 仿 真 的 操 作 步 骤 是： 设 置 仿 真 参 数 按 Operations=Simulator 菜 单， 产 生 如 图 6.5 所 示 的 对 话 框。 图 6.5 仿 真 参 数 设 置 对 话 框 对 话 框 中 各 选 项 的 含 义 如 表 6.2 所 示：选 项含 义Curve 1 至 4仿真输出的幅频/相频特性曲线可同时显示四条不同的曲线。Curve 1至Curve4四个菜单分别设定四条曲线的参数。Fstart(Hz)仿真的初始频率Fstop(Hz)仿真的截止频率Points/Decade绘制幅频/相频特性曲线时每10倍频率间隔所要计算的点数Input Node输入节点名。默认值为 IN1。Output Node输出节点名。默认值为 OUT1。General设置是否要每修改一次原理图就自动仿真的菜单。Run Simulator 该选项在 General菜单中。 设置是否要每修改一次原理图就自动仿真。表 6.2 Simulator Options 中 各 选 项 的 含 义 在 本 双 二 阶 滤 波 器 的 实 例 中， 仿 真 选 项 设 置 成 如 图 6.5 所 示。 执 行 仿 真 操 作在 完 成 仿 真 参 数 设 置 后 即 可 按 Tools=Run Simulator 菜 单 进 行 仿 真 操 作。 对 于 本 实 例， 仿 真 结 果 如 图 6.6 所 示。 图 6.6 双 二 阶 滤 波 器 的 仿 真 曲 线 由 于 幅 频/相 频 曲 线 为 对 数 曲 线， 为 减 少 观 看 时 的 读 数 误 差，PAC-Designer 软 件 提 供 了 十 字 型 读 数 标 尺 的 功 能： 选 中 View=Cross Hair 菜 单， 将 鼠 标 移 至 曲 线 上 某 一 点， 单 击 鼠 标 左 键， 及 可 看 见 便 于 读 数 用 的 十 字 型 标 尺。 与 此 同 时， 在 窗 口 的 右 下 角 会 显 示 对 应 的 频 率 值、幅 值 和 相 位 值。 器 件 编 程 完 成 设 计 输 入 和 仿 真 操 作 后， 最 后 一 步 工 作 是 对 PAC 器 件 进 行 编 程。ispPAC 器 件 的 硬 件 编 程 接 口 电 路 是 IEEE1149.1-1990 定 义 的 JTAG 测 试 接 口。 对 ispPAC 器 件 编 程 仅 需 要 一 个 标 准 的 +5V 电 源 和 四 芯 的 JTAG 串 行 接 口。 有 关 JTAG 操