PCB设计与接地方法.doc

PCB设计与接地方法1.整体考虑2.音频考虑3.噪声考虑4.EMC考虑5PCB走线的3-W法则6. PCB拐角走线个别论述:1.整体考虑1.1常用星点接地(一点接地)方法优点: 不会产生串联相互干涉系统1系统2系统3系统4系统5星点如果不能100%遵循, 需要个别小心考虑当中如何选择星点? 有2个板本:第一板本 电源滤波大电容为星点 +-第二板本 机壳为星点电源输入地线最短最粗功放大电流地线机壳焊接点信号地线伺服地线数字地线1.2 调谐器(RF)接地及小信号接地调谐器RF前端及它的屏蔽壳必须接机壳为地线, 低信号接地可以调谐器地线分支出小信号地线调谐器RF前端Volume IC调谐器功放 ICCD音频信号地线功放大电流地线1.3 MCU及KB 接地 MCU及KB可共同接地, 该接地点经由窄小引线接上主地或机壳MCU往主地MCU地KB地1.4 伺服PCB接地方法四类接地分类, 马达驱动器/音频/数字/RF电路接地方法. 各自一块单独铜箔为地, 经由窄小引线连通.马达地经螺丝钉收紧机芯.RF地数字地音频地马达地 接主板地伺服PCB1.5信号输送方法信号线及信号地线同时并行输送可以减小噪音 L ch.信号地线R ch2.音频考虑信号电流产生磁场, 电源线有许多噪音信号及噪音大电流产生的噪音电磁场,清楚信号电流方向及它的大小强度, 将信号电流电路面积减小, 可以减小电感耦合. 相应的电源线的地线应平行分布（并行的或并列的）以使回路面积最小化进而降低回路阻抗 V+地V+地小信号线路走线应该不许接近数字电路或噪音信号, 可加屏蔽在PCB板相邻层上的信号线应相互垂直(成90)，这样能使串音最小化。3. 噪声考虑电源在PCB的入口点应被去耦。电源应位于PCB的电源入口点，并尽快靠近大电流电路(功放IC)。使导线间面积最小化进而使电感最小化）。当将排线附于PCB上时，可能的话要提供多路接地回路以使回路面积最小化。分散地线的运用VCC（干净电源）线路和信号线绝不能与未过滤的（不干净的）传送电池、点火、高电流或快速转换信号的线路平行。通常将信号线和相关的接地回路放得越近越好以使电流回路面积最小化（见图）。a) 低频信号电流经最小电阻线路 b) 高频信号电流经最小电感线路 小信号或外围电路应离I/O连接器越近越好，并远离高速数字电路、高电流电路或未过滤的电源电路。4.EMC考虑每个数字IC电源脚上增加高频、低电感的陶瓷电容应用于退耦。0.1 F的电容用于高达15 MHz的IC上，0.01 F的用于大于15 MHz的IC上。电池或点火装置的RF退耦元件应放在PCB的电源入口处（靠近I/O连接器）。振荡器和MCU应远离I/O连接器或调谐器,并尽量靠近它们的芯片, 最好还是在PCB的同面上, 以保持回路面积的最小化应在RF 电路加上RF退耦电容.对低频信号（低于10MHz）的屏蔽应只在源极上终端及接地，这样能防止不需要的接地回路。低频信号屏蔽 而对高于10MHz的信号的屏蔽应在两极上终端及接地（见图）。高频信号屏蔽/终端5PCB布线的3-W法则在PCB走线中，我们应该遵循走线的3-W法则。在PCB上走线之间会产生串扰现象，这种串扰不仅仅会在时钟信号和其周围信号之间产生，也会发生在其他的关键信号上，数据、地址、控制和输入输出信号线等，都可能会串扰和耦合影响。为了解决这些信号的串扰，我们可以从PCB走线上采取一此措施，那就是我们走线时应该按照走线的3-W法则。使用3-W法则可以降低信号走线之间的耦合现象。 3-W 法则就是让所有信号（时钟、音频、视频、复位、数据、地址等关键信号）的分隔距离满足：走线边沿之间的距离应该大于或等于2倍的走线宽度即走线中心之间的距离为走线宽度的3倍。例如时钟线宽为8mils,则时钟走线边沿与其他走线边沿之间的距离应该为16mils。图1描述了走线的3W法则，其中走线间是没有过孔。如果走线间有过孔，则参考图2所示3-W法则。 WW 2W顶视图相邻的信号走线 2W信号走线 2W相邻的信号走线图1 走线的3-W法则注意：对于靠近板边边沿的走线，板边沿到走线边沿的距离应该大于3W。 3-W法则可以用于各种走线情况，并不仅仅是对时钟信号或高频的周期信号。如果在I/O区域没有地参考平面，那么差分走线对没有镜象平面，此时就可以使用3-W法则进行布线。 W 过孔 WWWW图2 走线具有过孔的3-W法则通常，差分对走线的两信号走线之间的距离应该为W，而差分走线与其他走线之间的距离要满足3-W法则，即与其他走线的之间的距离最小应为3W,如图3所示。对于差分对走线，电源平面的噪声和其他信号耦合到差分对走线中，如果差分对的信号线之间的距离太大（大于3W），而与其他信号线之间距离又太小的话（小于3W），那么可能会破坏数据的传输。 其他走线 差分走线对 其他走线3W2W W W W2W 3W图3：差分走线对的3-W法则6:PCB拐角走线信号线的阻抗突然变化会产生不连续，因而会产生反射，所以在PCB走线中要避免这种阻抗不连续的情况发生。特别是当设计高速信号PCB时，特别是信号的上升时间为ns（微秒）级时，要特别注意走线的拐角处理。当走线出现直角的拐角，在拐角处走线的宽度和截面积增加，所以会产生额外的寄生电容，因此阻抗会减少，因此就产生走线阻抗的不连续。在这种直角拐角情况下，可以在拐角处使用两个45或圆角来实现直角拐角，这样的话走线的线宽各截面积可以保持一致，从而避免阻抗的不连续的问题产生。如图4所示，即为