考研真题(2009-2011).ppt

计算机组成原理考研真题2009 2011 计算机的性能指标 试题 2010年计算机联考真题 下列选项中 能缩短程序执行时间的措施是 提高CPU的时钟频率 优化数据通路结构 对程序进行编译优化A 仅 和 B 仅 和 C 仅 和 D D 2011年计算机联考真题 下列选项中 描述浮点数操作速度指标的是 A MIPSB CPIC IPCD MFLOPS D 浮点数表示 试题 1 2011年计算机联考真题 float型数据通常用IEEE754单精度浮点数格式表示 若编译器将float型变量x分配在一个32位浮点寄存器FR1中 且x 8 25 则FR1的内容是 A C1040000HB C2420000HC C1840000HD C1C20000H分析过程 x 8 25 1000 01B 1 00001B 23 按照IEEE754的32位浮点数格式 S 1 E e 127 3 127 130 82H 尾数1 M中的M 00001000000000000000000 23位 所以FR1的内容为 11000001000001000000000000000000B C1040000H A 浮点数表示 试题 2 2010年计算机联考真题 假设变量i f和d的数据类型分别为int float和double int用补码表示 foat和double分别用IEEE754单精度和双精度浮点数格式表示 已知i 785 f 1 5678E3 d 1 5E100 若在32位机器中执行下列关系表达式 则结果为真的是 i int float i f float int f f float double f d f d fA 仅 和 B 仅 和 C 仅 和 D 仅 和 注 只有 和 的转换不会引起精度的变化 B 定点数表示与加 减运算 试题 1 2009年计算机联考真题 一个C语言程序在一台32位机器上运行 程序中定义了三个变量x y z 其中x和z为int型 y为short型 当x 127 y 9时 执行赋值语句z x y后 x y z的值分别是 A x 0000007FH y FFF9H z 00000076HB x 0000007FH y FFF9H z FFFF0076HC x 0000007FH y FFF7H z FFFF0076HD x 0000007FH y FFF7H z 00000076H 2010年计算机联考真题 假定有4个整数用8位补码分别表示r1 FEH r2 F2H r3 90H r4 F8H 若将运算结果存放在一个8位寄存器中 则下列运算会发生溢出的是 A r1 r2B r2 r3C r1 r4D r2 r4 D B 2 14 112 8 2 14 8 2 14 112 8 2 14 定点数表示与加 减运算 试题 2 2011年计算机联考真题 假定在一个8位字长的计算机中运行如下C程序段 unsignedintx 134 unsignedinty 246 intm x intn y unsignedintz1 x y unsignedintz2 x y intk1 m n intk2 m n 若编译器编译时将8个8位寄存器R1 R8分别分配给变量x y m n z1 z2 k1和k2 请回答下列问题 提示 带符号整数用补码表示 1 执行上述程序段后 寄存器R1 R5和R6的内容分别是什么 用十六进制表示 2 执行上述程序段后 变量m和k1的值分别是多少 用十进制表示 3 上述程序段涉及带符号整数加 减 无符号整数加 减运算 这四种运算能否用同一个加法器辅助电路实现 简述理由 4 计算机内部如何判断带符号整数加 减运算的结果是否发生溢出 上述程序段中 哪些带符号整数运算语句的执行结果会发生溢出 定点数表示与加 减运算 试题 2 参考答案 1 R1 R5和R6分别用来存放x z1 z2 R1 x 134 86H R5 z1 x y 86H F6H 90H R6 z2 x y 134 246 380 17CH 因为是8位寄存器 只能存低8位 故 R6 7CH2 m和k1都是带符号整数 所以 m x 86H 122k1 m n 86H F6H 86H 0AH 90H 1123 可以 因为在机器内所有数据都是以二进制补码形式存储 可将减法运算转化为加法运算 不考虑溢出情况下 有 无符号数运算没有区别 只是输出的结果中最高位在有符号数中看作符号位 而无符号数看作数值位4 若采用单符号位表示 最高数值位进位与符号位进位不同则溢出 或者 两个符号位相同的操作数相加 和与原操作数符号不同则溢出 若采用双符号位表示时 结果的两个符号位不同则溢出上述程序段中 intk2 m n会溢出 86H F6H 7CH 返回题目 浮点数加 减运算 试题 2009年计算机联考真题 浮点数加 减运算过程一般包括对阶 尾数运算 规格化 舍入和判溢出等步骤 设浮点数的阶码和尾数均采用补码表示 且位数分别为5位和7位 均含2位符号位 若有两个数x 27 29 32 y 25 5 8 则用浮点加法计算x y的最终结果是 A 001111100010B 001110100010C 010000010001D 发生溢出分析过程 x 00 111 00 11101y 00 101 00 10100 00 111 00 00101尾数Mx My 00 11101 00 00101 01 00010 需进行右规处理 尾数右移一位 阶码加1 阶码 00 111 00 001 01 000 阶码发生溢出 所以运行结果溢出 D 存储器的分类 试题 2011年计算机联考真题 下列各类存储器中 不采用随机存取方式的是 A EPROMB CDROMC DRAMD SRAM 2010年计算机联考真题 下列有关RAM和ROM的叙述中 正确的是 RAM是易失性存储器 ROM是非易失性存储器 RAM和ROM都是采用随机存取方式进行信息访问 RAM和ROM都可用作Cache RAM和ROM都需要进行刷新A 仅 和 B 仅 和 C 仅 D 仅 B A 存储器容量的扩充 试题 2009年计算机联考真题 某计算机主存容量为64KB 其中ROM区为4KB 其余为RAM区 按字节编址 现要用2K 8位的ROM芯片和4K 4位的RAM芯片来设计该存储器 则需要上述规格的ROM芯片数和RAM芯片数分别是 A 1 15B 2 15C 1 30D 2 30 2010年计算机联考真题 假定用若干个2K 4位的芯片组成一个8K 8位的存储器 则地址0B1FH所在芯片的最小地址是 A 0000HB 0600HC 0700HD 0800H 2011年计算机联考真题 某计算机存储器按字节编址 主存地址空间大小为64MB 现用4M 8位的RAM芯片组成32MB的主存储器 则存储器地址寄存器MAR的位数至少是 A 22位B 23位C 25位D 26位 D D D 高速缓冲存储器 试题 1 2009年计算机联考真题 假设某计算机的存储系统由Cache和主存组成 某程序执行过程中访存1000次 其中访问Cache缺失 未命中 50次 则Cache的命中率是 A 5 B 9 5 C 50 D 95 2009年计算机联考真题 某计算机的Cache共有16块 采用二路组相联映射方式 即每组2块 每个主存块大小为32B 按字节编址 主存129号单元所在主存块应装入到的Cache组号是 A 0B 2C 4D 6分析过程 32B 块 块内地址5位编码Cache共分为16 2 8组 组号用3位编码MM的地址中最低5位为块内字地址 接下来的3位就是组号129 81H 10000001B 所以组号为100 D C 高速缓冲存储器 试题 2 2010年计算机联考真题 某计算机的主存地址空间大小为256MB 按字节编址 指令Cache和数据Cache分离 均有8个Cache行 每个Cache行大小为64B 数据Cache采用直接映射方式 现有两个功能相同的程序A和B 其伪代码如下所示 程序A inta 256 256 intsum array1 inti j sum 0 for i 0 i 256 i for j 0 j 256 j sum a i j returnsum 程序B inta 256 256 intsum array2 inti j sum 0 for j 0 j 256 j for i 0 i 256 i sum a i j returnsum 高速缓冲存储器 试题 2 续 假定int类型用32位补码表示 程序编译时 i j和sum均分配在寄存器中 数组a按行优先方式存放 其首地址为320 十进制数 请回答下列问题 要求说明理由或给出计算过程 1 若不考虑用于Cache一致性维护和替换算法的控制位 则数据Cache的总容量为多少 2 数组元素a 0 31 和a 1 1 各自所在的主存块对应的Cache行号分别是多少 Cache行号从0开始 3 程序A和B的数据访问命中率各是多少 哪个程序的执行时间更短 高速缓冲存储器 试题 2 参考答案 1 MM 256MB 共28位地址 64B Cache行 块内字地址6位8行Cache 行号3位故MM地址格式 从高到低 为 19位tag 3位行号 6位offset故Cache中每行要存储 1个19位的tag 1个有效位 64B数据 总容量 8 19 1 64 8 4256bit 532B2 a 0 31 和a 1 1 分别是数组中偏移量为31和256 1 257的元素 因每个元素占32位 4B 所以 它们的存储地址距数组首址的偏移量分别为 31 4 124和257 4 1028 首址为320 所以这两个元素的存储地址分别为 320 124 444 1BCH 110111100B和320 1028 1348 544H 10101000100B按1 中分析的MM的地址格式 可得对应的行号分别为6和53 64B Cache行 每个元素占4B 每次调入16个数组元素数组元素按行优先方式存储 所以A程序 每访问16个元素调入一次 命中15次 H 15 16 93 75 B程序 每次访问都不会命中 H 0 A更快些 返回题目 虚拟存储器 试题 1 2010年计算机联考真题 下列命令组合情况中 一次访存过程中 不可能发生的是 A TLB未命中 Cache未命中 Page未命中B TLB未命中 Cache命中 Page命中C TLB命中 Cache未命中 Page命中D TLB命中 Cache命中 Page未命中 D 虚拟存储器 试题 2 2011年计算机联考真题 某计算机存储器按字节编址 虚拟 逻辑 地址空间大小为16MB 主存 物理 地址空间大小为1MB 页面大小为4KB Cache采用直接映射方式 共8行 主存与Cache之间交换的块大小为32B 系统运行到某一时刻时 页表的部分内容和Cache的部分内容分别如图1和图2所示 图中页框号及标记字段的内容为十六进制形式 请回答下列问题 1 虚拟地址共有几位 哪几位表示虚页号 物理地址共有几位 哪几位表示页框号 物理页号 2 使用物理地址访问Cache时 物理地址应划分成哪几个字段 要求说明每个字段的位数及在物理地址中的位置 3 虚拟地址001C60H所在的页面是否在主存中 若在主存中 则该虚拟地址对应的物理地址是什么 访问该地址时是否Cache命中 要求说明理由 4 假定为该机配置一个四路组相联的TLB 共可存放8个页表项 若其当前内容 十六进制 如图3所示 则此时虚拟地址024BACH所在的页面是否存在主存中 要求说明理由 虚拟存储器 试题 2 参考答案 1 2 1 虚存为16MB 虚拟地址共24位 页面大小为4KB 页内地址12位 所以24位中的高24 12 12位为虚页号主存为1MB 物理地址共20位 高20 12 8位为页框号2 Cache有8行 行号3位 32B 块 块内字地址5位主存20位地址中的最高20 3 5 12位为tag 即 主存地址的分段 由高位到低位 情况 12位的tag 3位的行号 5位的块内字地址 返回题目 虚拟存储器 试题 2 参考答案 3 3 虚拟地址为001C60H 根据1 的分析 虚页号 001H 1 对应有效位为1 故在主存中 页框号 04H 故主存地址 04C60H 直接映射方式访问Cache时 3位的页号 011B 3 而行号为3的tag 105H 04CH 故Cache不命中 返回题目 虚拟存储器 试题 2 参考答案 4 4 TLB有8个页表项 4项 组 分为2组 组号1位虚拟地址024BACH 虚页号为024H 12位 000000100100B 在TLB中对应组号 0 故在0号组中查找标记 11位 00000010010B 012H TLB命中 该页存在于主存中对应页框号 1FH 在主存中对应的地址 1FBACH 返回题目 指令寻址方式 试题 1 2009年计算机联考真题 某机器字长为16位 主存按字节编址 转移指令采用相对寻址 由两字节组成 第一个字节为操作码 第二字节为相对位移量字段 假定取指令时 每取一个字节PC自动加1 若某转移指令所在主存地址为2000H 相对位移量字段的内容为06H 则该转移指令成功转移以后的目标地址是 A 2006HB 2007HC 2008HD 2009H 2011年计算机联考真题 偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址 下列寻址方式中 不属于偏移寻址方式的是 A 间接寻址B 基址寻址C 相对寻址D 变址寻址 C A 指令寻址方式 试题 2 2010年计算机联考真题 某计算机字长为16位 主存地址空间大小为128KB 按字编址 采用单字长指令格式 指令各字段定义如下 转移指令采用相对寻址方式 相对偏移量用补码表示 寻址方式定义如表1所示 请回答下列问题 1 该指令系统最多可有多少条指令 该计算机最多有多少个通用寄存器 存储器地址寄存器 MAR 和存储器数据寄存器 MDR 至少各需要多少位 2 转移指令的目标地址范围是多少 3 若操作码0010B表示加法操作 助记符为add 寄存器R4和R5的编号分别为100B和101B R4的内容为1234H R5的内容为5678H 地址1234H中的内容为5678H 5678H中的内容为1234H 则汇编语言 add R4 R5 逗号前为源操作数 逗号后为目的操作数 对应的机器码是什么 用十六进制表示 该指令执行后 哪些寄存器和存储单元的内容会改变 改变后的内容是什么 指令寻址方式 试题 2 参考答案 1 1 由指令格式可知 OP字段4位 故最多可有24 16条指令Ms Md为寻址方式 占3位 所以寄存器选择位Rs Rd占3位 最多有8个通用寄存器主存地址空间128KB 按字编址 共64K个字 MAR为16位 字长16位 MDR为16位 返回题目 指令寻址方式 试题 2 参考答案 2 3 2 转移指令采用相对寻址 由表1可知 转移目标地址 PC Rn PC 为16位无符号数 Rn 为16位有符号数 其和送入PC后的取值范围为 0 65535所以 转移的目标地址范围是0 655353 add R4 R5 指令的OP 0010B源操作数为 寄存器间接 寻址方式 Ms 001B Rs 100B目的操作数为 寄存器间接 自增 寻址方式 Md 010B Rd 101B 所以该指令的机器码为0010001100010101B 2315H该指令执行后 ACC R5和地址为5678H的单元内容会改变 改变后的内容 ACC R4 R5 1234H 5678H 5678H 1234H 68ACH R5 R5 1 5678H 1 5679H 5678H ACC 68ACH 返回题目 CPU功能和组成 试题 C 2010年计算机联考真题 下列寄存器中 汇编语言程序员可见的是 A 存储器地址寄存器 MAR B 程序计数器 PC C 存储器数据寄存器 MDR D 指令寄存器 IR B 2009年计算机联考真题 冯 诺依曼计算机中指令和数据均以二进制形式存放在存储器中 CPU区分它们的依据是 A 指令操作码的译码结果B 指令和数据的寻址方式C 指令周期的不同阶段D 指令和数据所在的存储单元 2011年计算机联考真题 假定不采用Cache和指令预取技术 且机器处于 开中断 状态 则在下列有关指令执行的叙述中 错误的是 A 每个指令周期中CPU都至少访问内存一次B 每个指令周期一定大于或等于一个CPU时钟周期C 空操作指令的指令周期中任何寄存器的内容都不会被改变D 当前程序在每条指令执行结束时都可能被外部中断打断 C 指令周期 试题 1 C 2009年计算机联考真题 某计算机字长16位 采用16位定长指令字结构 部分数据通路结构如图所示 图中所有控制信号为1时表示有效 为0时表示无效 例如 控制信号MDRinE为1时表示允许数据从DB打入MDR MDRin为1表示允许数据从内总线打入MDR 假设MAR的输出一直处于使能状态 加法指令 ADD R1 R0 的功能为 R0 R1 R1 即将R0中的数据与R1的内容所指主存单元的数据相加 并将结果送入R1的内容所指主存单元中保存 表中给出了上述指令取值和译码阶段每个节拍 时钟周期 的功能和有效控制信号 请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号 指令周期 试题 2 参考答案 指令周期 试题 2 的数据通路图 返回题目 参考答案 指令周期 试题 2 的表 返回题目 参考答案 指令周期 试题 2 参考答案 返回题目 数据通路图 表格 2009年计算机联考真题 相对于微程序控制器 硬布线控制器的特点是 A 指令执行速度慢 指令功能的修改和扩展容易B 指令执行速度慢 指令功能的修改和扩展难C 指令执行速度快 指令功能的修改和扩展容易D 指令执行速度快 指令功能的修改和扩展容难 D 控制器的功能和工作原理 试题 2010年计算机联考真题 下列不会引起指令流水线阻塞的是 A 数据旁路B 数据相关C 条件转移D 资源冲突 A 指令流水线 试题 CISC和RISC的基本概念 试题 2009年计算机联考真题 下列关于RISC说法中 错误的是 A RISC普遍采用微程序控制器B RISC大多数指令在一个时钟周期内完成C RISC的内部通用寄存器数量相对CISC多D RISC的指令数 寻址方式和指令合适种类相对CISC少 2011年计算机联考真题 下列给出的指令系统特点中 有利于实现指令流水线的是 指令格式规整且长度一致 指令和数据按边界对齐存放 只有Load Store指令才能对操作数进行存储访问A 仅 和 B 仅 和 C 仅 和 D D A 总线概述 试题 2011年计算机联考真题 在系统总线的数据线上 不可能传输的是 A 指令B 操作数C 握手 应答 信号D 中断类型号 2009年计算机联考真题 假设某系统总线在一个总线周期中并行传输8字节信息 一个总线周期占用2个时钟周期 总线时钟频率为10MHz 则总线带宽是 A 10MB sB 20MB sC 40MB sD 80MB s C C 总线标准 试题 2010年计算机联考真题 下列选项中的英文缩写均为总线标准的是 A PCI CRT USB EISAB ISA CPI VESA EISAC ISA SCSI RAM MIPSD ISA EISA PCI PCI Express D 显示设备 试题 2010年计算机联考真题 假定一台计算机的显示存储器用DRAM芯片实现 若要求显示分辨率为1600 1200 颜色深度为24位 帧频为85Hz 显存总带宽的50 用来刷新屏幕 则需要的显存总带宽至少约为 A 245Mbit sB 979Mbit sC 1958Mbit sD 7834Mbit s D 输入 输出系统 试题 1 2009年计算机联考真题 下列选项中 能引起外部中断的事件是 A 键盘输入B 除数为0C 浮点运算下溢D 访存缺页 2010年计算机联考真题 单级中断系统中 中断服务程序内的执行顺序是 保护现场 开中断 关中断 保存断点 中断事件处理 恢复现场 中断返回A B C D 2011年计算机联考真题 假定不采用Cache和指令预取技术 且机器处于 开中断 状态 则在下列有关指令执行的叙述中 错误的是 A 每个指令周期中CPU都至少访问内存一次B 每个指令周期一定大于或等于一个CPU时钟周期C 空操作指令的指令周期中任何寄存器的内容都不会被改变D 当前程序在每条指令执行结束时都可能被外部中断打断 A A C 输入 输出系统 试题 2 2011年计算机联考真题 某计算机有五级中断L4 L0 中断屏蔽字M4M3M2M1M0 Mi 1 0 i 4 表示对Li级中断进行屏蔽