数字锁相环.doc

4.4 数字锁相环锁相环（PLL）电路是一种反馈控制电路。图1-37所示是基本锁相环电路的框图。当相位比较器的两个输入的相位差（io）不变时，这两个信号的频率一定相等，即 fi=fo从而实现输出信号的频率和相位对输入信号的频率和相位的自动跟踪。图 1- 1 基本锁相环电路框图根据实际需要，对基本锁相环电路做相应的改动，增加必要的其他电路，人们设计出了有各种各样用途的锁相环电路。锁相环电路在通讯、仪器、机电控制的领域有着十分广泛的应用。在锁相环电路中，若相位比较器的功能是比较两个模拟信号，压控振荡器输出的是正弦波，则称其为模拟锁相环电路；若相位比较器的功能是比较两个方波信号，压控振荡器输出的是方波，则称其为混合型锁相环电路（因为，低通滤波器通常总是模拟电路），亦称其为数字锁相环电路。4.4.1数字锁相环集成电路74HC4046本实验使用数字锁相环集成电路74HC4046。图1-38是其的电路原理示意图。由图可见，它由一个方波压控振荡器（VCO）和三个相位比较器。三个相位比较器分别是：异或相位比较器（NOR），即PC1，其相位锁定范围为0180；相位-频率比较器（PFD），即PC2，其相位锁定范围为-360360；JK触发相位比较器（JK），即PC3，其相位锁定范围为0360。图 1- 2 74HC4046的电路原理示意图在使用相位比较器的选择方面，PC1是比较容易锁定的，但要求输入的信号是50%占空比，或者是一个波形较好的小信号正弦波。如果有条件达到这个要求，尽可能使用PC1。不对称的大信号如能得到一个比要求输出倍频的基准，用一个触发器分频就可以得到很严格的50%占空比。如果没有条件得到50%占空比，就要考虑用PC2以得到稳定的锁相。对照图1-37可知，图1-38所示电路的框图就是图1-37。其使用的相位比较器是PC2，R3、R4、C2组成低通滤波器，其传递函数Kf（s）与Kp、Ko/s、Kn将确定环路的动态特性，R1、C1将确定锁相输出的频带范围，R2、C1将确定输出的频率偏移。图1-38中虚线部分是相位比较器PC2。它的两个输入之间可以有三种关系：SIGIN超前COMPIN；SIGIN与COMPIN同相位；SIGIN滞后COMPIN。若SIGIN超前COMPIN，如图39(b)，当SIGIN的上升沿到达时UP置0，P管导通，DOWN依旧为1，N管截止。PC2OUT输出高电平，记为1。当COMPIN的上升沿到达时，DOWN也置0，但这时刻，两个D触发器的Q端都为1，与非门输出置低，D触发器被复位，使UP和DOWN都为1，P管和N管都截止，此时为高阻状态，PC2输出为VCC/2，记为0。若SIGIN与COMPIN同相位，如图1-39(b)，当SIGIN、COMPIN的上升沿同时到达时，UP、DOWN同时置0，但这时刻，两个D触发器的Q端都为1，与非门输出置低，D触发器被复位，使UP和DOWN都为1，P管和N管都截止，此时为高阻状态，PC2输出为VCC/2，记为0。图 1- 3 PC2相位比较器图 1- 4 VCCS原理电路图 1- 5 74HC4046中的VCO的频率特性若SIGIN滞后COMPIN，如图1-39(b)，当COMPIN的上升沿到达时DOWN置0，N管导通，UP依旧为1，P管截止。PC2OUT输出低电平，记为1。当SIGIN的上升沿到达时，UP也置0，但这时刻，两个D触发器的Q端都为1，与非门输出置低，D触发器被复位，使UP和DOWN都为1，P管和N管都截止，此时为高阻状态，PC2输出为VCC/2，记为0。PC2的输出经低通滤波器输出直流电压，即图1-39(b)中的VDEMOUT(AV)。由图1-39(b)可得方波VCO由电压控制电流源（VCCS）和电容交叉充放电式压控振荡器组成。图1-40为VCCS的原理电路。当INH = 1时，T1管截止整个电路不工作。当INH = 0时，T1导通，电路允许工作。T2、T3组成镜像电流源。T4和R2是T2的漏极负载，流过T2的漏源电流受输入电压VVCO和外接电阻R1、R2控制，图 1- 6 典型的锁相频率范围与R1C1的关系流过T3的漏源电流IO是ID2的镜像电流，两者相等。至此可见，若选定R1、R2后，输入电压VVCO与输出电流IO成线性关系。电容交叉充放电式压控振荡器的原理示意图如图1-38左侧虚线内的电路。若设G1输出为1，G2输出为0，则P1、N2导通，P2、N1截止，来自VCCS的电流经P1、PIN6、C、N2由左向右给C充电。当PIN6点的电压上升到G1的高电平门限时，G1输出1变为0，G2输出由0变为1，这时，P2、N1导通，P1、N2截止，来自VCCS的电流经P2、PIN7、C、N1由右向左给C充电。当PIN7点的电压上升到G2的高电平门限时，G2输出1变为0，G1输出由0变为1。在此过程中VCO输出了一个周期的方波。若输入电压VVCO不变，VCO将不断地重复输出上述周期的方波。至此可见，电容确定后，若不接R2，IO小，充电时间长，输出方波频率低，R2越小，IO越大，充电时间越短，输出方波的频率越高，且不受VCO输入电压VVCO的控制。R1越小，IO越大充电时间越短，输出方波的频率越高，同时受VCO输入电压VVCO的控制。如图1-41，VCO输出方波的频率的范围为2fL，中心频率为fo。当确定了锁定频率的范围后，就有了2fL，查对图1-42所示曲线，就可以得到R1C1的乘积。由下式可估算查对图1-43所示曲线，可得到C1、R2的元件值。再由R1C1的乘积和C1可得到R1。图 1- 7 典型的频率偏移foff与C1、R2的关系4.4.2数字锁相环倍频器原理数字锁相环电路有着十分广泛的应用。数字锁相环倍频器原理框图如图1-44。当环路锁定后，fo=Nfi。本实验是用74HC/HCT4046实现数字倍频器。数字锁相环倍频器是数字频率合成电路的主要组成部分之一。以例说明数字锁相环倍频器的原理。要求设计一个数字锁相环倍频器，其输入方波频率为100kHz，输出锁定频率范围为2MHz3MHz，频率间隔为100kHz，过渡过程时间不大于1mS，超调量不大于30%。取其原理框图如图1-45，对照图1-44可知，本例使用的是PC2，R3、R4、C2组成低通滤波器，其传递函数Kf（s）与Kp、Ko/s、Kn将确定环路的动态特性，R1、C1将确定锁相输出的中心频率，R2、C1将确定输出的频率偏移。图 1- 8 数字锁相环倍频器框图图 1- 9用74HC4046组成的数字锁相环倍频器数字锁相环倍频器可由以下步骤来设计。第一步：由要求VCO输出锁定频率的范围确定R1、C1、R2。由输出锁定频率范围为2MHz3MHz可得查图1-42，取VCC=5V、2fL=1MHz可得，查图1-43，取R2=10k、VCC=5V可得，C1600pF。由此可得即R1=10k，C1 =600pF，R2=10k。第二步：求相位传递函数H(s)。先求图1-45所示的各框图的传递函数。相位比较器PC2输入为相位差DEMout=i2，输出是直流电压（在环路中起作用的是PC2out中的直流分量），由前面的分析和图1-45可知低通滤波器LPF的输入为电压，输出也为电压，由图1-45可得其中，1=R3C2、2=R4C2。压控振荡器VCO输入的是直流电压VC，输出的是相位o，为了将o与锁定频率范围建立联系，所以用o=o/s代入，分频器DIV的输入是相位o，输出是相位2，相位传递函数为其中，前者为系统的固有角频率，后者为系统的阻尼系数。通常有KPKO2/N1，这时有这时，。相位误差传递函数为第三步：由对系统的动态特性，即快速性和准确性，求时间常数1、2，再求低通滤波器的元件值R3、R4、C2。图1-10 单位阶跃响应的典型曲线图1-11 有零点二阶系统超调量与n/（-z）的关系通常以单位阶跃响应来描述系统的动态特性，如图1-45，叙述单位阶跃响应的主要指标。（1）峰值时间tP从t = 0到响应曲线最大值的时刻之间的时间。（2）超调量超调量常用百分数（）表示。（3）过渡过程时间ts （亦称调整时间、建立时间）y()可取（0.020.05） y()。最常用的是取=0.05，称为按5%定义的过渡过程时间，记为ts0.05；取=0.02，称为按2%定义的过渡过程时间，记为ts0.02。对图1-46所示的单位阶跃曲线，通常用曲线的包络来计算ts。工程上可近似的认为ts以后系统响应达到稳定，或暂态过程已经结束。由线性系统理论可知，系统阻尼系数越大，其阶跃响应超调量就越小；系统在左半平面的零点越靠近虚轴，其阶跃响应超调量就越大。对于本例，H(s)是有一个零点的二阶系统的传递函数，要求其超调量30%。对于有一个零点的二阶系统，其超调量与n/(-z)的关系如图1-47，其中，z为零点，z-n/2，n/(-z)2。在图1-47中，虚线为n/(-z)2的超调量的点的连线。可见，当系统的阻尼系数约为0.60.8时，系统的单位阶跃响应的超调量最小，约为27%。所以，取=0.7。对于本例，取5%定义的过渡过程时间ts1mS。因此有由根据前文n式可得上式中为使系统的ts1s，所以取N为30。而且还可得对于本例，系统的零点是用H（s）近似式估算的。系统的零点的准确值是z =1/2。用估算出的n、2验算，n/(-z)1.243，相当于近似估算n/(-z) 2中的0.62。由图1-47可知，由此引起的超调量误差较小，仍然能保证系统的超调量不大于30%。为使电路有较适当的负载阻抗，可取C2 80/fn(F) 117nF，由此可得，在n处C2的容抗约为2k。现在可计算即R3 = 2.48k，R