四位抢答器设计.doc

电子线路分析与仿真课程设计报告专 业: 电子信息工程班 级: 07级3班（本）姓 名:李从涛学 号：200710312315指导教师: 杨加国2010年11月 目录摘要3一课程设计的目的与任务3二课程设计的基本要求3三课程设计内容3四、电路功能原理分析4五、电路功能原理设计8六、总电路设计图：11七、总结12参考文献12 摘要 本文是利用Multisim7软件将电阻R、电源VCC、地线GND、开关、发光二极管、74LS192D、555定时器、74LS175N、各种门电路等元件设计一个4位抢答器，抢答器包含计时、定时回答、加减分等功能。在此基础上熟悉Multisim7软件的功能和操作，以及对设计电路的仿真，通过仿真图分析电路对设计电路综合评价。 关键词：74LS192D 74LS175N 门电路 一、课程设计的目的与任务电子技术综合课程设计是集电路分析、模拟电子技术、数字电子技术以及电路实验、模拟电子技术实验、数字电子技术实验等课程之后的一门理论与实践相结合的综合设计性课程，目的在于提高和增强学生对电子技术知识的综合分析与应用能力。这对于提高学生的电子工程素质和科学实验能力非常重要，是电子技术人才培养成长的必由之路。为实现我校新修订的人才培养方案中提出的人才培养目标，适应高等教育对创新性人才培养的新要求，电子技术综合课程设计应达到以下目的：1、加深对所学理论知识的理解，并能将其熟练应用，做到理论与实际相结合。2、能熟练掌握一种当前流行的EDA软件（电子电路设计分析自动化软件），例如：Multisim。3、对所设计的电子电路能够在EDA虚拟实验室平台上进行电路搭建；利用虚拟仪器和正确的分析方法对电路进行分析与调试，培养学生分析问题、解决问题的实践能力。二、课程设计的基本要求以电路分析、模拟电子技术和数字电子技术等课程中所涉及到的电阻R、电容C、电感L元件、无源滤波电路、变压器、二极管、三极管、场效应管及基本放大电路、功率放大电路、集成运算放大电路、信号发生器、直流电源、门电路及触发器、小规模集成电路SSI、中规模集成电路MSI为基础，设计一个具有实际应用价值的电子电路，并通过EDA软件Multisim进行电路的特性分析与功能仿真，最后编写课程设计总结报告。三、课程设计内容地点：微型原理实验室、电路CAD室内容：数字式4组竞赛抢答器的设计与仿真要求：（1）抢答组数为4组，输入抢答信号的控制电路应接触良好，反应灵敏。（2）设置一个系统清除和抢答控制开关S，该开关由主持人控制。（3）抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。（4）抢答器具有定时抢答功能。当主持人启动开始键后，定时器进行计时。（5）参赛选手在设定的时间内进行抢答，抢答有效，显示器上显示选手的编号，并保持到主持人将系统清除为止。（6）如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答。（7）应用Multisim仿真软件对电路进行关键元器件参数的选择、主要功能特性的仿真与电路特性分析。（选做）增加部分扩展功能(如答题限时、加分、减分电路等)四、电路功能原理分析 数字式4组竞赛抢答器的设计与仿真，利用数字电路知识，用门电路设计4位抢答器，需要用到74LS175、555定时器、74LS192等元件。（1）555定时器功能：各引脚功能：GND：外接电源负端VSS或接地，一般情况下接地。Vcc: 外接电源VCC，双极型时基电路VCC的范围是4.5 16V，CMOS型时基电路VCC的范围为3 18V。一般用5V。Out: 输出端。Rst：双稳态触发器复位端。Dis：放电开关端。Thr：高触发端。Tri：低触发端。Con：控制电压端。555定时器是一种功能强大的模拟数字混合集成电路。555定时器有二个比较器A1和A2，有一个RS触发器，R和S高电平有效。三极管VT1对清零起跟随作用，起缓冲作用。三极管VT2是放电管，将对外电路的元件提供放电通路。比较器的输入端有一个由三个5kW电阻组成的分压器，由此可以获得 和 两个分压值，一般称为阈值。555定时器的1脚是接地端GND，2脚是低触发端TL，3脚是输出端OUT，4脚是清除端Rd，5脚是电压控制端CV，6脚是高触发端TH，7脚是放电端DIS，8脚是电源端VCC。555定时器的输出端电流可以达到200mA，因此可以直接驱动与这个电流数值相当的负载，如继电器、扬声器、发光二极管等。该部分电路图如下： （2）74ls175n功能： 各引脚功能： d1.d4：输入端，输入高低电平。 Q1.q4：输出端，输出与d1.d4相同的电平。 q1.q4：输出端，输出与d1.d4相反的电平。 Clr：清零端，低电平有效。 Clk：时钟脉冲。74ls175n是一个4D触发器构成的编码锁存系统，其作用是将锁存器的输出转化为8421BCD码，进而送给7段显示译码器。无人抢答时输出为0，有人抢答时，D触发器将数据送出的同时封锁触发器脉冲，是其他人不能抢答，送出的数据经编码器成为8421BCD码送到七段显示器上，显示抢答选手的号码。该部分电路图如下：如图所示，当“C”按下时，将产生一个高电平送给74LS175的D2端，此时Q2输出为高电平，对应的指示灯亮，同时Q2变为低电平，使74ls00关闭，使得其他的人不能抢答，与此同时数码管显示抢答人的号码。（3）74LS192功能： 74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚功能及逻辑符号如下所示：Clr：为置数端 load：清零端 Up：加计数端 Down：减计数端 bo：非同步进位输出端 co：非同步借位输出端 A、B、C、D为计数器输入端 Qa、Qb、Qc、Qd为输出端其功能表如下： 输入 输出LOADCLRBOCODCBAQDQCQBQA1000000dcbadcba011 加计数011 减计数 其部分电路如下：五、电路功能原理设计 四位抢答器的设计分为六部分： 第一部分，四位抢答信号的锁存，该部分用到74LS175锁存器来实现抢答锁存功能，当一个人先按下后，其他的人不管是否按下都不在显示，在第一个人按下的同时，指示灯和选手号码都同时亮，直到主持人按下复位键为止。其电路图如下： 第二部分，抢答时间倒计时显示部分，当主持人按下复位键时，该部分就从30到0进行到计数，计数完成后如果还没有人抢答就向bo发一个低电平信号，如果有人抢答后，就会将脉冲启动信号关闭，使得时间指示一直停留，直到下次主持人复位。其电路图如下：第三部分：答题时间倒计时部分，当有人抢答按下时，该部分将自动进行30倒计时，倒计时完成后向555定时器发送低电平。其电路图如下：第四部分，555定时部分，当抢答时间到还是答题时间到时都会向该部分输送一个低电平信号，使得指示灯点亮，同时又产生翁鸣信号提示，其电路如下： 第五部分，加减分电路，该部分由支持人控制，其起始分为100分，当答对时按下“A”加分，当答错时按下“B”减分，其原理与倒计时基本相同，电路图如下：第六部分，该部分为支持人所要管理的9个开关，一个复位开关，以及4组所对应的加分、减分开关，共9个。六、总电路设计图：加减分电路：抢答电路：七、总结通过本次电子线路设计，是我更进一步了解了电子线路设计的基本原理和步骤，掌握了数字逻辑器件的功能及其原理，也懂得了其使用方法。这次设计中，我根据老师的指导和查阅资料，完成了四位抢答的锁存，抢答时间倒计时，回答时间倒计时，时间倒计完成后提示，和加分减分等五个基本功能，完成了本次设计的要求与目的。优点：电路功能原理清晰，各项功能均达到要求，显示准确，反应灵敏，无竞争冒险现象，基本满足了普通竞赛的要求。缺点：电路结构复杂，所用元器件较多，加减分电路没有设置上下限限制电路，当减分为零时会出现错误，支持人控制按