（电子科学与技术专业论文）高性能dsp运算部件全定制设计优化研究.pdf

国防科学技术大学研究生院学位论文 t h i si sa l li n f o m m t i o ns o c i e t ya n dad i 西t a le v & w i t ht h ed e v e l o p m e n to f i n f o r m a t i o nt e c h n o l o g ya n d c o m p u t e rt e c h n o l o g y , c u g i 脚s i g n a lp d ( 慰巍n gt e c h n o l o g yh a ss h o w ni t s 缸c r 圈血培i m p o r t a n c ei ne v e r y d o m a i r lt h ek e yt e c h n i q u ei nd i g i t a ls i g n a lp r o c e s s i n gt e c h n o l o g yi sd i g i t a ls i g n a lp r o c e s s o r ( d s p ) ，w h i c h c a r r i e s i n c r e a s i n g d e m a n d o n i t s p e r f o m a a n c e a r i t h m e t i c u n k a s t h e c o r e o f d s p h a s g r e a t i n f l u e n c e o n c h i p s p e r f o r a m e e ，a r e aa n dp o w e rc o n s u m p t i o n t h ea i mo ft h i sd i s s e r t a t i o ni st od i s c u s sh o w t oo p t i m i z et h e a r i t h m e t i cu n i t s i nt h i sd i s s e r t a t i o ni e v i e w e dt h eh i s t o r yo f t h ed s p t e c h n i q u e s , a n a l y z e st h et e c h n o l o g yc h a r a c t e r i s t i c s a n dd e v e l o p i n gt r e n d so fd s p , a n df o l l o w st h e t e c h n i q u e c h a r a c t e r i s t i c so fa r i t h m e t i cu n i ti n h i g h - p e r f o n u a u c e d s p c h i p s a s a r e s u l t , a f u l l - c u s t o m d e s i g n i n g m e t h o d i s i n t r o d u c e d t o o p t i m i z e t h e d e s i g n o fa r j t h l n e 6 cu n i t si ny i - i f t - d 4 t h e 砌】- c l 】s 幻r n 。db a n l 出i f e r 、i l l ld e c o d e r s a d d e ra n dm u l t i p l i e rh a s a d v a n t a g e s i n s e q u e n c e ，c h i p a r e a a n d p o w e r c o m t t m p f i o n o v e r , a d d e r a n d m u l t i p l i e r d e s i g n e d u s i n g s t a n dc e l ls y n t h e s i sm e t h o d s f u l l - d e c o d e fc i r c u i ts l r u c t u r ei su s e di nb a r r e ls h i f t e rd e s i g n t h ea r e ao f f u l l - c u s t o m e db a r r e ls h i f t e ri s o n l y 9 0 + 1 3 5 s q 1 1 i r l s p i c e s i m u l a t i o ns h o w s t h a t t h e f r e q u e n c y o f s h i f t e r i n p u t d a t a c a n r e a c h l g h z i n w o r s t c a s ec i r c u m t a n c e o p e r a t i o n s p e e d o f a d d e r s h a s u l t i m a t e e f f e c t o n t h e o f p r o c e s m r s a d v a n c e d h y b r i d p r e f i x a d d e r h a n c a r l s o n 曲：u l ：t u r e i s a d ( p 圃i n a d d e r d e s i g n w h i c h i s a f i n d w a d e - o f f b e t w e e n l o g i c l e v e la n d f a n - o u t t h e d o m i n oa y m m i cc i r c u i l sa d o p t e di nt h ea d d e rh a v eas p e e ao f1 5 t o2t i m e sf a s t e rt h a ns t a t i cc i r c u i t s h o w e v e r , d y n 枷cc i t 谢ta l w a y sb r i n g sa b o u tp r o b l e m ss u c h a sc o u p l i n gc a p a c i t a n c e ，c h a r g es h a r i n ga n ds o o n m e a s u r e s t os o l v e o r p r e v e n t t h e s e p r o b l e m s a r e p r e s e n t e d i n t h i s d i s s e r t a t i o n t o o ， p e r f o r m a n c eo fm u l t i p l yo p e r a t i o ni sa ni m p o r t a n tf a c t o ri ne v a h m f i n gd s p sp e r f o m m c e i nt h e m u l t i p l i e rd e s i g n i n g , w ea d o p t e dv a r i o u sa d v a n c e dm o d e mm u l t i p f i e rd e s i g nt e c h n i q u e s t h i sm u l t i p f i e rh a s t w ow o r k i n gm o d e s , n o r m a lm o d ea n ds i m dm o d ew h i c hs u p p o r t1 6 - b i tm u l t i p l i c a t i o no rt w o8 - b i t m u l t i p l i c a t i o n sr e s p e c t i v e l y i np a r 叫p r a i u e tg e n e r a t i o n , w ea d o p t e dl i m i t e ds i g ne x t e n s i o nt e c h n i q u ew h i c h r e d u c e st h el e n g t ho f p a r t i a lp r o d u c t4 - 2t r e es m l e t t m ：i su s e di nm u l t i p l i c a t i o na r r a yd e s i g n t h i si saq u i c k a n dt i d yd e s i g n t r a n s m i s s i o ng a t ec i r c u i tu s e di n4 - 2a d d e r sg r e a t l yr e d u c e dt r a n s i s t o rq u a n t i t yw h i l e i n c r e a s e ds y s t e ms p e e d si nt h em e a n t i m e e n t e r p r i s ee d a t o o l so f s y n o p s y sc o m p a n y a r eu s e di nl a y o u td e s i g r lt o p - d o w nm e t h o di st t s e df i r s ti n g l o b a la e s i g m gs t a g e ，a n dt h e nb o t t o m - u pm e t h o di su s e di nl a y o u td e s i g n l a t c hu pp r e v e n t i o nm e a s h r e s a r e t a k e n i n o r d e r t o e d s u l er e l i a b i l i t y o f t h e l a y o u t s f i n a l l y , t h i sd i s s e r t a t i o nd i s c u s s e sh o w t oe m b e df u l lc u s t o md e s i g ni n t os y n t h e s i s - b a s e dp r o c e d u r ea n d h a r d c o r ei pe n c a p s u l a t i o n i n d e xs e l e c t i o ni ns y n o p s y sv i e wl o o k - u pt a b l eo ff u l lc u s t o md e s i g ni sc a r e f i t u y s o l v e dh e r e k e yw o r d s ：d s p ，a r i t h m e t i cu n i t ，f u l lc u s t o md e s i g n , b a r r e ls h i f t e r ，a d d e r , m t d t i p l i e r , l a y o u t , c h a r a c t e r i z a f i o n 第1 i 页 国防科学技术大学研究生院学位论文 图目录 图1 1 全定制模块的设计流程6 图2 1 垒译码方式电路结构9 图2 2 混合译码方式电路结构9 图2 3 移位阵列电路结构。1 0 图2 4 电j p 恢复电路i l 图2 5 电乎恢复管尺寸问题分析电路1 1 图2 6 不同m = k r k n 值的n 管传输门v t c 楱拟1 2 图2 7 采用预译码的争3 2 译码器电路结构1 2 图2 8 全译码结构桶形移位器电路图( 部分) 1 3 图2 9 混创晕码结构桶形移位器电路图( 部分) 1 3 图2 1 0 桶形移位器陛自钡0 试波形1 5 图3 1 r i p p l e - c a r r y 加法器结构图1 6 图3 2c a r r y - l o o k a h e a d 加法器结构示意图1 7 图3 3l o s 力淌结构图18 图3 4b - k 加法器结构图1 8 图3 5h a n - c a d s o n 加法器结构图1 9 图3 6h a a - c a r l s o n 加法器相邻两位传播路径2 0 图3 7 加法器每一站的详细电路图2 0 图3 8h a r tc a r l s o n 加法器时钟2 1 图3 9 动态锁存器一2 l 图3 1 0 静态电路与动态电路速度比较2 2 图3 11 多米诺电路输出端添加反相器电路分析2 2 图3 1 2 多米诺电路耦合电容影响( a ) 带反相器( b ) 不带反相器2 3 图3 1 3 多米诺电路电荷分酉a 影响2 3 图3 1 4 指导p a t h m i l l 工具识别传输管电路2 4 图3 1 5p a t h m i l l 分析的加法器关键路径结果2 5 图3 1 6p a n u n i l l 分析的加法器最长关键路径详细结果2 5 图3 1 7 加法器m o d e l s i m 移鞠l 波形2 6 图3 1 8 加法器关键路径h s p i c e 模拟波形2 6 图4 1 1 6 位整数乘法的部分积2 9 图4 2s i m d 乘法器的部分积3 0 图4 3 用1 6 位乘法器实现的低位乘法的部分积3l 图4 4 用1 6 位乘法器实现的低位乘法的部分积3 1 图4 5 用1 6 位乘法器实现的低位乘法的部分积3 2 图4 6 采用二位b o o t h 编隅的1 6 位，云j 苷号乘法3 3 图4 7 采用符号向高位扩展的1 6 位无符号b o o t h 乘法的部分积3 3 图4 8 用符号扩展技术的1 6 位有符号b o o t h 乘法的部分积一3 4 图4 9 阵列乘法器中的两行3 5 第i v 页 国防科学技术大学研究生院学位论文 图4 1 0 ( a ) 4 - 2 加法器的块图用c s a 实现的4 - 2 加法器3 6 图4 1 l 个8 x 8 的4 _ 2 树形结构3 6 图4 1 24 _ 2 树形结构中的行4 - 2 加法器3 6 图4 1 3 乘法器树形结构电路图3 7 图4 1 42 位b o o t h 编码中产生部分积的电路图，3 8 图4 1 5 部分积产生电路图，| 3 8 图4 1 6 传统的4 _ 2 加法器电路图3 8 图4 1 7 改进的4 _ 2 加法器电路图3 9 图4 1 84 - 2 加法器关键路径的波形3 9 图4 1 9 传输门觌的3 - 2 力淄电路图3 9 图4 2 0 乘法器m o d e l s i m 模拟波形4 0 图4 2 1p a t h _ m i l l 分析的乘法器关键路径结果( 不包括加法器部分) 。4 1 图5 1 桶形移位器版图。4 3 图5 2 时斜平衡分布树4 4 图5 3 乘法器皈图规划图4 4 图5 4 乘法器版图j 4 5 图5 5 闩锁效应的产生原理4 5 图5 6s o ic m o s 的剖面结构图4 6 图5 7 保护环结构4 7 图5 8 阱季 底接触4 7 图5 9 反相器版图4 8 图5 ，1 0 与非门版图4 8 图5 ，1l 乘法器4 之加法器的版图4 8 图5 1 2b o o t h 2 编码电路的版图，4 8 图5 1 3 桶形移位器版图后模拟波形( a ) 移位输入数据到输出通路5 0 图5 1 44 _ 2 加法器版图后模拟波形5 0 图5 1 5b o o t h 编码版图后模拟波形5 1 图5 1 6 电源地线合并5 1 图6 1 全定制设计视图产生流程，5 3 图6 ，2 硬核设计流程图。5 4 图6 3 插值算法示意图5 6 图6 4 时序元件的传输延时定义( a ) 寄存器( b ) 门闩5 9 图6 5 时序器件特征值定义6 0 第v 页 国防科学技术大学研究生院学位论文 表目录 表1 1 表2 ，1 表2 2 表3 ，l 表4 1 表4 2 表4 3 表6 1 表6 2 几款主流芯片的眭能参数4 n ：9 t 桶形移位器的| 生能比较1 4 不同移位位数的桶形移位器的比较1 4 各种结构加法器的性能比较1 8 m u 单元输 端口2 8 e 的真值表3 4 4 - 2 加法器的真值表3 5 m o s 管各种状态下的栅电容值5 8 输入引脚电容结果分析5 9 第v i 页 独创性声明 本人声明所呈交的学位论文是我本人在导师指导下进行的研究工作及取得 的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含 其他人已经发表和撰写过的研究成果，也不包含为获得国防科学技术大学或其它 教育机构的学位或证书而使用过的材料。与我一n - t - 作的同志对本研究所做的任 何贡献均已在论文中作了明确的说明并表示谢意。 学位论文题目： 直性能堕! 垂篡登往全塞劐遮盐位些盟窒 学位论文作者签名：硷整日期：洲毕年1 2 - 月 t 日 学位论文版权使用授权书 本人完全了解国防科学技术大学有关保留、使用学位论文的规定。本人授权 国防科学技术大学可以保留并向国家有关部门或机构送交论文的复印件和电子 文档，允许论文被查阅和借阅；可以将学位论文的全部或部分内容编入有关数据 库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。 ( 保密学位论文在解密后适用本授权书。) 学位论文题目： 壶性筵塑! 亟篡叠佳垒宝剑篮毡遮盐盈窥 学位论文作者签名：! 三墨日期：渺牛年，月引目 作者指导教师签名：e 生苎：里日期：j 符n 月) 日 国防科学技术大学研究生院学位论文 第一章引言 当今的时代是数字化的时代，其发展在很大程度上取决于信息处理技术的先进性。数 字信号处理器作为数字信号处理的核心技术，已成为通信、计算机、消费类电子产品等领 域的基础器件，被誉为信息社会革命的旗手。业内人士预言，数字信号处理器将是未来集 成电路中发展最快的电子产品，并成为电子产品更新换代的决定因素，它将彻底变革人们 的工作、学习和生活方式。y h f t - d x 是一款高性能的定点数字信号处理器，它的研制， 无论是对高性能数字信号处理器的体系结构，还是对高性能c p u 的设计实现方法，都将 是一次非常有意义的探索。 1 1 数字信号处理器概述 数字信号处理器，又称为d s p ( d i g i t a ls i g n a lp r o c e s s o r ) ，是一种具有特殊结构的微 处理器。d s p 芯片内部采用指令和数据分开的哈佛结构，具有专门的硬件乘法器，广泛 采用流水线操作，提供特殊的d s p 指令，可以用来快速地实现各种数字信号处理算法 1 【2 】a 自2 0 世纪8 0 年代初d s p 芯片诞生以来，d s p 芯片得到了飞速发展。随着d s p 芯片 性能价格比和开发手段的不断提高，d s p 芯片已经在通信与信息系统、信号与信息处理、 自动控制、雷达、航空、航天、医疗、家用电器等许多领域得到了广泛应用。 d s p 芯片，按照数据格式来分，可以分为定点d s p 和浮点d s p ；按照用途来分，可 以分为通用型d s p 和专用型d s p 2 1 。 1 1 1d s p 芯片发展历史及其特点 世界上第一个单片d s p 芯片应当是1 9 7 8 年a m i 公司发布的$ 2 8 i l ，1 9 7 9 年美国i n t e l 公司发布的商用可编程器件2 9 2 0 是d s p 芯片的一个主要里程碑。这两种芯片内部都没有 现代d s p 芯片所必须有的单周期乘法器。1 9 8 0 年，日本n e c 公司推出了up d 7 7 2 0 ，这 是第一个具有乘法器的商用d s p 芯片。 在这之后，最成功的d s p 芯片当数美国德州仪器公司( t e x a si n s t r u m e n t s ，简称t i ) 的一系列产品。t i 公司在1 9 8 2 年成功推出其第一代d s p 芯片t m s 3 2 0 l o 及其系列产品 t m s 3 2 0 1 1 、t m s 3 2 0 c 1 0 c 1 4 c 1 5 c 1 6 c 1 7 等，之后相继推出了第二代d s p 芯片 t m s 3 2 0 2 0 、t m s 3 2 0 c 2 5 c 2 6 ，c 2 8 ，第三代d s p 芯片t m s 3 2 0 c 3 0 c 3 1 c 3 2 ，第四代d s p 芯片t m s 3 2 0 c 4 0 c 4 4 ，第五代d s p 芯片t m s 3 2 0 c 5 x c 5 4 x ，第二代d s p 芯片的改进型 t m s 3 2 0 c 2 x x 集多片d s p 芯片于一体的高性能d s p 芯片t m s 3 2 0 c 8 x 以及目前速度最 快的第六代d s p 芯片t m s 3 2 0 c 6 2 ) ( c 6 7 x 等。t i 将常用的d s pj s 片归纳为三大系列，即： 第1 页 国防科学技术大学研究生院学位论文 t m s 3 2 0 c 2 0 0 0 系列( 包括t m s 3 2 0 c 2 列c 2 x x ) 、t m s 3 2 0 c 5 0 0 0 系列( 包括 t m s 3 2 0 c 5 c 5 4 ) ( c 5 5 x ) 、t m s 3 2 0 c 6 0 0 0 系列( t m s 3 2 0 c 6 2 x c 6 7 x ) 。如今，t i 公司 的系列d s p 产品已经成为当今世界上最有影响的d s p 芯片。t i 公司也成为世界上最大 的d s p 芯片供应商，其d s p 市场份额占全世界份额的近4 0 。 美国模拟器件公司( a n a l o gd e v i c e s ，简称a d ) 在d s p 芯片市场上也占用一定的份 额，相继推出了一系列具有自己特点的d s p 芯片，有a d s h a r c 结构的系列芯片和 t i g e r s h a r c 结构的芯片。 自1 9 8 0 年以来d s p 芯片得到了突飞猛进的发展，从运算速度来看，m a c 运算时间 从8 0 年代初的4 0 0 n s 降低到5 n s 以下，处理能力提升了几十倍。内部的r a m 容量也增 加了一个数量级以上。制造工艺也从最初的4 u mn m o s 到深皿微米c m o s 工艺，功耗也 有了很大的下降。 d s p 得到如此广泛的应用，主要在于它具有以下方面的特点： 首先，采用改进的哈佛结构( h a v a r ds t r u c t u r e ) 。其主要特点是程序和数据具有独立的 存储空问，有着各自独立的程序总线和数据总线，从而可以同时对数据和程序进行寻址， 因此大大地提高了数掘处理能力，非常适合于实时的数字信号处理。t i 公司的d s p 芯片 结构是基本哈佛结构的改进类型。改进之处是在数据总线和程序总线之间进行局部的交叉 连接。这一改进允许数据存放在程序存储器中，并被算术运算指令直接使用，增强了芯片 的灵活性。只要调度好两个独立的总线就可使处理能力达到最高，以实现全速运行。改进 的哈佛结构还可使指令存储在高速缓存器中( c a c h e ) ，省去了从存储器中读取指令的时问， 大大提高了运行速度。 其次，采用流水线操作的指令系统。在流水线操作中，一个任务被分解为若干个子任 务，各个任务可以在执行时相互重叠。在流水线操作中，d s p 处理器可以同时并行处理2 4 条指令，每条指令处于其执行过程中的不同状态。d s p 指令系统的流水线操作是与哈佛 结构相配合的，增加了处理器的处理能力，把指令周期减d , n 最小值，同时也就增加了信 号处理器的吞吐量。以t i 公司的t m s 3 2 0 系列产品为例，第一代t m s 3 2 0 处理器( 例如 t m s 3 2 0 c l o ) 采用了二级流水线操作：第二代产品( 铡如t m s 3 2 0 c 2 5 ) 采用了三级流水线操 作：第三代d s p 芯片( 例如t m s 3 2 0 c 3 0 ) 采用了四级流水线操作。 第三，采用专用的硬件乘法器。在一般的计算机上，算术逻辑单元( a l u ) 只能完成两 个操作数的加、减及逻辑运算，而乘法( 或除法) 则由加法和移位来实现。因此，这样的计 算机的汇编语言中的乘法指令，在机器内部，还是由加法和移位来实现的，实现乘法运算 也就比较慢。另一方面，d s p 中都有硬件乘法器，使乘法运算可以在个指令倒期内完 成。如在t m s 3 2 0 c 3 x 系列d s p 芯片中有一个硬件乘法器，t m s 3 2 0 c 6 0 0 0 系列芯片中 则有两个硬件乘法器。 第四，特殊的d s p 指令。d s p 芯片的另一个重要特征是有一套专门为数字信号处理 而设计的指令系统。 第2 页 国防科学技术大学研究生院学位论文 第五，快速的指令周期。c m o s 技术、先进的工艺、集成电路的优化设计及工作电压 的下降( 由5 v 到3 3 v ，再到1 s v ) ，使得d s p 芯片的主频不断提高。t i 公司的t m s 3 2 0 c 6 0 0 0 系列及t m s 3 2 0 c 5 0 0 0 系列的芯片的最高工作主频已经达到2 0 0 m h z ，指令周期已经降到 了5 n s 。可以预见，随着微电子技术的发展，工作频率还将继续提高，指令周期将进一步 缩短。 第六，良好的多机并行运行特性。在定的技术条件下，d s p 芯片的单机处理能力是 有限的，系统的数据处理容量还是经常会超出单个d s p 芯片的处理能力。随着d s p 芯片 的广泛使用和价格的不断降低，多个d s p 芯片的并行处理已经成为近年来的研究热点， 并逐渐在应用中崭露头角。多机并行类似于高性能的m p u 巨型机。t i 公司的t m s 3 2 0 c 4 x 系列还提供了专门用于多个d s p 并行运行的硬件通信接口。 第七，低电压。为在大电流下减少系统功耗，系统的工作电压从标准的5 v 降到3 3 v ， 2 5 v ，1 ，8 v ，甚至0 9v 。 第八，高度集成。芯片的集成度在数十到数百万门量级。 第九，为提高运行速度而采用多种并行的体系结构。 1 1 ，2d s p 运算部件特点及发展情况 运算部件是d s p 芯片的核心，它对于芯片的性能、面积和功耗具有很重要的影响。 在数字信号处理的各种算法( 如快速傅立叶变换( f f t ) 、f i r 滤波、卷积等) 中，大量 使用了乘加操作( m a c ) y = a b + c 。因此，衡量d s p 芯片性能的一个重要指标就是 单位时间内能够完成的乘加操作数量。 为了进一步提高处理能力，i c 设计人员在各个方面都做出了探索，d s p 运算部件的 发展呈现以下特点： 芯片内配置多个运算部件：现在流行的d s p 一般都设置了双m a c ，多个a l u 运算部件； 峰值运算能力越来越高：例如a d 公司的t i g e r s h a r c ，当时钟频率为6 0 0 m h z 时，每周期能执行8 组1 6 位m a c 运算，即4 8 0 0 兆m a c s ： 支持s i m d ：t i 公司的t m s 3 2 0 c 6 4 x 与a d 公司的t i g e r s h a r c 是业界高性 能d s p 的代表，均采用了s i m d 技术； 不断提出新算法：例如，加法器的实现由最初的行波进位算法，逐渐发展到 多种算法，包括进位跳跃( c a r r y s k i p ) 、进位选择( c a r r y s e l e c t ) 、超前进位 ( c a r r y l o o k a h e a d ) 等，现在绝大多数高性能的加法器都采用混合( h y b r i d ) 算法，它是多种算法的组合形式【3 】； 制造工艺不断提高：1 9 8 0 年以来，制造工艺从最初的4 u mn m o s 到深亚微米 c m o s 工艺，现在主流的制造工艺为o 1 3 u m 。 t i 公司的c 6 4 系列芯片与a d 公司的t i g e r s h a r c 、b l a c k f l n 系列是业界高性能 d s p 芯片的领衔军，代表了d s p 芯片发展的最高技术，下面对其性能与运算能力进行简 第3 页 国防科学技术大学研究生院学位论文 要介绍。 t i 的t m s 3 2 0 c 6 4 x d s p 是基于业界最高性能d s p 内核的首批器件，功率为第一代 c 6 0 0 0 d s p 器件的1 3 。新型c 6 4 x t m d s p 采用先进超长指令字( v l l w ) 结构，内核采用 了双m a c 8 个功能单元能够在单个周期内执行4 组1 6 位m a c 运算或8 组8 位m a c 运算，16 位乘法的运算速率是c 6 2 x c 6 7 x 的两倍；在6 0 0 m h z 的时钟频率下每秒能执 行2 4 0 0 兆1 6 位m a c s 或4 8 0 0 兆8 位m a c s 。其中c 6 4 1 6 的最大处理能力为4 8 0 0 m p i s ， 是1 9 9 7 年推出的c 6 2 0 1 处理能力的3 倍，执行1 0 2 4 点复数f f t 的时间为1 0 0 0 3 9 s ，比 c 6 2 0 1 快了6 倍多；c 6 4 x d s p 内核时钟可升级到高于1 i g h z ，并可扩展到足以支持有效 的多内核设计。 a d 公司的t i g e r s h a r c 时钟频率为6 0 0 m i - i z ，每周期能执行8 组1 6 位m a c 运算， 即4 8 0 0 兆m a c s ，1 6 位乘法能力是t ic 6 4 x 的两倍。a d 公司的另一款芯片b l a c k f i n 的d s p 内核采用a d i 和i n t e l 联合开发的微信号结构( m s a ) ，运算单元包含了2 个1 6 位乘法器，2 个4 0 位的累加器，2 个4 0 位的a l u ，4 个视频a l u 和1 个4 0 位移位器， 采用r i s c 类型的寄存器和指令模型。运算单元可以处理来自寄存器堆的8 位、1 6 位或者 3 2 位数据。b l a c k f i n 系列d s p 的m a c 每个时钟周期可以完成一次1 6 位乘1 6 位的乘 法运算，并把结果累加到4 0 位的累加器中。芯片采用o 1 8 0 1 3 u m 的集成电路工艺制造， 最高工作频率可达6 0 0 m h z ，峰值运算能力达到1 2 0 0 m m a c 。 这几款主流芯片的性能参数见表1 _ l 。 表1 1 几款主流芯片的性能参数 芯片型号运算部件配置频率峰值频率下的m a c 能力 t i c 6 4 x 双m a c ，8 个功能单元， 2 个乘法单元，其他6 个6 0 0 m h z 2 4 0 0 m 1 6 位m a c 单元都能执行a l u 操作 4 8 0 0 m8 位m a c a d 双m a c ，2 组功能单元， t i g e r s h a r c 每组包括a l u ，m a c 和6 0 0 m h z4 8 0 0 m 1 6 位m a c 移位器 a d2 个1 6 位乘法器，2 个 b l a c k f i n 4 0 位累加器，2 个4 0 位 a l u ，4 个视频a l u 和 6 0 0 m h z1 2 0 0 m1 6 位m a c 1 个4 0 位移位器 同时，在学术界中对运算部件的研究也在不断向前发展： 2 0 0 1 年s a n um a t h e w 等人在1 8 0 n r ns o i b u l kc m o s 工艺下设计出小于5 0 0 p s6 4 位 a l u 4 ： 2 0 0 2 年w i s c o n s i nm a d i s o n 大学采用全定制设计方法在1 8 0 r i mt s m c 工艺下设计出 3 9 6 p s 的3 2 位a l u ，采用h a n _ c a r l s o n 结构的加法器，多米诺逻辑【5 ； i n t e l 公司的微处理器研究组，于2 0 0 2 年设计出6 5 g h z 的动态a u j 和指令调度环， 采用1 3 0 n m 、双阈值c m o s 工艺，3 2 位a l u 采用h a nc a r l s o n 结构 6 】。 第4 页 国防科学技术大学研究生院学位论文 从以上研究论文可知，各种不同的技术都被用于进一步提高运算部件的性能，如s o l 技术、双闽值c m o s 工艺、先进的算法等。 1 2 本文研究的动机 我们已经自主研制了一款超长指令字结构( v l l w ) 的高性能定点数字信号处理器 “银河飞腾d 4 ”( y h f t - d 4 ) ，这款d s p 是目前国内正向设计的规模最大、功能最全、综 合运算性能最高的3 2 位d s p ，主频可达2 5 0 m h z 。功耗仅1 6 w 。通过分析，作为d s p 芯片核心的运算部件位于这款芯片的关键路径，对于芯片的性能、面积和功耗具有很重要 的影响。因此，本文所作的工作是针对运算部件对y h f t - d 4 进行优化设计与改进， y h f t - d x 为改进之后的芯片。 1 2 1 部件优化的途径 i 系统级优化 从系统级考虑，采用更小更细的流水线划分，加深流水深度，是提高时序性能的有效 方法，这也是现代微处理器提高主频的一个最重要的手段。 为了追求更高的性能，除了通过提高时钟频率外，还可以采用s i m d 技术：即在一条 指令中包含多个数据，这样能够在一个时钟周期内完成更多的操作 7 】。在某些应用领域 中，如声音、图像处理中，8 位或1 6 位的字长即可满足应用需要，采用较长位数的运算 器，就可以同时支持2 个或者4 个较短位数的操作。比如，一个3 2 位的乘法器，可以完 成两个1 6 位的乘法或者4 个8 位的乘法，硬件没有增加多少，但对于菜些应用，却可以 使性能提高几倍。 2 算法级优化 采用更先进、更快速的算法也是提高运算部件时序性能的有效方法。例如：乘法器 b o o t l i 编码可分为b o o t h 2 、b o o t 1 3 以及b o o t l l 4 算法，b o o t l l 2 编码电路简单但产生的部分 积数目相对最多，b o o t h 4 则相反，因此，应当根据设计目标来选择合适的算法3 1 。同样， 乘法器阵列结构也可以选择阵列结构或树形结构。 3 电路级优化 标准单元库中的单元绝大多数都是c m o s 门，传统的静态c m o s 门由于易于设计、 可靠性好，在基于标准单元的设计中得到广泛应用。随着d s p 技术的发展，动态电路、 传输门等各种电路结构也越来越多地得到广泛应用。与静态c m o s 门相比，动态电路速 度更快、晶体管数目更少、输入电容更小。 4 后端物理布局布线级优化 运算部件的局部设计完成之后，要将其嵌入到全芯片当中，在后端物理布局布线阶段 也可以对其进行优化。在布局方面，可以将逻辑上与运算部件输入输出相关的部分放置在 相对接近的位置，以减少该运算部件输入输出口的延时。同时，在布线阶段，对于运算部 第5 页 国防科学技术大学研究生院学位论文 件的关键路径可以优先手工放置，以确保路径长度最短。 在以上分析的基础上，结合y h f t - d 4 芯片的具体情况，考虑到y h f t - d 4 芯片虽然是 自主创新的但保持与主流高性能d s p 兼容，为了保持兼容性就不能对其c p u c o r e 核心的流 水划分作任意的改动，否则将导致芯片运行出现混乱以至不能正常工作，因此细分流水线 的优化手段不能使用。本文将主要从算法、电路、s i m d 等方面对运算部件进行优化。 同时，集成电路设计方法，按照电路版图实现方法来划分，可以分为全定制设计和半 定制设计。半定制设计方法又可以分为基于单元的设计方法和基于阵列的设计方法。基于 标准单元的设计与全定制设计相比，虽然有设计过程简单，e d a 工具支持好，自动化程 度高的特点，但是目标库中的单元类型毕竟是有限的，不可能又快又好地满足设计中的所 有要求。而在全定制设计方法中，电路和版图都是由设计者手工完成的，全定制设计一直 深入到晶体管级的设计，最终确定由m o s 管组成的具体电路，设计出来的电路性能最高、 面积最小、功耗最低。因此，本文选择采用全定制设计方法对运算部件进行优化设计。 1 2 2 全定制设计方法 在全定制设计中，对每个m o s 晶体管的尺寸、形状、在芯片中的位置以及和其他元 件的连接等都是经过精心考虑、入工设计的，因此可以获得非常紧凑的版图和最佳的电路 性能；由于减小了芯片的面积，所以也有利于降低电路的成本；采用全定制设计还有利于 设计人员发挥创造性，设计出新的电路形式和版图结构。但是在全定制设计的流程中，设 计工作主要是手工完成的，设计自动化程度很低，设计时间最长，设计成本最高。因此， 全定制设计一般适应于那些位于关键路径的部件以及对性能要求比较高、生产量比较大的 部件设计，如微处理器和存储器8 1 。 图1 1 给出了全定制模块的设计流程。在每个设计阶段都可以借助c a d 工具进行模 拟来验证设计的正确性，确保高层次设计正确以后再深入到下一层，提高设计的成功率。 在这些设计阶段之间还要经过若干次反复才能最后确定设计。