计算机组成原理复习总结.pdf

计算机组成原理复习总结 计算机组成原理复习总结 一 缩写词解释 一 缩写词解释 CPU CPU 中央处理器 ALU ALU 算术逻辑单元 I O I O 输入输出接口 RAM RAM 随机存储器 SRAM SRAM 静态随机访问存储器 DRAM DRAM 动态随机访问存储器 ROM ROM 只读存储器 PROM PROM 用户可编程的只读存储器 EPROM EPROM 紫外线可擦除可编程只读存储器 FLASH FLASH 闪速存储器 EEPROM EEPROM 用电可擦除可编程只读存储器 ISA ISA 工业标准总线 EISA EISA 扩展工业标准总线 PCI PCI 外围部件互连总线 USB USB 通用串行总线 RSRS 232C 232C 串行通信总线 Cache Cache 高速缓存 FIFO FIFO 先进先出算法 LRU LRU 近期最少使用算法 CRC CRC 循环冗余校验码 A D A D 模拟 数字转换器 D A D A 数字 模拟转换器 DMA DMA 直接存储器存取方式 DMAC DMAC 直接内存访问控制器 LED LED 发光二极管 FA FA 全加器 OP OP 操作码 CISC CISC 复杂指令系位计算机 RISC RISC 精简指令系位计算机 VLSI VLSI 超大规模集成电路 LSI LSI 大规模集成电路 MAR MAR 存储器地址寄存器 MDR MDR 存储器数据寄存器 CU CU 控制单元 CM CM 控制存储器 二 名词解释二 名词解释 A 1 CPU 把运算器和控制器组合成一个整体 称为中央处理器 简称 CPU 2 主机主机 将 CPU 和主存合称主机 3 模拟信号模拟信号 一种随时间连续变化的电信号 4 数字信号数字信号 一种在时间上或空间上断续变化的电信号 5 电平信号电平信号 利用电平信号的高 低状态表示不同的代码 所以电平信号通常需要一段有效 维持时间 6 脉冲信号脉冲信号 脉冲信号的电平维持时间很短 可用一根信号线发出一串脉冲信号 7 输入设备输入设备 将各种形式的外部信息转换为计算机能够识别的代码形式送入主机 8 输出设备输出设备 将计算机处理的的结果转换为人们所能识别的形式输出 9 总线总线 一组能为多个部件分时共享的公共信息传送线与相关逻辑 10 接口接口 泛指系统总线与外部设备之间连接的逻辑部件 11 目标 目的 程序目标 目的 程序 利用机器语言表示的二进制程序 12 真值真值 用正 负符号加绝对值表示数值 用这种形式表示的数值称为真值 13 机器数机器数 在计算机内部使用的 连同符号一起数码化了的数 称为计算数 14 定点数定点数 小数点固定不变的数叫做定点数 15 浮点数浮点数 浮点数是一种小数点位置不固定 可随需要浮动的数 16 隐地址隐地址 如果地址以隐含的方式约定 而指令中并不给出该地址码 则称此地址码为隐 地址 17 显地址显地址 如果指令码中明显地给出地址 则称此地址为显地址 18 堆栈堆栈 堆栈是一种按 后进先出 存取顺序进行存取的存储结构 19 时序信号时序信号 时序信号是一个用来各个时段用来执行哪些微操作的标志 它规定这个微操 作在什么时候发出去 20 溢出溢出 如果运算结果超出表示的范围 表示溢出 21 正溢正溢 大于正整数 称为正溢 22 负溢负溢 沿负的方向超出绝对值最大负数 称为负溢 23 主存主存 主存是用来存放 CPU 需要使用的程序和数据的存储器 24 外存外存 外存是用来存放大量的需要联机保存的文件的存储器 25 高速缓存高速缓存 高速缓存是为了提高 CPU 速度的访存速度 在 CPU 和主存之间设置的一级 速度很快的存储器 容量较小 用来存放 CPU 当前正在使用的程序和数据 26 并行总线并行总线 并行总线 就是并行接口与计算机设备之间传递数据的通道 27 串行总线串行总线 串行总线 就是串行接口与计算机设备之间传递数据的通道 28 输入输入 输出接口输出接口 主机与外围设备或其他外部系统之间的接口部件 29 软件接口软件接口 软件模块之间的交接部分 称为软件接口 30 软硬接口软硬接口 硬件与软件的相互作用 所涉及的硬件逻辑与软件 又称为软硬接口 31 并行接口并行接口 采用并行传送方式在微型计算机与外部设备之间进行数据传送的接口 32 串行接口串行接口 采用串行传送方式在微型计算机与外部设备之间进行数据传送的接口 33 中断接口中断接口 如果主机与外围设备之间的信息传送信息采用程序中断方式控制 则接口需 要有相应的中断系统所需的逻辑 这样的接口称为中断接口 34 DMA 中断中断 如果主机与高速外围设备之间的信息传送采用 DMA 方式控制 则接口中需 要有相应的 DMA 逻辑 这样的接口称为 DMA 接口 35 硬件中断硬件中断 由某个硬件中断请求信号引发的中断 36 软中断软中断 由执行软中断指令引起的中断 37 内中断内中断 来自主机内部的中断请求 38 外中断外中断 中断源来自主机外部 一般指外部设备中断 三 名词解释三 名词解释 B 1 1 计算机系统 计算机系统 由硬件和软件两大部分组成 有多种层次结构 2 2 主机 主机 CPU 存储器和输入输出接口合起来构成计算机的主机 3 3 主存 主存 用于存放正在访问的信息 4 4 辅存 辅存 用于存放暂时不用的信息 5 5 高速缓存 高速缓存 用于存放正在访问信息的付本 6 6 中央处理器 中央处理器 是计算机的核心部件 由运算器和控制器构成 7 7 硬件 硬件 是指计算机实体部分 它由看得见摸得着的各种电子元器件 各类光 电 机设备 的实物组成 软件 软件 指看不见摸不着 由人们事先编制的具有各类特殊功能的程序组成 8 8 系统软件 系统软件 又称系统程序 主要用来管理整个计算机系统 监视服务 使系统资源得到合 理调度 高效运行 应用软件 应用软件 又称应用程序 它是用户根据任务需要所编制的各种程序 9 9 源程序 源程序 通常由用户用各种编程语言编写的程序 目的程序 目的程序 由计算机将其翻译机器能识别的机器语言程序 10 10 总线 总线 是连接多个部件的信息传输线 是各部件共享的传输介质 11 11 系统总线 系统总线 是指 CPU 主存 I O 设备 通过 I O 接口 各大部件之间的信息传输线 通信总线 通信总线 是指用于计算机系统之间或者计算机系统与其他系统 如控制仪表 移动通信 之间的通信的线路 按传送方式分并行和串行 串行通信是指数据在单条 1 位宽的传输线上 一位一位的按顺序 分时传送 并行通信是指数据在多条并行 1 位宽的传输线上 同时由源传送到目的地 12 12 带宽 带宽 单位时间内可以传送的最大的信息量 13 13 机器字长 机器字长 是指 CPU 一次并行处理数据的位数 通常与 CPU 的寄存器位数有关 14 14 主存容量 主存容量 是指主存中存放二进制代码的总位数 15 15 机器数 机器数 符号位数字化 0 代表正数 1 代表负数 16 16 定点数 定点数 小数点固定在某一位位置的数 17 17 浮点数 浮点数 小数点的位置可以浮动的数 18 18 补码 补码 带符号数据表示方法之一 正数的反码和原码相同 负数的反码是将二进制按位 取反后在最低位再加 1 19 19 溢出 溢出 在计算机中 超出机器字长 发生错误的结果 20 20 非编码键盘 非编码键盘 采用软件判断键是否按下及设键 译键 计算键值的方法的键盘 21 A D21 A D 转换器 转换器 它能将模拟量转换成数字量 是计算机的输入设备 22 I O22 I O 接口 接口 指主机与 I O 设备之间设置的一个硬件电路及器相应的软件控制 23 23 端口 端口 指接口电路中的一些寄存器 用来存放数据信息 控制信息和状态信息 24 24 中断 中断 计算机在执行程序的过程中 当出现异常情况或特殊请求时 计算机停止现行程 序的运行转向对这些异常情况或特殊请求处理 处理结束后再返回到现行程序的间断处 继 续执行源程序 25 25 中断源 中断源 凡能向 CPU 提出中断请求的各种因素统称为中断源 26 26 中断嵌套 中断嵌套 计算机在处理中断的过程中 有可能出现新的中断请求 此时 CPU 暂停现行 中断服务程序 转向新的中断请求 这种现象称为中断嵌套 27 27 优先级 优先级 为使系统能及时响应并处理发生的所有中断 系统根据引起中断事件的重要 性和紧迫程度 硬件将中断源分为若干个级别 28 DMA28 DMA 方式 方式 用硬件在主存与外设之间直接进行数据传送 不须 CPU 用软件控制 29 29 指令系统 指令系统 将全部机器指令的集合称为机器的指令系统 30 30 寻址方式 寻址方式 是指确定本条指令的数据地址以及下一条将要执行的指令地址的方法 它与 硬件结构紧密相关 而且直接影响指令格式和指令功能 31 31 指令周期 指令周期 完成一条指令的时间 由若干机器周期组成 机器周期 机器周期 完成摸个独立操作 由若干时钟周期组成 时钟周期 时钟周期 最基本时间单位 由主频决定 32 32 微操作 微操作 在微程序控制器中 执行部件接受微指令后所进行的最基本的操作 33 33 微指令 微指令 控制器存储的控制代码 分为操作控制部分和顺序控制部分 由微命令组成 34 34 微程序 微程序 存储在控制存储器中的完成指令功能的程序 由微指令组成 35 35 控制存储器 控制存储器 CPU 内用于存放实现指令系统全部指令的微程序的只读存储器 四 计算题四 计算题 3 14 3 14 设总线的时钟频率为设总线的时钟频率为 8MHZ8MHZ 一个总线周期等于一个时钟周期 如果一个总线周期中并 一个总线周期等于一个时钟周期 如果一个总线周期中并 行传送行传送 1616 位数据 试问总线的带宽是多少 位数据 试问总线的带宽是多少 解 由于 f 8MHz T 1 f 1 8M 秒 因为一个总线周期等于一个时钟周期 所以 总线带宽 16 1 8M 128Mbps 16MBps 3 15 3 15 在一个在一个 3232 位的总线系统中 总线的时钟频率为位的总线系统中 总线的时钟频率为 66MHZ66MHZ 假设总线最短传输周期为 假设总线最短传输周期为 4 4 个时钟周期 试计算总线的最大数据传输率 若想提高数据传输率 可采取什么措施 个时钟周期 试计算总线的最大数据传输率 若想提高数据传输率 可采取什么措施 解 总线传输周期 4 1 66M 秒 总线的最大数据传输率 32 4 66M 528Mbps 66MBps 若想提高数据传输率 可以提高总线时钟频率 增大总线宽度或者减少总线传输周期包含的 时钟周期个数 3 16 3 16 在异步串行传送系统在异步串行传送系统中 字符格式为 中 字符格式为 1 1 个起始位 个起始位 8 8 个数据位 个数据位 1 1 个校验位 个校验位 2 2 个终个终 止位 若要求每秒传送止位 若要求每秒传送 120120 个字符 试求传送的波特率和比特率 个字符 试求传送的波特率和比特率 解 一帧包含 1 8 1 2 12 位 故波特率为 1 8 1 2 120 1440bps 比特率为 8 120 960bps 4 5 4 5 什么是存储器的带宽 若存储器的数据总线宽度为什么是存储器的带宽 若存储器的数据总线宽度为 3232 位 存取周期为位 存取周期为 200ns200ns 则存储 则存储 器的带宽是多少 器的带宽是多少 解 存储器的带宽指单位时间内从存储器进出信息的最大数量 存储器带宽 1 200ns 32 位 160M 位 秒 20MB 秒 注 1ns 10 9s 4 7 4 7 一个容量为一个容量为 16K16K 3232 位的存储器 其地址线和数据线的总和是多少 当选用下列不同位的存储器 其地址线和数据线的总和是多少 当选用下列不同 规格的存储芯片时 各需要多少片 规格的存储芯片时 各需要多少片 1K1K 4 4 位 位 2K2K 8 8 位 位 4K4K 4 4 位 位 16K16K 1 1 位 位 4K4K 8 8 位 位 8K8K 8 8 位位 解 地址线和数据线的总和 14 32 46 根 选择不同的芯片时 各需要的片数为 1K 4 16K 32 1K 4 16 8 128 片 2K 8 16K 32 2K 8 8 4 32 片 4K 4 16K 32 4K 4 4 8 32 片 16K 1 16K 32 16K 1 1 32 32 片 4K 8 16K 32 4K 8 4 4 16 片 8K 8 16K 32 8K 8 2 4 8 片 6 4 6 4 设机器数字长为设机器数字长为 8 8 位 含位 含 1 1 位符号位在内 写出对应下列各真值的原码 补码和反位符号位在内 写出对应下列各真值的原码 补码和反 码 码 13 6413 64 8787 解 真值与不同机器码对应关系如下 真值真值 13 6413 64 8787 原码原码 1 0011010 1 1010111 补码补码 1 1100110 1 0101001 反码反码 1 1100101 1 0101000 6 5 6 5 已知已知 x x 补补 求 求 x x 原原和和 x x x1 x1 补补 1 1100 1 1100 x2 x2 补补 1 1001 1 1001 x4 x4 补补 1 0000 1 0000 x5 x5 补补 1 0101 1 0101 x6 x6 补补 1 1100 1 1100 x8 x8 补补 1 0000 1 0000 解 x 补与 x 原 x 的对应关系如下 真值真值 1 41 4 7 167 16 1 1 1111 4 4 1616 x x 补补 1 1100 1 1001 1 0000 1 0101 1 1100 1 0000 x x 原原 1 0100 1 0111 无 1 1011 1 0100 无 x x 0 0100 0 0111 1 0000 1011 0100 10000 6 9 6 9 当十六进制数当十六进制数 9B9B 和和 FFFF 分别表示为原码 补码 反码 移码和无符号数时 所对应的分别表示为原码 补码 反码 移码和无符号数时 所对应的 十进制数各为多少 设机器数采用一位符号位 十进制数各为多少 设机器数采用一位符号位 解 真值和机器数的对应关系如下 原码原码 补码补码 移码移码 无符号数无符号数 9BH9BH 27 101 27 155 原码 补码 移码 无符号数 FFHFFH 128 1 128 256 6 12 6 12 设浮点数格式为 阶码设浮点数格式为 阶码 5 5 位 含位 含 1 1 位阶位阶符 尾数符 尾数 1111 位 含位 含 1 1 位数符 写出位数符 写出 27 102427 1024 86 586 5 所对应的机器数 要求如下 所对应的机器数 要求如下 1 1 阶码和尾数均为原码 阶码和尾数均为原码 2 2 阶码和尾数均为补码 阶码和尾数均为补码 3 3 阶码为移码 尾数为补码 阶码为移码 尾数为补码 解 据题意画出该浮点数的格式 阶符阶符 1 1 位位 阶码阶码 4 4 位位 数符数符 1 1 位位 尾数尾数 1010 位位 将十进制数转换为二进制 x1 27 1024 0 0000011011B 2 5 0 11011B x3 86 5 1010110 1B 2 7 0 10101101B 则以上各数的浮点规格化数为 1 x1 原 1 0101 1 1101100000 x3 原 0 0111 1 1010110100 2 x1 补 1 1011 1 0010100000 x3 补 0 0111 1 0101001100 3 x1 移补 0 1011 1 0010100000 x3 移补 1 0111 1 0101001100 6 19 6 19 设机器数字长为设机器数字长为 8 8 位 含位 含 1 1 位符号位 用补码运算规则计算下列各题 位符号位 用补码运算规则计算下列各题 2 2 A 19 32A 19 32 B B 17 12817 128 求 求 A A B B 4 4 A A 8787 B 53B 53 求 求 A A B B 解 2 A 19 32 0 1001100B B 17 128 0 0010001B A 补 00 1001100 B 补 11 1101111 B 补 00 0010001 A B 补 A 补 B 补 00 1001100 00 0010001 00 1011101 无溢出 A B 0 1011101B 93 128B 4 A 87 1010111B B 53 110101B A 补 11 0101001 B 补 00 0110101 B 补 11 1001011 A B 补 A 补 B 补 11 0101001 11 1001011 10 1110100 溢出 6 20 6 20 用原码一位乘和补码一位乘 用原码一位乘和补码一位乘 BoothBooth 算法 两位乘计算算法 两位乘计算 x x y y 1 x 0 110111 y 0 101110 4 x 0 11011 y 0 11101 解 先将数据转换成所需的机器数 然后计算 最后结果转换成真值 1 x 原 0 110111 y 原 1 101110 x 0 110111 y 0 101110 原码一位乘 原码一位乘 部分积部分积 乘数乘数 y y 说明说明 0 0000 000000000 101110 乘数为 0 右移 0 0000 000000000 0 110 0 110111111 010111 乘数为 1 加上 x 0 1100 110111111 0 0110 011011011 0 110 0 110111111 010111 101011 右移一位 乘数为 1 加上 x 1 0101 010010010 0 1010 101001001 0 110 0 110111111 101011 010101 右移一位 乘数为 1 加上 x 1 1001 100000000 0 1100 110000000 010101 001010 右移一位 乘数为 0 右移一位 0 0110 011000000 0 110 0 110111111 000101 乘数为 1 加上 x 1 0011 001111111 0 1000 100111111 000101 100010 右移一位 即 x y 0 100111100010 z0 x0 y0 0 1 1 x y 原 1 100111100010 x y 0 100111100010 补码一位乘 补码一位乘 x 补 00 110111 x 补 11 001001 y 补 11 010010 部分积部分积 乘数乘数 Y Yn 1n 1 说明说明 0000 000000000000 0000 000000000000 11 11 001001001001 1010010 0101001 0 0 Ynyn 1 00 部分积右移 1 位 Ynyn 1 10 部分积加 x 补 1111 001001001001 右移 1 位 1111 100100100100 00 00 110110111111 1010100 1 Ynyn 1 01 部分积加 x 补 0000 011011011011 右移 1 位 0000 001001101101 0000 000000110110 11 11 001001001001 1101010 1110101 0 0 Ynyn 1 00 部分积右移 1 位 Ynyn 1 10 部分积加 x 补 1111 001001111111 右移 1 位 1111 100100111111 00 00 110110111111 1111010 1 Ynyn 1 01 部分积加 x 补 0000 011011110110 0000 001001111111 0111101 0 右移 1 位 Ynyn 1 10 部分积加 x 补 11 11 001001001001 1111 011011000000 011110 即 x y 补 1 011000011110 x y 0 100111100010 4 x 原 0 11011 y 原 1 11101 x 0 11011 y 0 11101 原码一位乘 原码一位乘 部分积部分积 乘数乘数 y y 说明说明 0 0000 0000000 11101 乘数为 1 加 x 0 110 0 1101111 右移 1 位 0 0110 0110101 11110 乘数为 0 右移 1 位 0 0010 0011010 11111 乘数为 1 加 x 0 110 0 1101111 1 0001 0000101 11111 右移 1 位 0 1000 1000000 11111 乘数为 1 加 x 0 110 0 1101111 1 0101 0101 11 1 11111 右移 1 位 0 1010 1010101 11111 乘数为 1 加 x 0 110 0 1101111 1 1001 1000000 11111 右移 1 位 0 110000 11000 01111 补码一位乘 补码一位乘 x 补 00 11011 x 补 11 00101 y 补 1 00011 00 0000000 00000 000110000110 11 00101 11 00101 11 0010111 00101 000110 11 1001011 10010 1100011 11 1100111 11001 0110001 00 11011 00 11011 00 00 1010010100 00 0101000 01010 0011000 00 0010100 00101 0001100 00 0001000 00010 1000110 11 00101 11 00101 11 0011111 00111 10001 6 21 用原码加减交替法和补码加减交替法计算 x y 2 x 0 10101 y 0 11011 4 x 13 32 y 27 32 2 x 原 1 10101x 0 10101 X 补 1 01011Xf Yf 1 0 101010 10101 1 1 00101 00101 1 110101 11010 0 1 101001 10100 0 11011 0 11011 0 011110 01111 0 0 111100 11110 1 00101 1 00101 0 000110 00011 011 0 001100 00110 1 00101 1 00101 1 010111 01011 0110 0 101100 10110 0 11011 0 11011 1 100011 10001 01100 1 000101 00010 0 11011 0 11011 1 111011 11101 011000 y 原 0 11011y 0 11011 Y 补 0 11011 y 补 1 00101 x y 原 1 11000 4 做法相同 打表格太累 仅给出结果 x y 原 1 01111 4 144 14 某某 8 8 位微型机地址码为位微型机地址码为 1818 位 若使用位 若使用 4K4K 4 4 位的位的 RAMRAM 芯片组成模块板结构的存储器 芯片组成模块板结构的存储器 试问 试问 1 1 该机所允许的最大主存空间是多少 该机所允许的最大主存空间是多少 2 2 若每个模块板为 若每个模块板为 32K32K 8 8 位 共需几个模块板 位 共需几个模块板 3 3 每个模块板内共有几片 每个模块板内共有几片 RAMRAM 芯片 芯片 4 4 共有多少片 共有多少片 RAMRAM 5 5 CPUCPU 如何选择各模块板 如何选择各模块板 解 1 该机所允许的最大主存空间是 2 18 8 位 256K 8 位 256KB 2 模块板总数 256K 8 32K 8 8 块 3 板内片数 32K 8 位 4K 4 位 8 2 16 片 4 总片数 16 片 8 128 片 5 CPU 通过最高 3 位地址译码输出选择模板 次高 3 位地址译码输出选择芯片 地址 格式分配如下 4 4 29 29 假设假设 CPUCPU 执行某段程序时共访问执行某段程序时共访问 CacheCache 命中命中 48004800 次 访问主存次 访问主存 200200 次 已知次 已知 CacheCache 的存取周期为的存取周期为 30ns30ns 主存的存取周期为 主存的存取周期为 150ns150ns 求 求 CacheCache 的命中率以及的命中率以及 CacheCache 主存系统的主存系统的 平均访问时间和效率 试问该系统的性能提高了多少倍 平均访问时间和效率 试问该系统的性能提高了多少倍 解 Cache 被访问命中率为 4800 4800 200 24 25 96 则 Cache 主存系统的平均访问时间为 ta 0 96 30ns 1 0 96 150ns 34 8ns Cache 主存系统的访问效率为 e tc ta 100 30 34 8 100 86 2 性能为原来的 150ns 34 8ns 4 31 倍 即提高了 3 31 倍 例例 7 27 2 设相对寻址的转移指令占设相对寻址的转移指令占 3 个字节 第一字节为操作码 第二 三字节为相对位移个字节 第一字节为操作码 第二 三字节为相对位移 量 补码表示 而且数据在存储器中采用以低字节地址为字地址的存放方式 每当量 补码表示 而且数据在存储器中采用以低字节地址为字地址的存放方式 每当 CPU 从存储器取出一个字节时 即自动完成 从存储器取出一个字节时 即自动完成 PC 1PC 1 若 PC 当前值为 240 十进制 要求转移到 290 十进制 则转移指令的第二 三 字节的机器代码是什么 2 若 PC 当前值为 240 十进制 要求转移到 200 十进制 则转移指令的第二 三 字节的机器代码是什么 解 1 PC 当前值为 240 该指令取出后 PC 值为 243 要求转移到 290 即相对位移量为 290 243 47 转换成补码为 2FH 由于数据在存储器中采用以低字节地址为字地址的存放方 式 故该转移指令的第二字节为 2FH 第三字节为 00H 2 PC 当前值为 240 该指令取出后 PC 值为 243 要求转移到 200 即相对位移量为 200 243 43 转换成补码为 D5H 由于数据在存储器中采用以低字节地址为字地址的存放 方式 故该转移指令的第二字节为 D5H 第三字节为 FFH 例例 7 3 一一条双字长直接寻址的子程序调用指令 其第一个字为操作码喝寻址特征 第二个字条双字长直接寻址的子程序调用指令 其第一个字为操作码喝寻址特征 第二个字 为地址码为地址码 5000H 假设 假设 PC 当前值为当前值为 2000H SP 的内容为的内容为 0100H 栈顶内容为 栈顶内容为 2746H 存 存 储器按字节编址 而且进栈操作时执行 储器按字节编址 而且进栈操作时执行 SP P 后存入数据 试回答下列几种情况下 后存入数据 试回答下列几种情况下 PC SP 及栈顶内容各为多少 及栈顶内容各为多少 1 CALL 指令被读取前 2 CALL 指令被执行后 3 子程序返回后 解 CALL 指令被读取前 PC 2000H SP 0100H 栈顶内容为 2746H 1 CALL 指令被执行后 犹豫存储器按字节编制 CALL 指令供占 4 个字节 故程序断电 2004H 进栈 此时 SP SP 2 00FEH 栈顶内容为 2004H PC 被更新为子程序 入口地址 5000H 2 子程序返回后 程序断点出栈 PC 2004H SP 被修改为 0100H 栈顶内容为 2746H 7 67 6 某指令系统字长为某指令系统字长为 16 位 地址码取位 地址码取 4 位 试提出一种方案 使该地址系统有位 试提出一种方案 使该地址系统有 8 条三地条三地 址指令 址指令 16 条二地址指令 条二地址指令 100 条一地址指令 条一地址指令 解 OPOP A2A2 A1A1 A0A0 三地址指令三地址指令 8 条条 00000000 01110111 OPOP A1 A0 二地址指令 16 条 1000000010000000 1000111110001111 OPOP A0 一地址指令 100 条 110000000000110000000000 110001100011110001100011 7 77 7 设指令字长为设指令字长为 16 位 采用扩展操作码技术 每个操作码的地址为位 采用扩展操作码技术 每个操作码的地址为 6 位 如果定义了位 如果定义了 13 条二地址指令 试问还可安排多少条一地址指令 条二地址指令 试问还可安排多少条一地址指令 解 2 4 3 26 3 64 192 条 7 87 8 某机指令字长某机指令字长 16 位 每个操作数的地址码为位 每个操作数的地址码为 6 位 设操作码长度固定 指令分为零地位 设操作码长度固定 指令分为零地 址 一地址和二地址三种格式 若零地址指令有址 一地址和二地址三种格式 若零地址指令有 M 种 以抵制指令有种 以抵制指令有 N 种 则二地址指令种 则二地址指令 最最多有几种 若操作码位数可变 则二地址指令最多允许有几种 多有几种 若操作码位数可变 则二地址指令最多允许有几种 解 1 若采用定长操作码时 二地址指令格式如下 设二地址指令有 K 种 则 K 2 4 M N 当 M 1 最小值 N 1 最小值 时 二地址指令最多有 Kmax 16 1 1 14 种 2 若采用变长操作码时 二地址指令格式仍如 1 所示 但操作码长度可随地址码的 个数而变 此时 K 2 4 N 26 M 212 当 N 2 6 M 212 1 时 N 26 M 212向上取整 K 最大 则二地址指令最多有 Kmax 16 1 15 种 只留一种编码作扩展标志用 9 59 5 设机器设机器 A 的的 CPU 主频为主频为 8MHz 机器周期为 机器周期为 4 个时钟周期 且该机的平均指令执行速个时钟周期 且该机的平均指令执行速 度是度是 0 4MIPS 试求该机的平均指令周期和机器周期 每个指令周期中含几个机器周期 试求该机的平均指令周期和机器周期 每个指令周期中含几个机器周期 如果机器如果机器 B 的的 CPU 主频为主频为 12MHz 且机器周期也含有 且机器周期也含有 4 个时钟周期 试问个时钟周期 试问 B 机的平均指机的平均指 令执行速度为多少令执行速度为多少 MIPS A CLK 8MHzT 1 8MHz 0 125us 机器周期 4 T 0 5us 因为执行速度为 0 4MIPS 所以平均指令周期 1 0 4MIPS 2 5us 2 5us 0 5us 5 个所以每个指令含有 5 条机器指令 B T 1 f 1 12MHz 1 12us 机器指令 4 T 1 3us 指令周期 5 1 3 5 3us 平均指令执行速度 1 5 3 0 6MIPS 9 69 6 设某计算机的设某计算机的 CPU 主频为主频为 8MHz 每个机器周期平均含 每个机器周期平均含 2 个时钟周期 每条指令平均个时钟周期 每条指令平均 有有 4 个机器周期 试问该计算机的平均指令执行速度为多少个机器周期 试问该计算机的平均指令执行速度为多少 MIPS 若若 CPU 主频不变 但每主频不变 但每 个机器周期平均含个机器周期平均含 4 个时钟周期 每条指令平均有个时钟周期 每条指令平均有 4 个机器周期 试问个机器周期 试问 B 机的平均指令执机的平均指令执 行速度为多少行速度为多少 MIPS 1 CLK 8MHz 平均指令执行速度 1 1 8M 2 4 1MIPS 2 指令周期 4 4 1 8 2us 执行速度 1 1 8M 4 4 0 5MIPS 9 79 7 某某 CPU 的主频为的主频为 10MHz 若已知每个机器周期平均含有 若已知每个机器周期平均含有 4 个时钟周期 该机的平均指个时钟周期 该机的平均指 令执行速度为令执行速度为 1MIPS 试求该机的平均指令执行速度为多少 试求该机的平均指令执行速度为多少 MIPS 若若 CUP 主频不变 但主频不变 但 每个机器周期平均含有每个机器周期平均含有 4 个时钟周期 每条指令平均有个时钟周期 每条指令平均有 4 个机器周期 则该机的平均指令个机器周期 则该机的平均指令 执行速度又是多少执行速度又是多少 MIPS 由此可得出什么结论 由此可得出什么结论 1 平均指令周期 1 1MIPS 1usT 1 f 0 1usT 机 4 T 0 4us 因为 1us 0 4us 2 5 所以每个指令包含 2 5 个机器周期 2 T 0 4us 速度 1 0 4 2 5 4 0 25MIPS 3 因为速度 0 8MIPS 所以 T 指 1 0 8us 因为 T 指 4 2 5 T 所以 T 1 8us 所以 f 1 T 8MHz 五 简答题五 简答题 1 1 冯诺依曼机主机主要特点 冯诺依曼机主机主要特点 1 计算机由运算器 存储器 控制器 输入设备和输出设备五大部件组成 2 指令和数据一同等地位存放于存储器内 并可按地址寻访 3 指令和数据均用二进制表示 4 指令由操作吗和地址码组成 操作码用来表示操作的性质 地址码用来表示操作数在 存储器中的位置 5 采用存储控制原理 指令在存储器内按顺序存放 通常指令是顺序执行的 在特定条 件下 可根据运算结果或根据设定的条件改变执行顺序 6 机器以运算器为中心 输入输出设备与存储器间的数据传说通过运算器完成 2 2 计算机硬件主要技术指标 软件定义与分类 计算机硬件主要技术指标 软件定义与分类 计算机硬件主要技术指标 机器字长 存储容量 运算速度 主频等 软件定义 看不见摸不着 由人们事先编制的具有各类特殊功能的程序组成 分类 系统软件和应用软件 3 3 计算机组成计算机组成部分与各部分作用 部分与各部分作用 运算器 用来完成算术运算和逻辑运算 并将运算的中间结果暂存在运算器内 存储器 用来存放数据和程序 控制器 用来控制 指挥程序和数据的输入 运行以及处理器运算结果 输入设备 用来将人们熟悉的信息形式转换为机器能识别的信息形式 常见的有键盘 鼠标 等 输出设备 可将机器运算结果转换为人们熟悉的信息形式 如打印机输出 显示器输出等 4 4 总线定义与分类方法 系统总线定义与分类方法 总线定义与分类方法 系统总线定义与分类方法 总线 定义 总线是连接多个部件的信息传输线 是各部件共享的传输介质 分类 片内总线系统总线通信总线 系统总线 定义 系统总线是指 CPU 主存 I O 设备 通过 I O 接口 各大部件之间的信息传输线 分类 数据总线地址总线控制总线 5 5 什么是总线标准 目前流行的总线标准有哪些 什么是总线标准 目前流行的总线标准有哪些 所谓总线标准可视为系统与各模块 模块与模块之间的一个互连的标准界面 ISA总线 EISA总线 PCI总线 RS 232C总线 IEEE 488 并行通信总线又称GP IP总线 USB 总线 6 6 三级存储器系统中各级存储器特点与用途 分哪两个层次 三级存储器系统中各级存储器特点与用途 分哪两个层次 1 主存特点 随机访问 速度快 容量大 用途 存放 CPU 使用的程序和数据 辅存特点 容量大 速度慢 价格低 可脱机保存信息 用途 存放大量后备数据 缓存特点 速度快 容量小 价格高用途 用于主存与辅存之间作为缓冲 正在使用的 程序和数据的付本 2 缓存 主存层次和主存 辅村层次 7 7 半导体存储器半导体存储器 RAMRAM 与与 ROMROM 特点与用途 特点与用途 RAM 特点 可读可写掉电后信息丢失 存临时信息 用途 主要做内存 ROM 特点 只读不写掉电后信息不丢失 存长期信息 用途 主要做控制存储器 8 8 动态动态 RAMRAM 与静态与静态 RAMRAM 特点与特点与用途 用途 DRAMDRAM 刷新方式与主要优点 刷新方式与主要优点 静态 RAM 特点 信息读出后 仍保持其原有状态 不需要再生 用途 用于 Cache 动态 RAM 特点 靠电容存储电荷的原理来寄存信息 用途 组成内存 主存 DRAM 刷新方式 集中刷新 集中刷新是在规定的一个刷新周期内对全部存储单元集中一段时间逐行进行刷新 此刻必须停止读写操作 分散刷新 分散刷新是指对每行存储单元的刷新分散到每个存储周期内完成 异步刷新 异步刷新是前两种方式的结合 它即可缩短 死时间 又充分利用最大刷 新间隔 2ms 的特点 优点 单个 MOS 管组成 集成度高 速度较 SRAM 慢 价格低 9 Cache9 Cache 工作原理特点 地址映射方式与替换算法 工作原理特点 地址映射方式与替换算法 原理 利用程序访问的局部性 近期用到信息存于 cache 地址映射方式 直接映射 全相联映射 组相联映射 替换算法 先进先出算法 FIFO 近期最少使用算法 LRU 随机法 10 10 主机与外设交换信息采用中断与主机与外设交换信息采用中断与 DMADMA 方式特点与应用场合 方式特点与应用场合 中断方式 特点 CPU 与外设并行工作 效率高 应用场合 管理多种外设并行工作 进行实时处理 进行故障自动处理 DMA 方式 特点 1 从数据传送看 程序中断方式靠程序传送 DMA 方式靠硬件传送 2 从 CPU 响应时间看 程序中断方式是在一条指令执行结束时响应 而 DMA 方式可在指令周 期内的任一存取周期结束时响应 3 程序中断方式有处理异常事件能力 DMA 方式没有这种能力 主要用于大批数据的传送 如硬盘存取 图像处理 高速数据采集系统等 可提高数据吞吐量 4 程序中断方式需要中断现行程序 故需保护现场 DMA 方式不中断现行程序 无须保护现 场 5DMA 的优先级比程序中断的优先级高 应用场合 高速设备如硬盘 11 I O11 I O 端口与接口的区别 端口与接口的区别 I OI O 接口分类方法 接口分类方法 端口 接口内部寄存器有 I O 地址号 一般分为数据口 命令口和状态口 接口 若干端口加上相应的控制电路组成 接口分类 按数据传送数据传送方式分串行接口和并行接口 按功能选择功能选择的灵活性分为可编程接口和不可编程接口 按通用性通用性分为通用接口和专用接口 按数据传送数据传送的控制方式分为程序型接口和 DMA 接口 12 12 中断处理过程分成哪两个阶段各完成哪些任务中断处理过程分成哪两个阶段各完成哪些任务 响应阶段 关中断 保护断点地址 转入中断服务入口地址 处理阶段 保护现场 执行用户编写的中断服务程序 恢复现场 13 13 与中断方式比与中断方式比较较 MDAMDA 方式主要特点是什么 方式主要特点是什么 1 从数据传送看 程序中断方式靠程序传送 DMA 方式靠硬件传送 2 从 CPU 响应时间看 程序中断方式是在一条指令执行结束时响应 而 DMA 方式可在指令周 期内的任一存取周期结束时响应 3 程序中断方式有处理异常事件能力 DMA 方式没有这种能力 主要用于大批数据的传送 如硬盘存取 图像处理 高速数据采集系统等 可提高数据吞吐量 4 程序中断方式需要中断现行程序 故需保护现场 DMA 方式不中断现行程序 无须保护现 场 5DMA 的优先级比程序中断的优先级高 14 14 什么是寻址方式 数据什么是寻址方式 数据寻址方式有哪几种 寻址方式有哪几种 寻址方式 是指确定本条指令的数据地址以及下一条将要执行的指令地址的方法 它与 硬件结构紧密相关 而且直接影响指令格式和指令功能 数据寻址方式 立即寻址 直接寻址 隐含寻址 间接寻址 寄存器寻址 寄存器间接 寻址 基址寻址 变址寻址 相对寻址 堆栈寻址 15 RISC15 RISC 主要特点与主要特点与 CISCCISC 相比较相比较 RISCRISC 主要优点 主要优点 特点 选用使用频率较高的一些简单指令以及一些很有用但又不复杂的指令 让复杂指令的功能由 频度高的简单指令的组合来实现 指令长度固定指令格式种类少 寻址方式种类少 只有取数 存数指令访问存储器 其余指令的操作都在寄存器内完成 采用流水线技术 大部分指令在一个时钟周期内完成 控制器采用组合逻辑控制 不用微程序控制 采用优化的编译程序 1 充分利用 VLSI 芯片的面积 2 提高计算机运算速度 3 便于设计可降低成本提高可靠性 4 有效支持高级语言程序 16 16 组合逻辑与微程序设计主要特点与应用 组合逻辑与微程序设计主要特点与应用 组合逻辑 特点 速度快 复杂不灵活 应用 适用于 RISC 机 微程序 特点 引入程序设计与存储逻辑技术 硬件软化 把一条机器指令用一段微程序来 实现 存放控制存储器 CM 中 应用 系列机 17 17 什么是指令周期 机器周期 时钟周期什么是指令周期 机器周期 时钟周期三者的关系如何 三者的关系如何 指令周期 完成一条指令的时间 由若干机器周期组成 机器周期 完成摸个独立操作 由若干时钟周期组成 时钟周期 最基本时间单位 由主频决定 关系 时钟周期是最基本时间单位 由若干时钟周期组成机器周期 由若干机器周期组成 指令周期 18 18 微程序设计基本思想 微程序指令主要编码方式 微程序设计基本思想 微程序指令主要编码方式 思想 引入程序设计与存储逻辑技术硬件软化把一条机器指令用一般微程序来实现 存于控 制存储器中 编码方式 直接编码 直接控制 方式 字段直接编码方式 字段间接编码方式 混合编码 方式 19 简述计算机工作的流程图简述计算机工作的流程图 20 信息的数字化含义有哪些信息的数字化含义有哪些 答 用数字代码表示各种信息 用数字信号表示各种数字代码 21 用数字化方法表示信息的主要优点有哪些用数字化方法表示信息的主要优点有哪些 答 在物理上容易实现信息的表示与存储 抗干扰能力强 可靠性高 数值的表示范围大 表示精度高 表示的信息类型极其广泛 能用数字逻辑技术进行信息处理 22 如何区分指令和数据如何区分指令和数据 答 约定不同 指令代码按指令格式约定 数据按数据格式约定 取指周期取出的是指令 它送往控制器的指令寄存器 IR 由控制器解释而发出一系列微 操作信息 而执行周期从内存中读出或送入内存的信息是数据 它流向运算器或由运算器流 向内存 一般指令存放在主存程序区 数据存放在内存的数据区 23 为什么系统总线与输入为什么系统总线与输入 输出设备之间设置接口部件输出设备之间设置接口部件 答 因为计算机系统通常采用标准的系统总线 每种总线标准都规定了其地址线和数据线的 位数 控制信号线的种类和数量等 计算机系统所连接的各种设备并不是标准的 在种类与 数量上都是可变的 为了将标准的系统总线与各具特色的输入 输出设备连接起来 需要在 系统总线与输入 输出设备之间设置一些部件 它们具有缓冲 转换 连接等功能 这些部 件称为输入 输出接口 24 总线结构有哪些特点