数字电子技术课程设计报告-多功能电子表.doc

数字电子技术课程设计报告题目： 多功能电子表 院系： 电气信息工程系 专业： 通信工程 组长：组员1：组员2：组员3：组员4：指导教师： 2012年5月28日数字电子技术课程设计报告一、选题目的和意义：目的：1掌握和熟悉Multisim软件的应用。2更好的掌握数字电路的知识。意义：数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。本设计采用74160N、带有译码器的数码管和适当的门电路构成,可实现对时、分、秒等时间信息的采集和较时功能地实现.设计一个数字计时器，可以完成 00:00:00 到 23:59:59 的计时功能，并在控制电路的作用下具有快速校时、快速校分功能。 能进行正常的时分秒计时功能。分另由六个数码管实现时分秒的计时。同时实现报时和闹钟的功能。 同时通过电子设计拓宽了我们课堂所学的理论，培养基本技能和提高我们对知识的应用能力，成综合运用已学知识，完小型系统的设计制作任务。通过确定设计放方案、电路选择、进行上机模拟调试等环节后完成本课程设计报告。多功能电子表仿真分工学生姓名任务分工学生姓名任务分工学生姓名任务分工董书月实验设计范广杰实验操作董蓓搜集资料董立尧搜集资料付腾飞撰写报告二、主要研究内容： 数字电子钟实际上是一个对标准频率（1Hz）进行计数的计数电路。由振荡电路形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60 后触发分计数器电路，分计数器电路计满60 后触发时计数器电路，当计满24 小时后又开始下一轮的循环计数。一般由振荡电路、计数器、数码显示器等几部分组成。振荡电路：主要用来产生时间标准信号，由NE555 组成的多谐振电路产生，但是因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以一般采用石英晶体振荡器。分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。计数器：有了“秒”信号，则可以根据60 秒为1 分，24 小时为1 天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60 进制，60 进制,24 进制计数器，并输出一分，一小时的进位信号。定时器：即闹钟功能，通过数值比较器，将定时的电路与时钟比较，产生闹钟的功能，蜂鸣器鸣叫一分钟。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10 秒开始，蜂鸣器开始鸣叫。三、实验设计（相关原理框图）：图1 设计原理图数字电子钟主要分为数码显示器、60 进制和 24 进制计数器、频率振荡器和校时这几个部分。数字电子钟要完成显示需要6 个数码管，八段的数码管需要译码器械才能显示，然后要实现时、分、秒的计时需要60 进制计数器和24 进制计数器在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。60 进制可能由1进制和6 进制的计数器串联而成，而小时的24 进制可以采用74160 置数端触发现。频率振荡器可以由晶体振荡器分频来提供，也可以由555 定时器来产生脉冲并分频为 1HZ，主体思路如上图所示。四、设计的方法及步骤：1计数器秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。采用10进制计数器74160来实现时间计数单元的计数功能。(1)二十四进制计数器图2 24进制计数器(2)六十进制计数器图3 60进制计数器2.组成的数字时钟数字时钟系统的组成利用上面的六十进制和二十四进制递增计数器子电路构成的数字钟系统如图所示图4 数字时钟结构3.校准电路数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。校正信号可直接取自高电平；输出端则与分或时个位计时输入端相连。当开关打到一端时，正常输入信号可以顺利通过，故校时电路处于正常计时状态；当开关打到一端时，信号产生校时电路处于校时状态。如图：图5 校准电路图4.整点报时电路电路应在整点前10 秒钟内开始整点报时，即当时间在59 分50 秒到59 分59 秒期间时，报时电路报时控制信号。当时间在59 分50 秒到59 分59 秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9 和5，因此可将分计数器十位的Qc 和Qa 、个位的Qd 和Qa及秒计数器十位的Qc 和Qa 相与，从而产生报时控制信号。报时电路可选74HC30 来构成。74HC30 为8 输入与非门。图6 整点报时电路5.闹钟电路利用上边的二十四进制和六十进制的计数器作为信息的比较源之一，另外利用四片数值比较器74LS85对小时的个位和十位以及分钟的个位和十位进行比较，如果与设定的时间一样，则产生输出信号1，再利用7440和7404组成的电路驱动蜂鸣器的鸣叫，鸣叫的时间是一分钟，从*：*：00到*：*：59，如图图7闹钟电路五、结果及讨论： 本次基于Multisim10的数字电子钟的设计实现了基本的时钟以及对时钟的校准、定时闹钟，整点报时，各个子电路的设计如第三部分子电路设计的结构电路一样，将各个部分连接在一起的整机连调的电路图为：图8 整体计数器整体的设计电路图9 整体设计电路讨论： 通过本次数电仿真实验，大家熟悉了Multisim软件的应用，对计数器的认识更加全面透彻，对逻辑电路的设计有了更大的信心。