（微电子学与固体电子学专业论文）基于asic的sata+ip设计与验证.pdf

合肥工业大学 本论文经答辩委员会全体委员审查 确认符合合肥工业大 学硕士学位论文质量要求 答辩委员会签名 工作单位 职称 主席 缁彩荡 委员 友 卜琶侧昵眵毋舌9 瓠嘎 导师 易葫 斜哆膳司缒 学攀撇狮妇 导臌 签字日期 细f 年争月2 7 日 学位论文作者毕业后去向 工作单位 通讯地址 魏 码 f 月 办丫 乱靓 卅 晰隅 肛 电邮 如 期日字签 基于a s i c 的s a t a i p 设计与验证 摘要 串行a t a s 触队 总线以其优越的功能将取代并行a t a p a t a 总线在数据传 输领域的地位 s a t a 的出现 掀起了存储领域的一次革命 加快了固态硬盘s s d s o l i d s t a t ed i s k 取代传统机械硬盘的速度 目前 只有国外少数行业巨头声称拥有该项技 术 国内还没有面向a s i c 应用的s a t ai p 因此 设计具有独立自主知识产权的s a t a 口对国内i c 行业发展具有重大意义 本论文介绍了s a t a 2 6 协议 对各层的功能以及数据传输处理方式进行了分析 通过对a s i c 开发流程的描述 给出了业界最流行的编程语言v e r i l o gh d l 的发展历 史和主要功能 以及仿真工具v c s 的优点和除错工具d e b u s s y 的原理架构 s a t a 设备端被划分成物理层 链路层 传输层和应用层 本文通过对s a t a 2 6 协议做详细的分析 给出了各层结构设计框图 特别是对链路层内部各模块进行了细 致的设计 并通过编程仿真实现了链路层内部所有模块的功能 链路层设计采用了流水线布局方案 使传输数据在协议规定中有条理的完成了对 数据的循环冗余校验 加扰 解扰 编码 解码以及原语产生和提取等功能 链路层 主控制逻辑部分进行了空闲状态机设计 发送状态机设计 接收状态机设计 电源管 理状态机设计 并将其结合方式进行优化 应用传统的模块级验证方式 对所设计的 链路层各功能模块进行验证 最后 将各层集成进行系统级验证 在s a t a 总线的系 统级功能验证中 采用基于总线功能模型方式的验证口提高了验证速度 完整的测 试了链路层协议的功能 达到了支持整体s a t a 总线系统的目的 提升了口的可靠性 通过验证结果表明 本设计中链路层的实现方式满足s a t a 协议要求 支持m 核重用 技术 在固态硬盘的开发中应用本设计可以提高集成度 降低开发成本 缩短研发周 期 使产品尽快走向市场 争取更大的经济效益 关键词 串行a t a 专用集成电路 链路层 s a t ai p d e s i g na n d v e r i f i c a t i o nb a s e do na s i c a b s t r a ct s e r i a la t a s a t a b u sw i l lr e p l a c ep a r a l l e la t a p a t a b u si nd a t at r a n s m i s s i o nf i e l d w i t hi t ss u p e r i o rf u n c t i o n t h ea p p e a r a n c eo fs a t ac a u s e sar e v o l u t i o no ft h es t o r a g ea r e a s a n da c c e l e r a t e ss s d s o l i ds t a t ed i s k t or e p l a c et r a d i t i o n a lm e c h a n i c a lh a r dd i s k c u r r e n t l y o n l yaf e wf o r e i g ng i a n t sc l a i mt oh a v et h et e c h n o l o g y b u tt h ed o m e s t i cd o n t h a v et h es a t ai pf o ra s i c t h e r e f o r e i ti sg r e a ts i g n i f i c a n tt od e s i g nas a t ai pw i t h i n d e p e n d e n ti n t e l l e c t u a lp r o p e r t yr i g h t sf o rd o m e s t i ci ci n d u s t r yd e v e l o p m e n t t h i sp a p e ri n t r o d u c e s 也es a t a 2 6p r o t o c o la n da n a l y z e st h ef u n c t i o no fe a c hl a y e r a n dt r e a t m e n to fd a t at r a n s m i s s i o n b a s e do nt h ed e s c r i p t i o no ft h ea s i cd e v e l o p m e n t p r o c e s s i ti sg i v e nt h ed e v e l o p m e n th i s t o r ya n dm a i nf u n c t i o no ft h ei n d u s t r y s m o s t p o p u l a rp r o g r a m m i n gl a n g u a g ev e r i l o gh d l a n dt h ea d v a n t a g e so fs i m u l a t i o nt o o lv c s a n dt h ep r i n c i p l ea r c h i t e c t u r eo fd e b u g g i n gt o o ld e b u s s y s a t ad e v i c es i d ei sd i v i d e di n t op h y s i c a ll a y e r l i n kl a y e r t r a n s p o r tl a y e ra n d a p p l i c a t i o nl a y e r t h i sp a p e ra n a l y z e st h es a t a 2 6p r o t o c o ld e t a i l e d l y a n dp r o v i d e sa l lt h e l a y e rc o n c r e t er e a l i z a t i o nf r a m e w o r k e s p e c i a l l yf o r t h el i n kl a y e rd e s i g n i si nd e t a i la n da l l t h em o d u l ef u n c t i o no fl i n kl a y e ri n t e r n a li sr e a l i z e dt h r o u g hp r o g r a m m i n ga n ds i m u l a t i o n t h el i n kl a y e rd e s i g nu t i l i z e st h ep i p e l i n el a y o u tp l a nt om a k et h ed a t at r a n s m i s s i o ni n o r d e rt oc o m p l e t et h ec y c l i cr e d u n d a n c yc h e e k d a t as c r a m b l ea n dd e s e r a m b l e d a t ae n c o d e a n dd e c o d e a n dp r i m i t i v ep r o d u c ea n de x t r a c t i o n e t c l i n kl a y e rm a i nc o n t r o ll o g i cp a r t c o n t a i n si d l es t a t em a c h i n ed e s i g n s e n dd a t as t a t em a c h i n ed e s i g n r e c e i v i n gd a t as t a t e m a c h i n ed e s i g n p o w e rm a n a g e m e n ts t a t em a c h i n ed e s i g na n da l lt h es t a t em a c h i n e c o m b i n i n gw a y sa r eo p t i m i z e d t h ew a yo ft r a d i t i o n a lm o d u l el e v e lv e r i f i c a t i o ni sa p p l i e d f o rt h ef u n c t i o nt e s to fa l lm o d u l ed e s i g n f i n a l l y e a c hl a y e ri si n t e g r a t e df o rs y s t e ml e v d v e r i f i c a t i o n i ns a t ab u ss y s t e ml e v e lv e r i f i c a t i o n v e r i f i c a t i o ni pb a s e do nb u sf u n c t i o n m o d e li m p r o v et h ew a y a n di tv 嘶f y sl i n kl a y e rp r o t o c o lc o m p l e t e l yr e a c h e ds u p p o r t p u r p o s eo fo v e r a l ls a t ab u ss y s t e m sf u n c t i o na n de n h a n c e st h ei pr e l i a b i l i t y t h r o u g h v e r i f i c a t i o nr e s u l t ss h o wt h a tt h el i n kl a y e rd e s i g nc a nm e e ts a t ap r o t o c o lr e q u i r e m e n ta n d s u p p o r ti pc o r er e u s et e c h n i q u e t h i sd e s i g ni su s e di nt h ed e v e l o p m e n to fs s dc a n i m p r o v ea p p l i c a t i o ni n t e g r a t i o n r e d u c ed e v e l o p m e n tc o s t s s h o r t e nt h ed e v e l o p m e n tc y c l e m a k et h ep r o d u c tt ot h em a r k e tq u i c k l y a ss o o na sp o s s i b l ef o rm o r ee c o n o m i cb e n e f i t s k e yw o r d s s e r i a la t a a s i c l i n kl a y e r 致谢 在我的课题和硕士论文完成之际 谨向在我攻读硕士学位的过程中曾经指导过我 的老师 关心过我的朋友 关怀过我的领导 和所有帮助过我的人们致以崇高的敬意 和真诚的感谢 衷心感谢我的导师易茂祥老师 感谢易老师在我攻读硕士学位的两年中对我所 付出的一切心血 易老师指导同学们要依照自己的兴趣去开展研究 这让我在读研期 间受益匪浅 在我撰写论文的过程中 易老师倾注了大量的心血和汗水 无论是在论 文的选题 构思和资料的收集方面 还是在论文的研究方法以及成文定稿方面 我都 得到了易老师悉心细致的教诲和无私的帮助 特别是他严谨的治学精神 朴实无华 平易近人的人格使我终生受益 易老师不仅给我们传授知识 还传授了研究的方法 做人的道理和生活的态度 这些宝贵的财富将使我终身受益 在此 向易老师致以最 诚挚的敬意 衷心感谢我的课题合作公司老总李新力博士 李博士有丰富的i c 设计经验 他 的公司为我提供了良好的研究环境 创造了相当不错的学习氛围 在课题期间更是不 辞辛苦地为我指点迷津 悉心指教 组织开展各种讨论 解答各种疑难问题 李博士 在工作中脚踏实地 勇于拼搏的精神一直感染激励着我 在此向李博士致以诚挚的谢 意 衷心感谢教研室的老师们 特别是杨明武老师 读研期间 不但在学习上给予了 我无微不至的关怀 而且还帮助我学会做人做事的道理 在此向杨老师表示由衷的感 谢 由衷感谢我的家人 你们的关心永远是我前进的最大动力 感谢朝夕相处近三年的室友及所有0 8 级2 6 班的同学 和他们的相处使我明白 在一个人短暂的一生中 有些事值得用一辈子去怀念 郭红卫 2 0 1 1 3 目录 第一章绪论 1 1 1s 触渔p 研发的背景 1 1 2s a t a 技术的国内外现状 3 1 3 课题研究的内容与主要工作 3 1 4 创新点与论文组织结构 4 第二章a s i c 设计平台简介 6 2 1v e r i l o gh d l 语言介绍 6 2 2a s i c 简介及设计流程 7 2 3v c s 与d e b u s s y 8 2 4 本章小结 1 0 第三章s a t a 协议的分析 1 1 3 1s 朋渔协议简述 1 1 3 2 协议中的物理层 一1 1 3 3 协议中的链路层 1 5 3 3 1 传输数据总述 1 6 3 3 2 数据的编码方法 1 8 3 3 3 循环冗余校验 2 l 3 3 4 传输数据的加扰 2 1 3 4 协议中的传输层 2 l 3 5 协议中的应用层 2 5 3 6 本章小结 2 7 第四章s a t a 核心控制部分设计 2 9 4 1 物理层的设计 2 9 4 2 链路层的设计 3 1 4 2 1 编码器与解码器模块 3 2 4 2 2 循环冗余校验模块 3 4 4 2 3 加扰器与解扰器模块 3 6 4 2 4 原语产生器与提取器模块 3 7 4 2 5 链路层控制状态机设计 3 8 4 3 传输层的设计 4 4 4 4 应用层的设计 4 5 4 5 本章小结 4 5 第五章s a t ai p 的功能仿真与验证 4 7 5 1a s i c 验证技术简介 4 7 5 2s a t a 总线的模块级功能验证 4 8 5 3s a t a 总线的系统级功能验证 5 l 5 3 1 本地验证方案 5 l 5 3 2 总线功能模型 5 z 5 3 3s a t av i p 简介 5 j 5 3 4s a t av i p 系统级验证结果 5 3 5 4 本章小结 第六章结论与展望 5 参考文献 j 5 箩 硕士期间发表论文 o l 插图清单 图2 1a s i c 数字设计流程 8 图2 2d e b u s s y 原理架构框图 9 图3 1s a t a 通信层体系结构 1 1 图3 2o o b 信号 1 2 图3 3 协议c o m r e s e t 序列 1 3 图3 4 协议c o m i n i t 序列 1 4 图4 1 物理层结构框图 2 9 图4 2 物理层控制状态机 3 0 图4 3 链路层结构框图 3 2 图4 41 6 b 2 0 b 编码模块框图 3 3 图4 52 0 b 16 b 解码模块框图 3 3 图4 6 多级l f s r 3 4 图4 7 总线协议中c r c 校验握手机制 3 5 图4 8 总线协议中c r c 产生器 3 5 图4 9 总线协议中c r c 校验器 3 6 图4 1 0 加解扰器实现电路 3 6 图4 1 1 原语产生器设计框图 3 7 图4 1 2 原语提取器设计框图 3 7 图4 1 3 链路层空闲状态机 3 8 图4 14 链路层发送状态机 4 0 图4 1 5 链路层接收状态机 4 l 图4 1 6 链路层电源管理状态机 4 3 图4 17 传输层结构框图 4 4 图4 18 应用层模块结构框图 4 5 图5 1 设计验证平台 4 8 图5 2 传统的验证环境结构 4 8 图5 3 编码器仿真波形 4 9 图5 4 解码器仿真波形 4 9 图5 5c r c 校验仿真波形 5 0 图5 6 数据加扰器仿真波形 5 0 图5 7 原语产生器仿真波形 5 1 图5 8 原语提取器仿真波形 5 1 图5 9 本地测试方案框图 5 2 图5 1 0b f m 的验证环境 5 2 图5 1 1v p 验证环境框图 5 3 图5 1 2 数据发送状态机验证 图5 1 3 数据接收状态机验证 图5 1 4 电源管理状态机验证 表格清单 表3 1o o b 信号参数与时间间隔 1 2 表3 2 原语编码表 1 6 表3 3 原语的描述及功能 1 7 表3 4 数据传输结构 18 表3 5 未编码数据比特位排列 1 8 表3 6 协议5 b 6 b 编码 1 9 表3 7 协议3 b 4 b 编码 1 9 表3 8 编解码过程简表 2 0 表3 9f i s 类型值和描述 2 2 表3 1 0f i s 寄存器一主机到设备 2 3 表3 1 1f i s 寄存器一设备到主机 2 3 表3 1 2 设定设备端比特位f i s 寄存器 2 3 表3 13d m a 激活f i s 寄存器 2 4 表3 1 4d m a 设置f i s 寄存器 2 4 表3 1 5b i s t 激活f i s 寄存器 2 4 表3 1 6p i o 设置f i s 寄存器 2 4 表3 1 7 数据f i s 寄存器 2 5 表3 18 应用层协议类型 2 5 第一章绪论 1 1s a t ai p 研发的背景 s a t a s e r i a la d v a n c e dt e c h n o l o g y a t t a c h m e n t 被称作串行高级技术附件 是一种基于行业标准的串行硬件驱动器高速接口 是由d e l l h e w l e t tp a c k a r d i n t e l s e a g a t e 等公司共同提出的硬盘接口规范 1 1 s a t ai p 核便是满足该项接 口规范 并具有该项高速数据传输功能的硬件描述语言程序 该程序与集成电 路工艺无关 可以移植到不同的半导体工艺中去生产集成电路芯片 1 s a t a 与p a t a 性能比较 p a t a p a r a l l e la d v a n c e dt e c h n o l o g ya t t a c h m e n t 的全称是p a r a l l e la 1 渔 是并行a t a 硬盘接口规格总线 目前主流的p a t a 1 0 0 和p a t a 1 3 3 并行排线 做为数据线 在传输速度方面 p a t a 1 0 0 的速度是1 0 0 m b s p a t a 一1 3 3 的速 度是1 3 3 m b s 2 s a t a 采用的是单通道传输 与多通道传输的p a t a 有很大不同 因为s a t a 的单数据通道并没有像p a t a 那样限制速度频率 p a t a 必须在数据线中一次传 输多个信号 如果信号没有及时到达或是发生延迟 错误数据就会产生 因此 p a t a 内部比特流传输的速度必须减缓以纠正错误 s a t a 与p a t a 的性能相比 主要有以下几个方面的优点 3 s 1 降低了并行数据传输的串扰影响 使连接电线数量降低而电缆的长度 获得了增加 s e r i a la 1 a 物理层与外界的接口仅由七根导线组成 总共有两对 差分信号 一对差分信号用于接收数据流 另一对信号用于发送数据流 2 传输速度提升的很快 其版本发展历程 可以看到 第一代s a t a 传 输速度1 5 0 m b s 第二代s a t a 标准带宽增加到3 0 0 m b s 而现在第三代s a t a 的数据传输速率已经高达6 0 0 m b s 3 支持热插拔功能 可以使用户在不用关闭系统 不必切断电源的情况 下任意取出和更换硬盘或板卡等部件 进而提高了系统的及时恢复能力 扩展 性和灵活性等 4 采用了精确性最高的循环冗余检验机制 其对传输的数据包检验并及 时报错的功能 大大增进了数据传输的精确性能 这一特点使得s a t a 比没有 该项功能的p a t a 相比更具魅力 5 在s a t a 的信号电压里 最高只有0 5 伏 而p a t a 则要求最低达到 5 伏 低电压能更好地适应新平台满足3 3 伏的电源发展趋势 比如适应处理 器向更低电压进化 更加地减小了e m i 的影响提高了传输速度 6 可以支持多硬盘连接 通过端口倍增器 任何一个s a t a 接口可以连 接四到八个个硬盘 那么目前主板提供的四个s a t a 接口 最多可以连接三十 二个硬盘 该机制可以使一个处于活动状态的主机与多个硬盘互通信息 7 支持n c q 功能 也就是本机命令排队 n c q 技术主要是当命令进来 的时候 可以按照顺序分析 重新排列以硬盘的指令执行顺序进行优化 这样 就避免了传统p a t a 硬盘那样机械地按照接收指令的先后顺序移动磁头读写硬 盘的不同位置 从而降低了功耗 延长了硬盘使用寿命 8 s a t a 对原有系统具有强大的兼容性 其中 任何支持并行a 1 渔设备 的操作系统或应用都能够支持s a t a 接口功能的设备 另外也与并行a t a 设备 兼容 这种兼容性是通过使用控制芯片达到两者通道共存的目的 s e r i a la t a 规范立足于未来 保留了多种兼容方式 硬件方面 s e r i a la t a 允许使用转换器把来自主板的p a t a 信号转换成s e r i a la t a 硬盘能够使用的串 行信号 因而减小了升级成本 在软件方面 s e r i a la t a 和p a t a 保持了软件兼 容性 所以也不必为使用s e r i a la t a 而专门写驱动程序和操作系统代码i o j 随 着s a t a 版本的更新 现今的s a t a 2 0 s a t a 3 0 性能进一步提升 这样的飞 跃使得s a t a 3 0 成为了企业工作站和入门级服务器最好的选择 2 a s i c 与f p g a 实现方式比较 a s i c a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u i t s 即专用集成电路 是指根 据客户制定的具体规格要求和对系统的功能需要 而进行设计 并制造成的专 用芯片 a s i c 的产品品种比较多 一般由市场决定量产的数量 其设计和生产 周期短 随着工艺技术的进步 集成度逐渐提高 现在已经可以将一个大的系 统完全通过a s i c 的方式集成到一块芯片 这样的芯片我们称其为片上系统 s a t a 设计采用a s i c 开发与通用的f p g a 实现的集成电路相比 在构成的芯片 系统中有很多的优点 7 9 1 a s i c 芯片不会像基于f p g a 实现的逻辑电路 会有很多冗余单元闲 置 造成浪费 并且其功耗会降低 体积得到了减小 重量也会减轻 2 f p g a 实现的集成控制电路 因为其系统的复杂性 外部连线过多 e m i 等情况就会增大 相反的 用a s i c 芯片进行系统集成后 可靠性获得了 提高 外部连线减少 因而具备明显的稳定性 3 a s i c 是针对客户需求而专门进行的设计 其系统 电路以及工艺之 间都紧密结合在一起 这种集成化的设计有利于获得更高性能的系统 4 对于知识产权核的保护起到了至关重要的作用 其中集成度比较高的 a s i c 芯片尤其是数字设计部分是不能通过进行反向提图获得的 对用户而言 s a t ai p 核就相当于一个 黑盒子 更加增强了保密性 5 在大批量应用时 如果采用f p g a 芯片是十分昂贵的 然而采用a s i c 芯片 不但可以减小硬件开销 还可以显著降低系统成本 s a t a 总线协议非常复杂 目前仍然只有少数国外厂商能提供s a t ai p 而 且授权费用昂贵 因此设计研发自主的s a t ai p 核已经势在必行 并且该项课 2 题的研究还会为国内立足国际i c 设计产业起到一定的推动作用 基于以上比 较 本课题采用基于a s i c 的实现方式来进行s a l 隗i p 核的研发 1 2s a t a 技术的国内外现状 s a t a 已经成为了计算机总线发展的主流 然而 因特尔刚推出s a t a 的 时候 只是试探在个人用户上改进一下方案 结果在服务器和工作站等企业应 用领域的前景更为广大 正因如此 2 0 0 4 年才专门成立了s a t ai o s a t a 国 际组织 1 0 其后 在s a t a1 0 规范的基础上依次推出了s a t a 2 0 以及现在 的s a t a3 0 接口规范 近来 以f l a s h 为存储介质 s a t a 为传输总线的固态硬盘s s d s o l i ds t a t e d i s k 在计算机存储功能上的优越性得到了国内外的认可 可以广泛应用于军 事 车载 工控 视频监控 网络终端 电力 医疗 航空等领域 由于固态 硬盘具有运转温度低 读取速度快 体积小及耗电量少等特性 无疑将成为轻 薄笔记型电脑的首选 1 1 1 s a t a 在固态硬盘中独特的高速串行传输功能更加受 到了行业界的重点关注 因此 研发基于s a t a 总线传输技术的固态硬盘串行 技术已经成为了一项极其热门的主导技术 因为s a t a 技术的出现和存储介质f l a s h 的支持 计算机存储领域的革命 性变革正在悄然发生着 面对固态电子硬盘必将取代传统机械磁盘的趋势 国 内外众多公司都加大了研发力度 目前仅有少量国外厂商从事固态硬盘研发和 生产 主要包括英特尔 三星 晟碟等几家公司 这些厂商通过对强大的s a t a 接口设计与应用 开发了固态硬盘主控芯片 作为固态硬盘的核心技术 容易 形成市场垄断 近两年来固态电子硬盘成为磁盘发展趋势 引发了众多公司对 存储领域进军的热潮 国内一些公司由于在这方面起步较晚 固态硬盘控制器 设计公司仅台湾智微 j m i c r o n 拥有该项产品 但其性能要比英特尔和三星差 得多 现在 国内大陆固态硬盘研发公司均采用国外或台湾地区控制器设计开 发应用 无核心技术与知识产权 并且 各方面的技术都处在一个研究开发阶 段 国内正在进行s a t a 产品的公司主要有力忆 芯动 龙芯 源科 朗科 忆正等 所以 研发具有自主知识产权的s a t ai pc o r e 对固态硬盘主控芯片 的研发提供支持 具有重大意义 1 3 课题研究的内容与主要工作 本课题s a t ai pc o r e 设计是固态硬盘控制芯片的主体设计部分之一 固 态硬盘采用了s a t a 作为数据传输的主要方式 在性能稳定的基础上 进一步 提高数据的传输速度 s a r a 设备接口芯片的设计主要分为应用层 传输层 链路层 物理层 所以要完成s a t ai pc o r e 的研发 主要实现上述s a t a 四 个层的设计验证 并与固态硬盘其他硬件部分集成 力争达到支持固态硬盘的 目的 3 笔者在该项目中负责s a t a 2 6 底层核心控制部分链路层的设计研发 主要 包括链路层编码器 链路层解码器 发送数据c r c 产生器 接收数据c r c 校 验器 发送数据加扰器 接收数据解扰器 链路层原语产生器 链路层原语提 取器 链路层空闲状态机 链路层数据发送状态机 链路层数据接收状态机 链路层电源管理状态机的设计以及与同事进行合作 将s a t a 其它各层集成 应用验证i p 进行s a t a 总线的整体功能仿真 并为后续s a t a 总线的整体验证 提供支持 在研发过程中 进行过相关资料的搜集 结果发现 由于s a t a 出 现的时间不久 并且其保密级别的特殊性 能应用的资料寥寥无几 无疑s a t a 的研发过程 更是一个探索性的过程 并且国内也有些行业界人士做过一些基 于f p g a 的s a t a 开发 但大都是直接利用f p g a 厂商提供的现成的i pc o r e 进行配置 其搭建的验证平台与实际协议规定的环境并不完全一致 其功能和 实现性能都不十分可靠 本设计采用a s i c 设计方法 相对于f p g a 的实现减 少了资源的浪费 节省了固态硬盘的研发制造成本 降低了功耗 应用的验证 i p 不仅与实际环境基本一致 而且还提升了研发速度 1 4 创新点与论文组织结构 本论文的一些创新思想及方法 1 针对s a t a 链路层需要满足高速并行数据传输以及节省硬件开销的要 求 采用了合理的流水线布局方案 并以空闲状态机为核心进行展开设计 使 各状态机之间的结合最简化 减少了逻辑冗余和数据传输的时间延迟 2 针对尽量缩短研发周期和提升i p 核重用可靠性的思想 在没有相关文 献报道的前提下 首次使用了基于总线功能模型的s a t a 验证i p 进行系统级验 证 使验证环境更接近于实际情况 本设计的链路层也达到了支持更高版本 s a t a 3 0 的功能 进一步增强了链路层的复用性能 本论文组织安排 第一章 绪论 介绍研发s a t ai p 的原因 国内外相关研究状况 课题主 要工作及论文组织情况 第二章 a s i c 设计平台简介 介绍了v e r i l o gh d l 设计语言 a s i c 设计 流程 在设计中应用到的软件工具 第三章 s a t a 协议分析 结合s a t a 规范书 将s a t a 协议的物理层 链 路层 传输层 应用层进行了简单介绍 第四章 s a t a 核心控制部分的设计 介绍s a t ai p 核的具体设计实现方 式 进行了系统的总体结构设计 给出了设计流程和方法 基于协议整体要求 分层介绍了s a t a 设计 主要包括物理层 链路层 传输层和应用层 由于笔 者在设计中的主要工作是链路层的设计 所以在此仅对其他三层的设计进行简 单性的描述 而在链路层的设计中详细给出了编解码器 加解扰器 原语产生 与提取器 c r c 产生器与校验器以及控制状态机的设计 4 进行 验证 路层 向 第二章a s i c 设计平台简介 在s a t a 的a s i c 方式实现中 主要用到了行业最流行的硬件设计语言 v e r i l o gh d l 以及基于a s i c 实现方式中的应用仿真软件v c s 和侦错工具 d e b u s s y 根据笔者工作的实际情况 仅对部分a s i c 前端设计软件进行简介 对于综合 静态时序分析以及后端的布局布线等工具 本章不做介绍 2 1v e r i l o g 皿l 语言介绍 v e r i l o gh d l 是当前i c 行业界应用极为广泛的硬件描述语言 v e r i l o gh d l 不仅可以用来对各种层次的电路进行逻辑设计 也可以用来对数字系统进行逻 辑综合 仿真验证和时序分析等 1 v e r l o gh d l 的发展历史 1 2 l 1 1 9 81 年g a t e w a yd e s i g na u t o m a t i o n g d a 公司成立 p h i lm o o r b y 创 造了硬件描述语言 2 1 9 8 3 年g d a 发布了该描述语言v e f i l o gh d l 和仿真器 3 1 9 8 5 年硬件描述语言和仿真器功能进一步增强 v e r i l o g x l 仿真器 出现 4 1 9 8 6 年m o o r b y 正式提出了用于门级仿真的x l 算法 提升了仿真速 度 5 1 9 8 7 年s y n o n s y s 公司开始使用v e r i l o gh d l 作为其综合工具d e s i g n c o m p i l e r 的输入 6 1 9 8 9 年c a d e n c e 公司收购了g a t e w a y 公司 7 1 9 9 0 年c a d e n c e 公司将v e n l o gh d l 和v e r i l o g x l 仿真器分开 并 将v e r i l o gh d l 公开发布 后来成立的o v i o p e nv e r i l o gi n t e r n a t i o n a l 组织负 责发展v e r i l o gh d l 以及标准的制定 8 1 9 9 3 年 大多数的a s i c 厂商开始支持v e n l o gh d l 其中8 5 的设 计都开始使用v e r i l o gh d l 9 1 9 9 5 年1 2 月 i e e e 经过重新审查和配置制定了v e r i l o gh d l i e e e l 3 6 4 标准 v e r i l o gh d l 适合对寄存器级 逻辑级 算法级 门级和版图级等各个层 次进行设计和描述 v e r i l o gh d l 进行电路设计的前期最大的优点是不用考虑 流片工艺 所以工程师在功能设计 逻辑验证阶段可以不被门级及工艺实现的 具体细节所束缚 仅根据系统设计的要求施加不同的约束条件 就可以设计出 需要的实际电路 2 下面列出的是v e f i l o g 硬件描述语言的主要功能 1 3 1 基本逻辑门内置在语言中 例如a n d o r 和n a n d 等 拥有开关级基本 结构模型 例如p m o s 和n m o s 等 6 2 具备用户自定义原语 u d p 的功能 用户自定义的原语既可以是组 合逻辑 也可以是时序逻辑 3 可采用三种不同方式或混合方式对设计进行建模 这些方式包括 数 据流方式 使用连续赋值语句方式建模 行为描述方式 使用过程化结构建模 结构化方式 使用门和模块实例语句描述建模 4 v e r i l o gh d l 中有两类数据类型 线网数据类型和寄存器数据类型 线网类型表示构件间的物理连线 而寄存器类型表示抽象的数据存储元件 5 能够进行层次设计描述 采用模块实例结构方式来描述任何层次 设 计的规模可以是任意的 语言不对设计的规模施加任何限制 6 v e r i l o g 语言对于机器和人都是具有阅读性的 因此它可作为e d a 的 工具和设计者之间的交互语言 7 v e r i l o gh d l 语言的描述功能可以通过使用编程语言接口 p l i 机制 扩展 pli 是允许外部函数访问调用v e r i l o g 模块内信息 8 语言本身可用来产生模拟激励和指定设计进行验证的约束条件 9 v e r i l o gh d l 能够监控模拟验证的执行过程 即模拟验证执行过程中 设计的值能够被监控和显示 这些值也能够用于与预定的期望值进行比较 在 未能达到期望的情况下 打印报告消息 1 0 在行为级描述中 v e r i l o gh d l 可以在r t l 级 体系结构级和算法级 行为上进行设计描述 1 1 提供强大的文件读写功能 并且可以显式地对并发情况和定时情况进 行建模 2 2a s i c 简介及设计流程 a s i c 的设计主要由模拟设计和数字设计组成 其中系统越复杂 需要数字 集成设计的部分就越庞大 现在的a s i c 芯片大都是数字模拟混合芯片 其中 模拟设计大都是用来提供数字部分与芯片外围界面的接口 并且为数字电路提 供时钟服务 集成电路的时钟可以通过锁相环 p l l 与晶振搭配来实现 外 围界面接口主要有模数转换器 a d c 和数模转换器 d a c 所以在a s i c 芯 片设计中 模拟集成电路设计工程师的主要任务就是完成以上模块的设计 并 且包括为以上模块服务的辅助性模块的设计 对于数字集成电路设计部分 因 为全定制出错概率较大 而且不利于大系统的实现 所以采用半定制的比较多 一般是根据客户规定的规范书 进行系统级设计 系统设计完成后 将大的系 统分为很多小的功能模块 分别由工程师去完成 最后集成 硬件描述语言 v e r i l o gh d l 在这里发挥了很大的作用 数字集成电路工程师采用v e r i l o g 仿真 软件进行相应r t l 级描述和功能仿真 仿真通过后 进行采用流片厂商提供的 工艺库进行综合后仿真 一般到这里后仿真通过其实就可以进行下面的布局布 线 但考虑到流片成本的昂贵 一般还要采用f p g a 板级验证 此时一般是要 7 对芯片模拟设计部分进行板级配置 将数字部分下载到f p g a 芯片里 将整个 数字模拟系统集成验证 通过后才进行布局布线 生成版图 最后交付流片厂 生产 这里给出a s i c 半定制芯片设计的流程 一般用于进行数字设计 主要由 r t l 代码输入 功能仿真 逻辑综合 形式验证 时序 功耗 噪声分析 布局 布线 物理综合 版图验证构成 流程图如下 左侧给出流程 右侧为相应用 的e d a 工具或编程语言 1 4 l r t l 设计 u i 仿真 l u 陋辑综台 d f t 酬 童羔 l 形式验证 童工 i 时 序 功耗臊声分析 l u i 物理综合 n l 版图验证 v e r i l o gh d l l v h d l fc a d e n c en c s i m s y n o p s y sv c s t m e n t o rm o d e l s im js y n o p s y sd e s ig nc o m p i l e r lc a d e n c ee n c o u n t e rr t lc o m p i l e r s y n o p s y sf o m a l i t y c a d e n c ee n c o u n t e rc o n f o n n l a l s y n o p s y sp r l m et i m e c a d e n c ee n c o u n t e rt im in g p o w e r j c a d e n c ee n c o u n t e r s i l i c o ne n s e m b l e l s y n o p s y sa s t r o a p o l l o i c c f m e n t o rc a l ib r e c a d e n c ea s s u r a d r a c u l a r t s y n o p s y sh e r c u l e s 图2 1a s i c 数字设计流程 2 3v c s 与d e b u s s y 本设计在功能仿真验证中 主要用到了s y n o p s y s 的v c s 仿真工具 以及 在对代码进行d e b u g 时使用了行业优秀的d e b u s s y 软件 1 仿真工具v c s 简介 1 5 v c s 数字逻辑仿真器和v c sm x 混合h d l 语言仿真器两者都是s y n o p s y s 公司智能r t l 验证解决方案的基石 v c s 是i c 业界领先的仿真器 支持本征 断言描述 自动测试平台生成技术 以及代码和断言覆盖引擎 确保智能化验 证的实现 v c s 为a s i c 设计公司的建模和仿真签核 s i g n o f f 提供了支持 并且支 8 持统一的设计和验证语言标准s y s t e m v e r i l o g 这项功能增强了设计人员开发的 能力 加快了验证速度并提高了验证的质量 而对于要求在r t l 环境中使用 s y s t e m c 模型进行验证的设计团队 v c s 提供了支持o s c is y s t e m c 的直接内 核接口 d k i 和支持s y s t e ms t u d i o 的直接内核接口 d k i v c s 的主要优点包括 1 拥有本征测试平台 t e s t b e n c h 断言和完备的覆盖率测试技术 给 v e r i l o g 和混合h d l 验证带来了2 到5 倍的性能提升 2 为基于s y s t e m v e r i l o g 的设计和基于断言的验证提供了支持 确保可 以进行更高级的设计以及提高验证效率 3 为设计提供最高的性能和容量 缩短产品上市周期 4 通过对模拟仿真工具n a n o s i m 的集成实现了具有最高处理能力的混 合信号仿真环境 5 采用单个统一工具 实现了对v e r i l o g 混合h d l 和s y s t e m c 的支持 6 支持所有主要的u n i x 操作系统和l i n u x 操作系统 2 d e b u g 工具d e b u s s y 简介l 1 0 j d e b u s s y 是n o v a ss o f t w a r e i n c 思源科技 开发的硬件描述语言除错和分 析工具 h d ld e b u g a n a l y s i st 0 0 1 这套软件主要不是用来进行模拟或看仿 真波形 其最强大的功能在于能够在h d l 源码 h d ls o u r c ec o d e 原理图表 s c h e m a t i cd i a g r a m 波形 w a v e f o r m 状态图表 s t a t ed i a g r a m 之间做追 踪 t r a c e 协助工程师除错 d e b u g 下图为d e b u s s y 原理架构 p i 图2 2d e b u s s y 原理架构框图 另外 d e b u s s y 还提供代码风格检查和可综合性检查 c h e c kc o d i n gs t y l ea n d 9 s y n t h e s i z a b l e 功能 协助工程师写好c o d i n gs t y l e 以此帮助工程师养成良好 的编程习惯 对于d e b u s s y 整体架构解释如下 1 d e b u