时序逻辑电路应用.doc

实验五时序逻辑电路应用一、实验目的1了解用触发器组成计数器电路的方法。2掌握集成计数器的工作原理和使用方法。3掌握任意进制计数器的分析和设计方法。二、实验原理1触发器双稳态触发器具有两个互补的输出端Q，触发器正常工作时，Q与的逻辑电平总是互补，即一个为“0”时另一个一定是“1”。当触发器工作在非正常状态时，Q和的输出电平有可能相同，使用时必须注意避免出现这种情况。JK触发器具有两个激励输入端“J”，“K”，其特性方程为： Qn+1 = J n + Qn 。在时钟脉冲CP有效触发时，输出可以实现“同步置位”、“同步复位”、“状态不变”、“状态变反”四种功能。74LS112是下降沿触发有效的集成JK触发器，片上有两个JK触发器，引脚标号以“1”，“2”区别，如图5-1（a）所示。D触发器只有一个激励输入端“D”，当触发脉冲有效时， D触发器的输出与激励输入相同。74LS74是上升沿触发有效的双D集成触发器，片上有两个D触发器，引脚排列如图5-1（b）所示。集成触发器一般具有直接（direct）置位、复位控制端d 、d，如图5-1中741LS12和74LS74引脚图所示。当d或d有效时（为低电平“0”），触发器立即被复位或者置位。所以，d、d又称异步复位、置位端。直接置位、复位功能可以用来预置触发器的初始状态，但在使用时必须注意两者不允许同时有效，而且时钟触发控制必须无效。 （a） （b） （c） 图5-12集成计数器计数器是实现“计数”操作的时序逻辑电路。计数器的应用十分广泛，除了有计数功能外，还具有定时、分频等功能。计数器按触发器时钟的连接方式区分，有同步和异步；按计数过程中数字的增减来分，又可分为加法计数器和减法计数器。由于计数器的应用极其广泛，因此集成电路制造商生产了各种功能的通用集成计数器，用户可以通过不同的连接得到任意进制的计数器。74LS290是二-五-十进制异步集成计数器，片内有两个独立的计数器，一个是二进制计数器，CP0为时钟脉冲输入端，Q0为输出端；另一个是异步五进制加计数器，CP1为时钟脉冲输入端，Q3，Q2，Q1为输出端。R01，R02称为异步复位端，S91，S92称异步置“9”端。其管脚排列见图5-2（a）。其功能见表5-1。若计数脉冲CP从CP0输入，二进制计数器的输出Q0连五进制计数器的时钟CP1，就组成了8421BCD码十进制加法计数器，如图5-4所示。（a）二-五-十进制计数器74LS290 （b）四位二进制计数器74LS161图5-2 集成计数器74LS290和74LS161器件引脚排列图表5-1 74LS290异步计数器逻辑功能表输 入输 出复 位 端置 “9” 端Q3Q2Q1Q0R01R02S9AS9B1100000110000011100100计 数000000表5-2 74LS161功能表输 入输 出CPEPETA3A2A1A0Q3Q2Q1Q00000010dcbadcba110Q3Q2Q1Q0110Q3Q2Q1Q01111状态码加174LS161是四位二进制同步加法计数器，图5-2（b）是其引脚排列图，表5-2是其功能表。从表5-2中可知，当清零端=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，具有异步复位功能。当=“1”且=“0”时，在CP脉冲上升沿作用后，74LS161的输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端A3，A2，A1，A0的状态相同，为同步置数功能。而当=“1”、EP、ET中有一个为“0”时，计数器不计数，输出端状态保持不变。只有当=EP=ET=“1”、CP脉冲上升沿时，计数器加1。3任意进制计数器模值为M的集成计数器可以被用来实现模为任意值的计数器电路。利用集成计数器的置数功能或复位功能可以减小集成计数器的模，而多片集成计数器相连又可以扩展计数器的模。（1）反馈复位法利用集成计数器的复位功能实现状态跳转，可以减少计数器的模，使模NM 。 由于采用复位控制，有效状态码含“0”，所以模N的计数器的有效状态编码为：0N-1。当计数器为异步复位时，利用第N个计数脉冲产生的无效状态码“N”综合出复位控制信号，使集成计数器立即被复位至循环周期的初始状态“0”。状态码N转瞬即逝，不能维持。当计数器为同步复位时，利用第N-1个计数脉冲产生的有效状态码“N-1”综合出复位准备信号，当第N个脉冲到达时复位控制有效，计数器复位至状态“0”。（2）反馈预置数法利用集成计数器的预置数功能（控制端LD）实现状态跳转，减少计数器的模，使模NM时，可以采用多片集成计数器级联，级联后计数器的模相乘。计数器级联后可以采用反馈复位或反馈置数方法减少分频数，但要注意级联后的计数器成为一个整体，复位控制或预置控制必须对所有集成计数器同时作用。三、实验内容和步骤1用JK触发器构成计数器（1）根据图5-3（a）用一片74LS112连接电路，各触发器的复位端串接后接在逻辑按钮上，时钟CP输入1Hz脉冲信号，输出Q1Q0接发光二极管。计数前端为“0”，计数器清零。按下逻辑按钮使为“1”无效，计数器在CP脉冲作用下计数。将各触发器输出Q1Q0循环变化一个周期的状态顺序记录于表5-3。 （a）（b） 图5-3 JK触发器组成的计数器（2）根据图5-3（b）改接74112电路，实验方法如内容和步骤1（1）。将各触发器输出Q1Q0循环变化一个周期的状态顺序记录于表5-4。表5-3 图5-3（a）电路的逻辑状态表 CPJ1= ，K1=J0= ，K0=Q1 Q000 0电路功能： 表5-4 图5-3（b）电路的逻辑状态表 CPJ1= ，K1=J0= ，K0=Q1 Q000 0电路功能： 2二-五-十进制异步加法集成计数器74LS290应用（1）按图5-2（a）74LS290的管脚排列图连接图5-4（a）预习完成的九进制计数器电路。注意管脚14（UCC）接+5V，管脚7（GND）接电源地。时钟CP接1Hz脉冲信号，输出Q3 Q0接发光二极管。在表5-5中记录Q3 Q0循环一个周期的状态变化规律。表5-5CP0Q3 Q0（a）设计成九进制计数器Q3Q2Q1Q0CP0CP1S91S92R01R0274LS290（b）设计成六进制计数器Q3Q2Q1Q0CP0CP1S91S92R01R0274LS290图5-4 74LS290构成十进制异步加法计数器（2）按图5-4（b）预习完成的六进制计数器在实验步骤2（1）的电路上改接74LS290的外部连线。在表5-6中记录Q3 Q0循环一个周期的状态变化规律。然后将输出Q3 Q0连接到实验装置上方右边的七段显示器译码输入，观察显示结果。实验完成后保留电路。表5-6CP0Q3 Q03四位二进制同步加法计数器741LS61应用（1）按图5-5（a）连接74LS161电路，输出Q3Q0连接到实验装置上方右边七段显示器的译码输入，预置数据输入端可悬空，使能ET、EP和预置数控制端接电源+5V，时钟CP接1Hz的脉冲信号，与非门采用74LS00。观察实验结果在表5-7中记录循环一个周期显示的数字值。表5-7CP0显示值 电路为 计数器（2）按图5-5（b）在实验步骤3（1）的电路上改接74LS161的外部连线。在表5-8中记录循环一个周期显示的数字值。表5-8CP0显示值（a）（b）图5-5 74LS161组成的计数器电路电路为 计数器4计数器级联根据预习要求5的准备将实验内容和步骤2（2）保留的六进制计数器和实验内容3（2）74LS161组成的计数器级联。观察两位显示值的循环变化情况，分析电路功能。电路功能： 四、实验设备和器材1数字电子技术实验箱 1台2万用表 1只374LS00、74LS112，74LS290，74161集成器件 各1片五、实验预习要求1分析图5-3（a）电路，在表5-3中列出各触发器J、K端的逻辑关系以及状态转换规律。2分析图5-3（b）电路，在表5-4中列出各触发器J、K端的逻辑关系以及状态转换规律。3用74LS290设计一个九进制计数器，在图5-4（a）完成电路连线图。4用74LS290设计一个六进制计数器，在图5-4（a）完成电路连线图。5分析图5-5两个电路为几进制计数器。6考虑实验内容4“计数器级联”时应该用74LS1