可预置的定时显示报警器.doc

上 海 电 力 学 院课题名称 可预置的定时显示报警器 课题代码 213 院（系） 电力与自动化工程学院 专 业 电气工程及其自动化 班 级 学 生 时 间 指导教师签名： 教研室主任（系主任）签名： 一、 设计目的1、了解并掌握电子电路的一般设计方法，具备初步的独立设计能力。2、通过查阅手册和文献资料，进一步熟悉常用电子器件的类型和特性，并掌握合理选用的原则；进一步掌握电子仪器的正确使用方法。3、学会使用EDA软件Multisim对电子电路进行仿真设计。4、初步掌握普通电子电路的安装、布线、调试等基本技能。5、提高综合运用所学的理论知识独立分析和解决问题的能力，学会撰写课程设计总结报告；培养严肃认真的工作作风和严谨的科学态度。二、 设计内容、要求及设计方案1、任务 设计并制作1个可预制的定时显示报警系统。2、基本要求1）预置30秒的显示报警系统。2）要求预置30秒减到0秒报警（也可预置0秒，计数到30秒时报警）；每隔5秒显示一次时间（即30秒，25秒，5秒，0秒时显示）。3）系统能准确地预置和清零。3、设计方案 可预制的定时显示报警系统原理框图如图1所示。图1 可预制的定时显示报警系统原理框图 晶振的输出经分频器分频后得到标准的秒脉冲，作为计数器的时钟脉冲；预置时间用拨码盘控制，其输出是编码器的十进制输入，编码器的输出预置了计数器所要计数的时间。计数器通过组合逻辑控制锁存器的使能端，将计数器的数据锁存（注意本系统是5秒锁存一次）；锁存器的锁存数据经过译码器译码显示，当计数器计数到预置的时间时发出信号报警。4、可选元器件 74LS168：2片；74LS273：1片；74LS121：1片；74LS48：2片；七段显示器（共阴极）：2片；74LS10：2片；74LS00：2片；74LS04：2片；石英晶体4MHz；74LS74：1片；74LS90：6片；74LS147：2片；DG4100：1片；电阻、电容、导线若干。三、 设计进度安排（时间及地点）第19周：讲授设计方法；学生上机进行仿真设计、答疑；仿真实现设计课题，演示仿真设计结果，经指导教师认可。领取面包板和元器件。第20周：安装电子电路，在电子实验室调试，指导教师指导。调试通过后，演示硬件设计结果，由指导教师验收签字，拍照留档。周五进行答辩，上交课程设计报告。电自楼指定办公室、电子实验室。四、 考核形式及成绩评定办法设计过程中的工作表现、答疑情况；仿真设计结果演示、硬件设计作品演示；答辩。5级分制。电子技术实践成品所用器件价目表：可预置的定时显示报警系统元器件汇总表元器件名称对应型号使用数量单价总价定时器55520.81.6四2输入与非门740030.722.16双4输入或门407221.352.7四2输入或门743220.9451.89四2输入与门740810.6750.675三3输入与门741110.750.754位微型拨动开关20.71.4计数器741922612KS按键开关WS-120.51单刀双掷开关10.90.98-3线优先编码器7414812.72.78D锁存器7437310.9750.975显示译码器744822.254.5七段数码管BS20120.91.8蜂鸣器（小型）10.70.7发光二极管R3240R6C10.150.15电容202u20.20.4电容0.01u10.0750.075电阻250100.010.1电阻100020.010.02电阻200k20.30.6导线10.360.36总价格37.455一、电路设计： 可预置的显示报警器主要利用晶振或者555定时器产生时钟脉冲，触发器计数进行从30到0倒计数，并将计数结果通过译码电路和数码显示,并且合理利用逻辑控制电路以及锁存器，将显示结果变为每5秒钟显示一个数：30，25，20，15，10，05，00。当计数器递减到00时候，蜂鸣器报警，发光二极管发光报警。 （一）、设计思想： 电路主要由计数器和振荡器来组成。该电路设计任务和要求如下： 1、设计一个30秒计时电路，并且具有时间显示功能。 2、拓展功能：通过拨码盘，能够控制倒计时的起始倒计时间。 3、设置外部操作开关，控制计时器的直接还原初始数据，启动和暂停/连续计时。 4、要求计时电路递减计时，每隔5秒显示一次时间（即30秒，25秒，5秒，0秒时显示）。 5、当计数器递减计时到零（即定时时间到）时，显示器上显示00，同时发出光、蜂鸣器报警。（二）设计原理框图可预置的显示报警器总体参考框图如下图所示，其中计数器和控制电路时系统的主要部分。计数器完成通过拨码盘设置的秒数的计数功能，而控制电路完成计数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。秒脉冲发生器产生的信号时电路的始终脉冲和定时标准，可由555集成电路组成的多谐振荡器构成、或者由晶振产生方波信号然后同74161碱性频率改变而产生1Hz的方波信号。译码显示电路由74Ls48和共阴极七段显示器组成。锁存器部分由74173构成。报警电路在试验中用蜂鸣器以及发光二极管代替。二、 使用mulisim实现电路。根据单元电路的设计思想，使用mulisim仿真软件将整个电路整合，实现电子技术设计实践所要求的功能。（1） 时钟脉冲产生电路 555定时器是一种电路结构简单、使用方便灵活、用途广泛的多功能电路，可产生各种脉冲，这次实践最终成品用555定时器产生1Hz的时钟脉冲。电路设计如下：（二）辅助时序控制电路： 在设计控制电路时，必须要正确处理信号之间的时序关系。从系统的设计要求可知控制电路要完成以下几项功能：一是闭合“启动”开关时，计数器应完成置数功能，显示30秒字样，断开“启动”开关时，计数器开始进行递减计数；二是当“暂停/连续”开关处于“暂停”位置时，控制电路封锁时钟脉冲信号CP，计数器暂停计数，显示器上保持原来的数不变，当“暂停/连续”开关处于“连续”位置时，计数器继续累计计数；三是当计数器递减至零（即定时时间到）时，控制电路发出报警信号，使计数器保持零状态不变，同时报警电路工作。报警电路由发光二极管和蜂鸣器来实现。1. 置数/工作电路 置数/工作电路的实现如下图所示：由两个与非门组成基本RS触发器，当开关打到置数端（J2开关闭合），触发器置0，送至74192的Load端，计数器置数；当开关打到工作端（J2开关断开），触发器置1，送至74192的Load端，计数器开始计数。 置数工作电路2. 暂停/工作电路： 暂停/工作辅助电路的实现如下图所示：由两个与非门组成基本RS触发器，当开关打到暂停端(开关与编号为16的导线相连)，触发器输出0，与产生时钟脉冲电路的输出一起通过与门，使得与门的输出为低电平至74192DOWN端，令计数器停止工作；当开关打到工作端(开关与编号为18的导线相连)，触发器输出为1，与计数电路中高位的74192的BO端输出的高电平和产生时钟脉冲电路的输出一起通过与门，是的与门输出为高电平，送至74192DOWN端，触发计数电路工作。（3） 计数器电路 计数器选用中规模集成电路74LS192进行设计，74LS192是十进制编程同步加/减计数器，它采用8424码二十进制编码，并具有直接清零、置数、加减计数功能。74LS192功能表： 74LS192的工作原理是当CR=0时，若时钟脉冲加到CPu端，且CPd=1则计数器在预置数的基础上完成加计数功能，当加计数加到9时，端发出进位下跳脉冲。若时钟脉冲加入到CPu端，且CPd=1，则在计数器在预置数基础上完成减计数功能，当计数减到0时候，端发出借位脉冲，由74LS192构成的三十进制递减计数器由下图所示： 它的技术原理是：只有当地位1端发出借位信号脉冲时候，高位计数器才做减计数。当高、低位计数器处于全零，且CPd为0时，置数端=0，计数器完成并行置数，在Cpd端的输入脉冲作用下，计数器再次进入下一个循环减计数。（四） 控制锁存电路 为了实现定时显示功能必须在计时电路的输出与译码显示电路的输入之间接入控制锁存电路锁存器采用集成电路74LS373，它由8个正边沿触发的D触发器构成锁存器的8个数据输入信号来自计数电路中十位及个位计数器的8个输出信号，锁存器的8个锁存输出信号 送至译码显示电路中十位及个位BCD译码器的8个输入端当锁存器的锁存控制端CLK未加时钟脉冲时，锁存器关闭，其输出Q不随输入D变化，将计数电路的输出与译码器的输入隔离，计时结果不能被译码、显示。只有在锁存控制端CLK出现时钟脉冲上升沿时，锁存器开启，输入数据才被锁存起来，并送至输出端，DQ直通，从而将计数结果送至译码器的输入端，经译码后显示相应的时间(该时刻的2位计时结果)锁存控制端CLK的时钟信号取自控制锁存电路中计数器的输出信号。计数器的模值根据定时显示的要求而定。（五）译码、显示电路： 计数电路的输出通过控制锁存电路，送至译码、显示电路中译码器的输入端，经译码器译码并驱动显示器定时显示计时结果(时间)。51 译码器 译码器采用内部带有2 k12负载电阻、升压、限流并配有辅助控制端的BCD一7段译码驱动器74LS48，由它将计时电路的输出变成ag 7段显示驱动信号驱动共阴极LED数码管以显示计时时间52 显示器 显示器采用与74LS48配用的共阴极7段显示器LC一5011它的7个发光段的电位信号由译码驱动器的输出ag提供均高电平l有效由于译码器的输入信号取自计时电路输出的8421 BCD码，因此十位和个位显示器显示O9相应的数码。（6） 、报警部分： 报警电路仿真部分示图报警电路仿真部分分析如下：1. 最右边的两个编号为U27A、U28A的四输入或门分别连于计数电路中两个74LS192的输出端，两个四输入或门的输出连于编号为U23A二输入的或门。很容易理解只有当计数到00时，编号为U23A的或门输出为0，而当计数不为零时，U23A的输出一直为1。2. XFG3的时钟脉冲信号取自于时钟脉冲产生电路，并与U23A或门的输出连于编号为U29A的二输入或门。其目的是只有当计数不为0（即U23A