数字电子钟实验报告.doc

数字电子钟实验报告班级：学号： 姓名： 2010年7月1日 星期四一、 设计任务及要求设计一个数字电子钟，要求电子钟要能够准确计时，并以数字形式显示时、分和秒的时间，小时采用24进制，分和秒则为60进制，并且能够根据需要对时和分进行时间。二、 方案设计2.1 设计方案一个基本的数字钟电路主要由译码显示器,“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生器“时”、“分”、“秒”计数器、译码器及显示器电路组成。首先构成一个CB555定时器和分频器产生震荡周期为一秒的标准“秒”脉冲信号，由74LS390采用反馈归零法分别组成六十进制的“秒”计数器、六十进制“分”计数器、24进制“时”计数器。反馈归零法的原理是不管输出处于哪种状态，只要在清零输入端加一个有效电平电压，输出会立即从那个状态回到“0000”状态。清零信号消失后，计数器又可以从“0000”状态开始重新计数。使用555定时器的输出作为“秒”计数器的CP脉冲，把秒计数器的进位输出作为“分”计数器地CP脉冲，分计数器的进位输出作为“时”计数器的CP脉冲。直接采用DCD_HEX显示数字。2.2设计框架图 译码显示时译码显示分译码显示秒二十四进制时计数器六十进制 分计数器六十进制 秒计数器 分频器晶体 振荡器校正电路设计框架图三、 电路设计3.1 原理电路图3.2 单元电路设计1.六十进制计数器说明：采用异步时序电路控制，在十位计数到5时，下一个脉冲一到来就置数。2.二十四进制计数器说明：采用同步时序信号控制，用个位的进位端控制十位的使能端，当个位有进位时，芯片工作，输入十位的脉冲信号有效，当十位为2，个位为3的时候，同时给两个芯片的预置端一个有效信号，使之清零。3.晶体震荡器电路及其产生的波形图说明：555电路构成的1KHz多谐振荡器原理如图5所示。调节电阻R2可以改变输出信号频率，用以得到所需的信号频率。说明：555的OUT端的输出波形4.分频电路5.校正电路说明：开关H，M分别为小时和分钟的校正开关，开合一次就能让计数器加1。是将一个电源分别接到小时和分钟的进位。四、 测试与结果分析：4.1 测试过程及问题1、按照电路原理图将电路分成几部分依次连接电路并调试；2、连接晶体振荡电路并调试，观察发出的是否是1KHz的信号；3、连接60、24进制计数器电路并调试，观察是否符合要求；4、连接分频电路并调试，观察输出是否是1Hz的信号；根据仪器显示是1HZ，但是在运行过程中，并不能1s就加1，会长很多，似乎multisim没有和真实时间同步，有自己的计数器或者是自己的软件出问题了，还是电路接错了（很搞不明白）。5、将分频电路输出的信号连接到计数器电路，观察时钟是否正常运行。6、试用校正电路，看能否正常校正。4.2结果截图五、 小结查找资料真的是很重要的能力，只有掌握了基础，这样才能根据找到的资料进行正确的分析和理解。像这种电路设计的课程实践是相当重要的环节，光是看着原理和电路图是没用的，还需要亲手连过或是仿真，才能真正体会到其中的原理，以及实践中可能出现的问题，从而去想办法解决，也能更深入的去理解电路的实质。通过这个设计，加强了自己对电路的调试能力，学到了更多关于改错的技能，犯错是难