JK触发器的应用和实现.doc

广东金融学院 本科毕业论文 JK 触发器的应用与实现 I 摘摘 要要 21 世纪是信息数字化的时代 全世界正在进行着一场信息数字化的革命 即用 0 和 1 数字编码来表述和传输各种信息的一场革命 伴随着半导体 超导体 微电子技 术的迅猛发展 电子计算机的全面应用 数字电子技术在科学领域中有了很大的发展 如今已经成为了发展最快的学科之一 数字电子电路在技术上的进步推动了其他学科 的发展 产生越来越深远的影响 涉及人类生活和生产的多个方面 进而推动了科学 和社会的进步 可以看出数字电子技术的影响力也变得越来越大 数字电子技术也变 成最有潜力的发展之一 在以逻辑电路为代表的数字电子技术中 以时序电路的广泛应用和高速发展占据 着主导的地位 触发器是时序逻辑电路的重要组成部分 要想正确的运行和使用数字 电路 推动数字电子技术的发展 那么由触发器构成的时序逻辑电路的重要性是不言 而喻的 只有熟悉触发器的构成和工作原理 才能正确的设计好针对它的方法 才能 正确的设计出好的数字电路 本文以 JK 触发器为实例 逐步深入 对其电路结构和 工作原理进行研究 以便更好更科学地利用 JK 触发器 关键词 数字电路 JK 触发器 时序电路 计数器 广东金融学院 本科毕业论文 JK 触发器的应用与实现 II AbstractAbstract The 21st century is the era of Informational Digital Diagrams the whole world is under a digital information revolution use 0 and 1 digital coding to describe and transmission all kinds of information With the rapid development of semiconductor technology and the wide application of micro computer digital electronic technology has become one of the fastest growing discipline in the field of modern science and technology Its development is not only a profound influence on people s production and life but also promote the progress of other disciplines In logic integrated circuit as a representative of digital circuits sequential logic circuit was in the dominant position and Flip Flop is an important component of basic sequential logic circuit to let a digital circuit can correct operation then the Flip Flop is indispensable in sequential logic circuit Only familiar with the Flip Flop the composition and working principle can we design the correct method according to the Flip Flop can we design a great digital circuit In order to better and more scientific use of all kinds of Flip Flop here we will based on the J K Flip Flop gradually thorough and research the circuit structure and working principle Key Words Digital circuit JK Flip Flop Sequence circuit counter 广东金融学院 本科毕业论文 JK 触发器的应用与实现 III 目 录 摘摘 要要 I ABSTRACTABSTRACT II 1 JK1 JK 触发器的概述触发器的概述 1 1 1 JK 触发器的定义 1 1 2 JK 触发器的电路结构 2 1 3 JK 触发器的工作原理 3 2 2 JKJK 触发器与其他触发器之间的转换触发器与其他触发器之间的转换 7 2 1 JK 触发器与 D 触发器之间的转换 7 2 2 JK 触发器转换成 T 触发器 8 3 3 JKJK 触发器的应用与设计方法触发器的应用与设计方法 9 3 1 由 JK 触发器构成的时序电路 9 3 2 由 JK 触发器构成的计数器 13 3 3 由 JK 触发器构成的抢答器 17 3 4 由 JK 触发器构成的模拟汽车尾灯控制系统 17 4 4 结语结语 19 参考文献参考文献 20 致致 谢谢 21 广东金融学院 本科毕业论文 JK 触发器的应用与实现 1 JKJK 触发器的应用和实现触发器的应用和实现 数字电子技术的主要研究内容包括各种各样的门电路 集成电子器件 组合电路 和时序电路的设计和科学应用 以及寄存器 分频器 定时器 控制器等电子元件的 设计 涉及通讯 医疗 教学 航天等多个行业 研究数字电子技术的科技人员也越 来越多 可见未来数字电子技术应用的内容和方向也将会越来越广泛 20 世纪 90 年 代以来 计算机逐渐普及 计算机科学与技术得到巨大的发展 用数字电路进行各种 信号处理的应用也更加突出 为了充分理解和科学利用数字电子电路在各种信号处理 的应用上的功能 我们先将模拟信号转换成数字信号 然后将转换好的数字信号进行 再次处理 最后将处理好的结果根据需求转换为对应的模拟信号进行输出 如今 数字电子技术已经大量地应用于微型计算机 集成电路 信号控制系统 科学测量 军事 电力 通信等众多领域 对科学的贡献也是越来越大 例如在通信 领域 数字电子电路构成的信号通讯系统不仅精度高 功能更强 而且更容易实现自 动化和智能化 随着集成电子电路技术的发展 特别是是中规模 大规模和超大规模 集成电子电路的高速发展 数字电子技术的应用将会扩大到更广的范围 数字电子技 术对生产和生活的影响会越来越深远 数字系统的基本逻辑元件是门电路和双稳态触发器 由这些逻辑元件可构成一些 标准的固定功能的集成电路 如 74 54 系列 CMOS 芯片和一些固定功能的中规模 集成电路 它们少量作为独立元件使用 则大量构成组合电路 时序电路及由这些部 件构成的大规模集成电路 触发器在其中扮演着重要角色 1 JK1 JK 触发器触发器的概述的概述 1 1 JK 触发器的定义 JK 触发器是 JK 主从触发器的简称 它是在基本 RS 触发器的基础上经同步 RS 触发器 主从 RS 触发器演变而来的 基本 RS 触发器是触发器中最简单的一种 它的电路结构和功能是所有触发器中 最简单的 是其他更强功能的触发器最基本的一个组成部分 更科学的说 它是任何 类型触发器的一个最基本的组成单元 两个与非门的输入端输出端进行交叉耦合 即 广东金融学院 本科毕业论文 JK 触发器的应用与实现 2 可构成一个基本 RS 触发器 基本 RS 触发器的状态置入无法从时间上加以控制 触发器的状态只有在触发信 号发出时才能做出相应的变化 而在数字系统中 为协调各部分的动作 常常要求某 些触发器于同一时刻动作 为此必须引入同步信号 使这些触发器只有在同步信号到 达时才按输入信号改变状态 这些同步信号通常叫做时钟脉冲 Clock Pulse 或称 时钟信号 通常是用 CP 表示 用来触发信号 在很多情况扮演着重要角色 1 脉冲是数字电路信息表达 传送和接收 处理和储存的基本形式 正确的理解和 认识脉冲是数字电路的重要内容之一 利用时钟信号 CP 来控制输入信号的触发器 称为时钟触发器 也叫做同步触发 器 同步 RS 触发器就是一种用时钟信号 CP 来控制的同步触发器 相比基本 RS 触发 器 同步 RS 触发器由时钟脉冲来控制触发器的信号 这一点比基本 RS 触发器更科学 但是同步 RS 触发器的 R 端和 S 端不能同时为 1 这是一个条件限制 由于在同一 CP 脉冲下触发器会发生多次的翻转 因此同步 RS 触发器有空翻的缺陷 为了改变空翻的现象 让触发器能更好的工作 希望触发器在每个 CP 周期里输 出端的状态只改变一次 为此 在同步 RS 触发器的基础上又设计了主从结构的 RS 触 发器 虽然主从 RS 触发器解决了抗干扰的问题 但是它的使用也是有条件限制的 为了解决 RS 触发器有条件限制的问题 将主从 RS 触发器的进行改进 将触发器 的输出端反馈到输入端 就变成了主从 JK 触发器 其特性表可得到改进 改进之处 是当输入端 J 端和 K 端同时为 1 时 输出状态是确定的 输出次态一定是翻转的 即原态为 1 次态则为 0 原态为 0 次态则为 1 主从 JK 触发器的逻辑功能较强 并且 J 与 K 间不存在约束条件 因此用途更加 广泛 1 2 JK 触发器的电路结构 主从 JK 触发器的结构图和逻辑符合如下 广东金融学院 本科毕业论文 JK 触发器的应用与实现 3 由上图可知 主从结构的 JK 触发器是在主从 RS 触发器的基础上增加两条反馈线 把 Q 端和 Q 端的信号引到 G7门和 G8门的输入端 具体操作是让一根线从 Q 端引到 G7 门的输入端 另一根从 Q 端引到 G8门的输入端 并把原来的 S 端和 R 端分别改为 J 端 和 K 端 J 端和 K 端是信号输入端 是发生触发的前提 Q 和 Q 为输出端 通常把 Q 0 Q 1 的状态定为触发器的 0 状态 而把 Q 1 Q 0 定为触发器的 1 状态 1 3 JK 触发器的工作原理 主从 JK 触发器的工作原理分为两个过程 1 当 CP 1 时 CP 0 从触发器被封锁 保持原状态不变 这时 G7 G8打 开 主触发器工作 接收 J 和 K 端的输入信号 2 当 CP 由 1 跃变到 0 时 即 CP 0 CP 1 主触发器会被封锁 此时输入 信号 J K 不会影响主触发器的状态 而这时 由于 CP 1 G3 G4会打开 此时从 触发器会接收主触发器输出端的状态 由上面的分析可知 主从触发器的翻转是在时钟信号 CP 由 1 变 0 的瞬间 即 CP 下降沿时 发生的 CP 一旦变为 0 后 主触发器会被封锁 主触发器的状态不再受 J 端和 K 端输入的影响 故此时主从触发器对输入信号的敏感时间大大缩短 只在 CP 由 1 变 0 的瞬间触发翻转 因此不会有空翻的现象 由这一点可以看出 JK 触发器比 RS 触发器更加的稳定 所以 JK 触发器的应用也会更加的广泛 2 在逻辑功能方面 JK 触发器与 RS 触发器的功能基本相同 不同的地方是 JK 触发 器没有像 RS 触发器 SR 0 的约束条件 在J K 1 的时侯 每输入一个时钟信号 CP 后 触发器就会向相反的状态翻转一次 具体表现如表 1 3 1 中 JK 触发器的功能表所示 广东金融学院 本科毕业论文 JK 触发器的应用与实现 4 表 1 3 1 为 JK 触发器的功能表 表 1 3 1 JK 触发器的功能表 JKQnQn 1 功能说明 0000 0011 保持原状态 0100 0110 输出状态置 0 1001 1011 输出状态置 1 1101 1110 输出状态翻转 根据表 1 3 1 可画出 JK 触发器Qn 1的卡诺图 如图 1 3 2 所示 由此可得 JK 触发器的特性方程为 nnn QKQJQ 1 JK 触发器的状态转换图如图 1 3 3 所示 图 1 3 2 JK 触发器 Qn 1的卡诺图 图 1 3 3 JK 触发器的状态转换图 JK 触发器的波形图如图 1 3 4 所示 图 1 3 4 波形图 Q 0 0 K 1 1 n 0 0 1 1 1 0 1 1 0 0 1 0 1 广东金融学院 本科毕业论文 JK 触发器的应用与实现 5 综合上面的分析和总结可以发现 JK 触发器是一种功能强大 使用方便 灵活通 用和改造性较强的触发器 可知 未来 JK 触发器将会是最重要的触发器之一 下面我们将用 74LS112 触发器来验证 JK 触发器的功能 实验所用的 74LS112 触 发器为双 JK 触发器 其引脚排列和逻辑符号如图 1 3 5 由 74LS112 触发器的逻辑符 合 可以看到连接 CP 的引脚有个三角形 这个三角形表示该触发器是一种下降边沿 触发有效的边沿触发器 图 1 3 5 74LS112 触发器的引脚排列和逻辑符合 其中 1CP 2CP 端为时钟输入端 下降沿有效 1J 2J 1K 2 K 端为数据输入端 1Q 2Q 1Q 2Q 端为输出端 1RD 2 RD 端为直接复位端 低电平有效 1SD 2SD端为直接置位端 低电平有效 4 74LS112 双 JK 触发器实验中电路连接图如下 广东金融学院 本科毕业论文 JK 触发器的应用与实现 6 实验结果如下 当 Qn 0 时 Qn 1的输出转换如下 广东金融学院 本科毕业论文 JK 触发器的应用与实现 7 当 Qn 1 时 Qn 1的输出转换如下 由上面的的输出状态可知 当 J K 0 时 触发器保持原状态 当 J 0 K 1 时 触发器保持置 0 状态 当 J 1 K 0 时 触发器保持置 1 状态 当 J K 1 时 触发器的状态翻转 测试结果记录如下 输入输出 Qn 1 JKRDCP 原状态 Qn 0原状态 Qn 1状态 0 101001 1 001 状态不变 0 100011 1 000 置 0 0 111101 1 011 置 1 0 101111 1 010 状态翻转 2 2 JKJK 触发器与其他触发器之间的转换触发器与其他触发器之间的转换 2 1 JK 触发器与 D 触发器之间的转换 2 1 1 JK 触发器转换成 D 触发器 D 触发器属于边沿触发器的范畴 有上升沿触发式的 D 触发器 这种电路只在控 广东金融学院 本科毕业论文 JK 触发器的应用与实现 8 制时钟上升到来的时刻采样 D 输入信号 并且改变 Q 的输出 同理也有下降沿触发式 的 D 触发器 其中 有些 D 触发器还具有异步输入端 值得一提的还有 在所有类型的触发器中 D 触发器的特性方程最简单 Qn 1 D 可以发现 D 触发器只有一个输入端 D 而 JK 触发器有 2 个输入端 因此 JK 触发器比 D 触发器有更多的功能 因为 JK 触发器的两个输入端 J K 能够比只有一个 D 输入端 的 D 触发器产生更多的控制组合 根据 JK 触发器的特性方程 Qn 1 JQn KQn 可以另 J D K D 则 Qn 1 JQn KQn DQn DQn D 即可得到 D 触发器的特性方程 因此 只要使 J D 输入端 D 经反相器输出接到 K 输入端 就构成 D 触发器 转 换电路如图 2 1 1 所示 图 2 1 1 JK 触发器转换成 D 触发器 2 1 2 D 触发器转换成 JK 触发器 由 D 触发器的特性方程 Qn 1 D 和 JK 触发器的特性方程 Qn 1 JQn KQn可知 要使 D 触发器构成 JK 触发器 必须使 D JQn KQn 用给定的 D 触发器和与非门构成的 JK 触发器如图 2 1 2 所示 转换后的触发器 翻转与给定的 D 触发器一致 图 2 1 2 D 触发器转换成 JK 触发器 广东金融学院 本科毕业论文 JK 触发器的应用与实现 9 2 2 JK 触发器转换成 T 触发器 在数字电路中 凡在 CP 时钟脉冲控制下 根据输入信号 T 取值的不同 具有保 持和翻转功能的电路 即当 T 0 时能保持状态不变 T 1 时一定翻转的电路 都称为 T 触发器 6 T 触发器的特性表如下 从特性表可知 T 触发器的特性方程为 Qn 1 TQn TQn 若将 JK 触发器的两个输入 端接在一起 即 J K T 就可构成 JK 触发器 如图 2 2 1 所示 图 2 2 1 JK 触发器转换成 T 触发器 3 3 JKJK 触发器的应用与设计方法触发器的应用与设计方法 随着数字电子技术的迅速发展 数字电路的功能越来越完善 设计的方法也越来 越多 主要代表是组合逻辑电路和时序逻辑电路的发展 特别是时序逻辑电路 近年 来的发展非常突出 时序逻辑电路的设计方案越来越多 越来越科学 时序逻辑电路 的发展也促进了寄存器 计数器 序列信号发生器等常用时序逻辑电路工作原理的电 子元件的发展 7 JK 触发器是一种功能完善 使用灵活和通用性较强的一种触发器 因而在时序电 路 寄存器 计数器 分频器等方面的应用非常广泛 3 1 由 JK 触发器构成的时序电路 3 1 1 时序电路的概述 广东金融学院 本科毕业论文 JK 触发器的应用与实现 10 逻辑电路分为两大类 组合 和 时序 逻辑电路 组合逻辑电路的特点与老 式汽车的加热器风扇的风速选择旋钮类似 它的 输出 只根据当前的 输入 也 就是说加热风扇只根据旋钮的位置来选择某一个风速 时序逻辑电路的输出不仅取决于当前的输入 而且取决于过去的输入序列 在时 间上可能要倒回去任意远去 10 在新型汽车上 用上下按钮来控制风扇风速的电路就 是一种时序电路 因为当前的风速取决于你任意长时间以来上下推动按钮的过程 这 个过程要从你第一次给加热器通电开始使用的时候算起 以目前这个汽车风扇的例子 风速是当前状态 对于一个三速风扇而言 这个当 前状态可以储存为一个 2 进制状态变量 这种 2 进制状态变量分别代表十进制数 0 到 3 很显然 0 对应着风扇的 off 状态 而 3 对应着风扇的最高风速状态 给定当 前状态 就可以把下一个状态作为输入的函数 从而预测出下一个状态 大多数时序电路的状态变化所发生的时间由时钟信号规定 如果状态在时钟信号 的上升沿或时钟的高电平期间发生 则称时钟信号为高电平有效 反之 则称时钟信 号是低电平有效 时钟周期是指两次连续同向转换之间的时间 而时钟频率是时钟周 期的倒数 11 时钟周期内的第一个边沿或脉冲 或者有时是时钟周期本身 被称作时 钟触发沿 从上面的例子和分析可以知道 与组合电路相比 时序电路多了一个反馈信号和 一条反馈回路 时序电路的存储电路也使其具有记忆性 所以时序电路存储电路的设 计就显得十分关键 储存电路的简单与繁杂直接关系到时序电路的优劣 下图是我根据时序电路的特点设计出来的模型 如图 3 1 1 该模型可以清晰地 看出时序电路是由组合电路和储存电路一起作用的 时序逻辑电路的存储单元由触发 器组成 是记忆元件 是必不可少的 储存单元的输出必须反馈到组合电路的输入端 与输入信号一起 共同决定组合电路的输出 从图 3 1 1 中可以看出 对于反馈回路 部分 只是实现了状态寄存 储存模块 的功能 即状态寄存器 储存模块 寄存下 一时刻的状态 同时将当前时刻的状态送入组合电路模块 广东金融学院 本科毕业论文 JK 触发器的应用与实现 11 图 3 1 1 时序电路的模型 3 1 2 时序电路的分类 时序逻辑电路的分类很多 按照电路的工作方式不同 可分为同步时序电路和异 步时序电路 在同步时序电路中 所有触发器的状态随着 CP 脉冲的作用有规律的变化 而且 所有的变化都是在同一时钟脉冲 CP 的作用下同时发生的 此时时钟脉冲 CP 在电路中 起到的是同步的作用 因此将此类电路称为同步时序逻辑电路 而异步时序逻辑电路 中的各触发器的状态变化也是由 CP 脉冲作用 但是异步时序电路没有统一作用的时 钟脉冲 CP 因而触发器状态的变化是不同步的 脉冲 CP 的作用是不同时间发生的 这是同步时序电路和异步时序电路最本质的区别 按照逻辑功能又可分为寄存器 计数器和时序信号发生器 时序电路的分析方法模型如下图 3 1 3 由 JK 触发器构成的时序电路实例 下图是一个由 JK 触发器构成的时序逻辑电路的逻辑图 广东金融学院 本科毕业论文 JK 触发器的应用与实现 12 图 3 1 2 同步时序电路的逻辑图 1 触发器的驱动方程为 J1 K1 1 J2 K2 A Q1 2 将得到的驱动方程代入 JK 触发器的特性方程 Qn 1 JQ KQ 得到时序电路的 状态方程 Q1n 1 Q1 Q2n 1 A Q1 Q2 根据逻辑图写出输出方程 Y AQ1Q2 AQ1Q2 3 由图 3 1 2 可知 这个电路有一个输入变量 A 因此电路的次态 Qn 1和输出 Y 取决于电路的初态 Q2nQ1n和输入变量 A 它属于米利型时序逻辑电路 可以设电路的 初态为 Q2nQ1n 00 输入变量分别为 A 0 和 A 1 将 Q2nQ1n和 A 分别代入驱动方程 状 态方程和输出方程 经过递推可以得到电路的状态转换表 如表 3 1 1 所示 表 3 1 1 电路的状态转换表 AQ2nQ1nQ2n 1Q1n 1Y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 0 0 1 1 1 1 0 1 1 0 0 1 0 1 1 1 0 0 1 0 1 0 0 1 0 0 从表 3 1 1 可以看出 对 A 0 时作二进制加法运算 对 A 1 时作二进制减法运算 广东金融学院 本科毕业论文 JK 触发器的应用与实现 13 将状态转换表转换成卡诺图 如图 3 1 3 所示 图中方格表示电路的 次态 输出 图 3 1 3 Q2n 1Q1n 1 Y 的卡诺图 4 为了更好的理解时序电路和更清晰地显示时序电路的逻辑功能 我们将表 3 1 1 的内容表示成状态转换图的形式 这样可以更详细的看出时序电路的转换过程 如图 3 1 4 图 3 1 4 状态转换图 5 同上 我们也将表 3 1 1 的内容画成时序图 该电路的时序图如图 3 1 5 所 示 广东金融学院 本科毕业论文 JK 触发器的应用与实现 14 图 3 1 5 时序图 3 2 由 JK 触发器构成的计数器 在数字电子技术中 计数器是一种重要的基本逻辑元件 是一类典型的时序逻辑 电路 由具有记忆模块的触发器构成 计数器的功能是记录输入脉冲的个数 同时还 大量用于计算机中的时序发生器 分频器 时间分配器及程序控制器等 在计算机及 各种数字仪表中 都有广泛的应用 因此 计数器在数字电子技术系统中的应用十分 广泛 最常用的计数器就是 n 位二进制计数器 这样的计数器有 n 个触发器和 2n种状 态 这些状态的循环顺序是 0 1 2 2n 1 0 1 其中每一种状态都被编码成 对应的 n 位二进制整数 计数器的分析方法如下 1 根据电路情况 分别写出时钟方程 驱动方程以及输出方程 2 分析三大方程 得出各触发器状态变化的条件 3 列出状态转换表 状态转换图和时序图 同步计数器包括同步二进制计数器 同步十进制计数器和同步 N 进制计数器 13 以下将着重分析由 JK 触发器构成的 4 位同步二进制加法计数器 二进制的加法运算法则是通过对二进制数的移位来实现的 移位相当于乘 2 计 算机系统会根据实际的式子计算出具体要移多少位 然后进行移位的操作 根据二进 制加法的运算法则可知 假设在一个多位二进制的末位加上 1 那么第 i 位的状态是 广东金融学院 本科毕业论文 JK 触发器的应用与实现 15 否改变 0 1 或 1 0 取决于第 i 位以下各位 即 i 1 i 2 0 是否为 1 若第 i 位以下各位全部都为 1 那么第 i 位状态改变 若第 i 位以下各位有一位为 0 那么 第 i 位状态不变 74LS161 是一个 4 位同步二进制加法计数器 其引脚排列如图 3 2 1 功能表如 表 3 2 1 图 3 2 1 74LS161 引脚排列 其中 是异步清零端 CR 是预置数控制端 LD D0 D1 D2 D3是数据输入端 Q0 Q1 Q2 Q3是数据输出端 CTT和 CTp是计数使能端 CO 是进位输出端 表 3 2 1 74LS161 功能表 输 入输 出 CTT CTp CP D0 D1 D2 D3CRLD Q0 Q1 Q2 Q3 0 1 0 d0 d1 d2 d3 1 1 1 1 1 1 0 1 1 0 0 0 0 0 d0 d1 d2 d3 计 数 保 持 保 持 74LS161 Q0 Q1 Q2 Q3 b 逻辑功能示意图 a 引脚排列图 16 15 14 13 12 11 10 9 74LS161 1 2 3 4 5 6 7 8 VCC CO Q0 Q1 Q2 Q3 CTT LD CR CP D0 D1 D2 D3 CTP GND CR D0 D1 D2 D3 CTT CTP CP CO LD 广东金融学院 本科毕业论文 JK 触发器的应用与实现 16 实验所用芯片 74LS161 如下 实验中 74LS112 芯片的线路连接图如下 从图中可以看出 计数器一开始输出的是 0000 随着计数脉冲的不断输入 从 0 到 16 可以发现计数器的状态在做有规则的变 化 计数器从 0000 0001 1111 不断变化 根据二进制加法运算的规则 可知 广东金融学院 本科毕业论文 JK 触发器的应用与实现 17 计数器是在做二进制的加法运算 实验测试的结果和计数器的状态转换如下 中间 省略多张图片 图 3 2 2 所示的是上面所述实验电路的逻辑图 有图可以发现 这个逻辑图由 4 个 JK 触发器构成 也就是这个电路是为由 4 个 JK 触发器组成的四位同步二进制加法 计数器 Q Q 1K R 1J 2 Q C1 0 C1 1 1J FF R Q 计数脉冲 清零脉冲CR 0 Q 1J R FF Q 1 1K C1 3 FF 1K R FF C1 CP 2 Q 1 Q 1K 1J 3 图 3 2 2 同步二进制加法计数器的逻辑图 图 3 2 2 中各触发器的时钟脉冲输入端接同一个 CP 脉冲 也就是由同一个时钟 脉冲 CP 来控制 因此可知 这是一个同步时序逻辑电路 各触发器的驱动方程分别为 J0 K0 1 J1 K1 Q0 J2 K2 Q0Q1 J3 K3 Q0Q1Q2 计数器电路的状态表如表 3 2 2 所示 表 3 2 2 4 位二进制同步加法计数器的状态表 电 路 状 态 计数脉冲序 号Q3 Q2 Q1 Q0 等效十进制数 0 1 2 3 4 5 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 2 3 4 5 广东金融学院 本科毕业论文 JK 触发器的应用与实现 18 6 7 8 9 10 11 12 13 14 15 16 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 6 7 8 9 10 11 12 13 14 15 0 状态转换图如图 3 2 3 所示 由状态图可见 从初态 0000 由清零脉冲所置 开 始 每输入一个计数脉冲 计数器的状态按二进制加法运算的规律不断加 1 从 0000 0001 0010 1110 1111 0000 这样更新变化 说呈现出来的就是二进制 加法计数器 4 位 图 3 2 3 计数器电路的状态图 图 3 2 4 为该电路的时序波形图 1 0 Q Q0 1 Q 2 3 广东金融学院 本科毕业论文 JK 触发器的应用与实现 19 图 3 2 4 计数器电路的时序波形图 3 3 由 JK 触发器构成的抢答器 抢答器是指在文娱活动或者抢答比赛中 能自动 公平的判断出在抢答活动中最 快抢答的一种仪器 利用触发器可以实现这样的功能 图 3 4 1 就是一个由 JK 触发 器和其他电子器件构成的三人抢答器 该抢答器通过抢答者的提示灯来显示并指出第 一个抢答成功的选手 下图就是用 74LS112 双 JK 触发器设计的三人抢答器 其电路 结构如下图所示 图 3 4 1 由 JK 触发器构成的抢答器 这个抢答器的原理是 在抢答还没开始的时候 三位抢答者的开关接地 此时利 用电路中 RD端清零的条件 强制三位抢答者的提示灯保持不亮状态 在主持人发出开 始抢答信号的时候 三位抢答者凭速度开始抢答 顺利抢答成功的选手 可以第一时 间获得将开关接到高电平的优先权 并给 JK 触发器提供一个下降沿 在 J 和 K 都为 1 的情况下 触发器的状态会自动翻转 此时指示灯自动变亮 同时屏蔽掉其他抢答 者的开关 此时以为抢答者的指示灯亮起 其他两位抢答者的指示灯保持不亮 从而 实现抢答功能 3 4 由 JK 触发器构成的模拟汽车尾灯控制系统 我们平时看到的汽车的尾灯通常都是由 3 组指示灯组成 一组为左右转向指示灯 一组为倒车指示灯 一组为刹车指示灯 左右两边各 3 个 汽车尾灯的变化根据驾驶 广东金融学院 本科毕业论文 JK 触发器的应用与实现 20 人的操作亮起指示灯 当汽车要左转弯的时候 最左边的转向灯亮起 其他指示灯全 灭 当汽车要右转弯的时候 最右边的转向灯亮起 其他指示灯全灭 当汽车刹车的 时候 左右两边的刹车指示灯亮起 其他指示灯全灭 在这个系统中 主要是用 2 个 JK 触发器构造出一个 3 进制计数器 为汽车尾灯 的亮起提供有效的时钟脉冲 控制汽车尾灯的亮起状态和熄灭状态的更新 用 Multisim 的仿真系统来仿真汽车的尾灯控制电路 用发光二极