关于LVDS输出幅度不足造成图像花屏问题的分析.ppt

关于LVDS输出幅度不足造成图像花屏问题的分析 目录 一 引言二 LVDS信号介绍三 眼图介绍四 实际案例五 结束语 一 引言通过本文使大家对LVDS信号和眼图分析有初步的了解 加深眼图分析对电路分析的重要性 本文通过生产过程中出现的图像花屏为实际案例 通过对LVDS输出信号眼图分析 确认为眼图幅度不足 达不到屏规格的要求 提出了相应的改善措施 对于此类问题 需要研发中心今后在前端配屏测试阶段 注重此项的测试与检查 避免在批量生产时出现一些较隐形的故障或余量不足引起的故障现象 二 LVDS信号介绍LVDS LowVoltageDifferentialSignaling 低电压差分信号 LVDS传输支持速率一般在155Mbps 大约为77MHZ 以上 LVDS是一种低摆幅的差分信号技术 它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输 其低压幅和低电流驱动输出实现了低噪声和低功耗 是目前应用最为广泛的一种数字信号传输方式 5 图1LVDS信号传输组成图如图1 LVDS信号传输一般由三部分组成 差分信号发送器 差分信号互联器 差分信号接收器 差分信号发送器 将非平衡传输的TTL信号转换成平衡传输的LVDS信号 差分信号接收器 将平衡传输的LVDS信号转换成非平衡传输的TTL信号 差分信号互联器 包括联接线 电缆或者PCB走线 终端匹配电阻 按照IEEE规定 电阻为100欧 我们通常选择为100 120欧 6 图2LVDS典型工作电路LVDS的典型工作原理如图2所示 最基本的LVDS器件就是LVDS驱动器和接收器 LVDS的驱动器由驱动差分线对的电流源组成 电流通常为3 5mA LVDS接收器具有很高的输入阻抗 因此驱动器输出的大部分电流都流过100 的匹配电阻 并在接收器的输入端产生大约350mV的电压 当驱动器翻转时 它改变流经电阻的电流方向 因此就产生了有效的逻辑 1 和逻辑 0 状态 电流源为恒流特性 终端电阻在100 120欧姆之间 则电压摆动幅度为 3 5mA 100 350mV 3 5mA 120 420mV 7 LVDS接口电路包括两部分 即驱动板侧的LVDS输出接口电路 LVDS发送器 和液晶面板侧的LVDS输入接口电路 LVDS接收器 LVDS发送器将驱动板主控芯片输出的电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号 然后通过驱动板与液晶面板之间的柔性电缆 排线 将信号传送到液晶面板侧的LVDS接收器 LVDS接收器再将串行信号转换为TTL电平的并行信号 送往液晶屏时序控制与行列驱动电路 LVDS接口电路的组成示意图 8 三 眼图介绍将待测的基带串行bit信号加到示波器的Y轴输入端 同时把与bit信号相关的恢复时钟信号 位定时信号 作为扫描同步信号 这样 示波器对基带串行bit信号的扫描周期严格与位定时周期同步 各bit位的波形就会重叠起来 对于二进制数字信号 这个图形与人眼相象 所以称为 眼图 9 对无限带宽的系统而言 从0到1到0的瞬变是即时的 其眼图是正方形的 实际的有限带宽系统 0到1到0有较慢瞬变的波形和眼图 如图3 a b 所示 有抖动和串扰的失真波形将显示出重叠度差 张开程度小的眼图 如图3 c d 所示 眼图由信号的幅值 上升和衰减时间 过冲和下冲以及抖动的状态确定 所以 眼图能定性地反映系统的特性 10 眼图是由各段码元波形叠加而成的 眼图中央的垂直线表示最佳抽样时刻 位于两峰值中间的水平线是判决门限电平 在无码间串扰和噪声的理想情况下 波形无失真 每个码元将重叠在一起 最终在示波器上看到的是迹线又细又清晰的 眼睛 眼 开启得最大 当有码间串扰时 波形失真 码元不完全重合 眼图的迹线就会不清晰 引起 眼 部分闭合 若再加上噪声的影响 则使眼图的线条变得模糊 眼 开启得小了 因此 眼 张开的大小表示了失真的程度 反映了码间串扰的强弱 由此可知 眼图能直观地表明码间串扰和噪声的影响 可评价一个基带传输系统性能的优劣 为了解释眼图与系统性能之间的关系 可把眼图抽象为一个模型 如图4所示 11 由图4眼图模型可以看出 1 眼图张开的宽度决定了接收波形可以不受串扰影响而抽样再生的时间间隔 显然 最佳抽样时刻应选在眼睛张开最大的时刻 此时的信噪比最大 2 眼图斜边的斜率 表示系统对定时抖动 或误差 的灵敏度 斜率越大 系统对定时抖动越敏感 对定时要求愈高 3 眼图左 右 角阴影部分的水平宽度表示信号零点的变化范围 称为零点失真量 它是噪声及码间串扰叠加的结果 串扰是指同一电缆内不同线对之间的相互干扰 在许多接收设备中 定时信息是由信号零点位置来提取的 对于这种设备零点失真量很重要 4 在抽样时刻 阴影区的垂直宽度表示最大信号失真量 5 在抽样时刻上 下两阴影区间隔的一半是最小噪声容限 噪声瞬时值超过它就有可能发生错误判决 6 横轴对应判决门限电平 理想化眼图波形眼图是高速信号依据时间对累加1及0振幅的相对关系 由两个位所组成的眼图信号 其中中间的一个位是眼晴张开得以让信号顺利通过的关键 一般而言 眼图张得愈开 代表较佳的信号质量及较低的误码率 反之 眼图愈小即代表信号质量愈差 也有较高的误码可能 眼图两边的交叉点即代表信号由0转1及由1转0的信号转换质量 如此将有益于分析信号在振幅及时间上失真的损耗 13 四 实际案例一 NTA100013B L32HDF11TA MT05A配4A LCD32T SS8P屏 在生产过程中出现8 的TV像不良 花屏 闪彩点 查试产的机器没有此问题 对比测试屏端LVDS的数据之间电阻阻值 不良屏测试LVDS信号的电阻为220 250欧左右 图像正常的屏测试阻值为200欧左右 初步分析为SS8P屏不良引起 知会SQA通知厂家分析处理 同时生产线暂时测量挑选生产 通知生产使用18周以前的屏生产 但在生产过程中 经过老化在声相工位仍然有较高不良 调整图像的亮度 对比度时 出现花屏或彩点的位置会变化 对于挑出的不良屏 我们用内销ms81的机芯检查 开机图像正常 怀疑为主板软件与屏匹配问题 14 经三星屏厂家实际测试我们主芯片输出的LVDS数据眼图 检查眼图幅度 VID 90 100mV左右 屏厂家通过对比屏规格要求 分析确认主要原因为眼图幅度太小 不能满足要求 VID幅度最小要求为200mV 造成信号在时序转换时出错 还原行 场控制信号异常 出现花屏 15 图像信号LVDS进入 时序转换电路 首先变换还原成6bit或8bit的RGB像素数据信号 HS VS 显示时钟基准信号 DCLK 等 然后进入时序转换部分 在时序转换部分 生成列位移起始控制信号STHR STHL 列位移时钟信号CLK 极性控制信号POL1 POL2和列数据信号DATA 送往列驱动集成电路 生成行位移起始控制信号DIO1 DIO2和行位移时钟信号CLK送往行驱动集成电路 LVDS时序转换电路的组成示意图 16 测试LVDS数据眼图幅度 VID 90 100mV左右 17 反馈软件设计师升级软件 更改LVDS输出幅度 原来软件中LVDS输出幅度的默认设置为3 现在改为了14 新软件V8 MT5AT01 LF1V046修改后测试如图 查看眼图幅度 VID 在270mV左右 观察图像没有花屏现象 软件改后LVDS数据波形 18 安排此批机器进行软件升级返工 在实际生产过程中L32HDF11TA MT05A配SS8P屏还会有部分机器花屏 说明每台机器的LVDS输出一致性差 VID幅度余量还不够 而软件设置的LVDS数据幅度已接近最大值 建议将加在LVDS数据信号上的滤波电容去掉 来提高LVDS输出幅度 测试波形如下 取消LVDS数据滤波电容测试波形 19 将图像不良最明显的机器 取消LVDS数据信号上的滤波电容 又测试眼图幅度为213mV 符合屏规格要求 最终改善方案 软件升级为V8 MT5AT01 LF1V050版 同时取消LVDS数据信号上8个电容CA01 CA02 CA05 CA06 CA07 CA08 CA09 CA10 20 将图像不良最明显的机器 取消LVDS数据信号上的滤波电容 又测试眼图幅度为213mV 符合屏规格要求 最终改善方案 软件升级为V8 MT5AT01 LF1V050版 同时取消LVDS数据信号上8个电容CA01 CA02 CA05 CA06 CA07 CA08 CA09 CA10 21 实际案例二 GLK102698A L42M11F MS48 AP AUG抽检发现一台图像闪噪点 在老化房也同时检查出有两台有同样问题 调整亮度和对比度 噪点位置会变化 测试本批屏 物编 4A LCD42T AUG 的LVDS差分信号两端的电阻为52欧 而我们通常LVDS终端匹配电阻为100欧左右 初步分析为屏的驱动板不良引起 经AU厂家测试LVDS信号的眼图 发现眼图VID电压为100mV左右 不能达到屏的要求 VID要大于200Mv 将屏驱动板上的匹配电阻去掉后 测试屏的LVDS差分信号两端的电阻为100欧 测试LVDS信号的眼图VID电压为270mV符合要求 这时检查图像正常 将屏驱动板上的匹配电阻 拆下后测量为100欧正常 怀疑此匹配电阻是多余的 经了解后发现是屏驱动板上的IC改善 内部已增加了100欧的电阻 而外接的匹配电阻没有取消 相当于在LVDS差分信号两端接有2个100欧电阻并联 使实际的阻值变为50左右 造成LVDS幅度降低 22 屏驱动板改善前图片 改善方案 经过以上分析 属于屏厂家电路设计不良 反馈厂家对所有的库存屏 4A LCD42T AUG 全部返工 取掉屏驱动板上的